JPS644363B2 - - Google Patents

Info

Publication number
JPS644363B2
JPS644363B2 JP17755180A JP17755180A JPS644363B2 JP S644363 B2 JPS644363 B2 JP S644363B2 JP 17755180 A JP17755180 A JP 17755180A JP 17755180 A JP17755180 A JP 17755180A JP S644363 B2 JPS644363 B2 JP S644363B2
Authority
JP
Japan
Prior art keywords
circuit
equalizer
resistor
configuration
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17755180A
Other languages
Japanese (ja)
Other versions
JPS57101493A (en
Inventor
Kenji Yokoyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP17755180A priority Critical patent/JPS57101493A/en
Publication of JPS57101493A publication Critical patent/JPS57101493A/en
Publication of JPS644363B2 publication Critical patent/JPS644363B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; ELECTRIC HEARING AIDS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00Circuits for transducers
    • H04R3/04Circuits for transducers for correcting frequency response

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 この発明は、特性の優れたオーデイオ用のイコ
ライザ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an audio equalizer circuit with excellent characteristics.

オーデイオ用のプリアンプ等に設けられるレコ
ード再生信号用のイコライザ回路は、RIAA特性
を持つて録音されたレコードの音楽信号を再生す
る際にその特性を補償するものであり、通常第1
図に示すような回路構成を持つイコライザ素子1
を有して構成されている。
The equalizer circuit for record playback signals provided in audio preamplifiers, etc., compensates for the characteristics when playing back music signals from records recorded with RIAA characteristics.
Equalizer element 1 having a circuit configuration as shown in the figure
It is configured with

この第1図に示すイコライザ素子1は、並列接
続された抵抗12(値R1)とコンデンサ13
(値C1)と、同じく並列接続された抵抗14(値
R2)とコンデンサ15(値C2)と、が直列接続
されてなるものであり、その端子10,11間の
インピーダンスZは、 Z=1+S(R1R2)(C1+C2)/(1+
S・C1・R1)(1+S・C2・R2)(R1+R2)……(1) 但し S=jω であり、ここで C1・R1=TL=3180μs ……(2) C2・R2=TH=75μs ……(3) (R1R2)(C1+C2)=TM=318μs ……(4) とすると、前記(1)式が示すインピーダンスZは、
RIAA補償用の伝達特性(RIAA補償特性) GIすなわち G1=1+STM/(1+STL)(1+STH)……(5) に比例した伝達特性を示す。
The equalizer element 1 shown in FIG. 1 consists of a resistor 12 (value R1) and a capacitor 13 connected in parallel.
(value C1) and resistor 14 (value
R2) and a capacitor 15 (value C2) are connected in series, and the impedance Z between the terminals 10 and 11 is Z=1+S(R1R2)(C1+C2)/(1+
S・C1・R1) (1+S・C2・R2) (R1+R2)...(1) However, S=jω, where C1・R1=T L =3180μs...(2) C2・R2=T H = 75μs...(3) (R1R2)(C1+C2)=T M =318μs...(4) Then, the impedance Z shown by the above equation (1) is
Transfer characteristic for RIAA compensation (RIAA compensation characteristic) GI, that is, G1=1+ST M /(1+ST L )(1+ST H )...(5) Shows a transfer characteristic proportional to.

そして従来のイコライザ回路は、上述したよう
なイコライザ素子1を使用して第2図および第3
図に示すような回路構成を有していた。
The conventional equalizer circuit uses the equalizer element 1 as described above, and the equalizer circuit shown in FIGS.
It had a circuit configuration as shown in the figure.

第2図に示すイコライザ回路は、増幅器(演算
増幅器)2と、その帰還回路に介挿されたイコラ
イザ素子1(そのインピーダンスはZ)と、抵抗
3(値R3)とにより構成される非反転増幅回路
であり、その伝達特性G2は、 G2=1+Z/R3 ……(6) である。ここでインピーダンスZは、(1)式から明
らかなように低い周波数領域においては充分大き
な値を有するが、高い周波数領域においては零に
近ずくから、(6)式に示した伝達特性G2は、低い
周波数領域においてはRIAA補償特性G1に略比
例しているが、高い周波数領域においてはその値
が「1」に近ずき誤差が増大してしまう。またこ
の第2図に示すイコライザ回路は特に高い周波数
領域において帰還量が増大し不安定になる欠点が
あり、この欠点を克服するためにイコライザ素子
1に直列に抵抗を介挿して帰還量を制限すると、
その抵抗によりその伝達特性とRIAA補償特性
G1との誤差がますます増大するという不具合が
生ずる。
The equalizer circuit shown in FIG. 2 is a non-inverting amplifier composed of an amplifier (operational amplifier) 2, an equalizer element 1 (its impedance is Z) inserted in its feedback circuit, and a resistor 3 (value R3). It is a circuit, and its transfer characteristic G2 is G2=1+Z/R3...(6). Here, as is clear from equation (1), impedance Z has a sufficiently large value in the low frequency region, but approaches zero in the high frequency region, so the transfer characteristic G2 shown in equation (6) is In the low frequency range, it is approximately proportional to the RIAA compensation characteristic G1, but in the high frequency range, the value approaches "1" and the error increases. Furthermore, the equalizer circuit shown in Fig. 2 has the disadvantage that the amount of feedback increases and becomes unstable, especially in the high frequency range.To overcome this disadvantage, a resistor is inserted in series with the equalizer element 1 to limit the amount of feedback. Then,
Due to its resistance, its transfer characteristics and RIAA compensation characteristics
A problem arises in that the error with G1 increases further.

次に第3図に示すイコライザ回路は、増幅器2
と、その帰還回路に介挿されたイコライザ素子1
(インピーダンスZ)と、入力抵抗4(値R4)と
から構成される反転増幅回路であり、その伝達特
性G3は、 G3=―Z/R4 ……(7) であり、このイコライザ回路の伝達特性G3は、
前記RIAA補償特性G1と符号は異なるが比例し
ている。しかしながら、このイコライザ回路は入
力信号の位相が反転されて出力されることになる
ので、オーデイオ用アンプ(特に4チヤンネルア
ンプ)には不適であり、また反転された信号を正
相に戻すためにはもう一つの余分な反転増幅器が
必要になりコスト高になつてしまう。またこのイ
コライザ回路の入力インピーダンスは入力抵抗4
の値R4により決まるので、高入力インピーダン
スが必要とされるイコライザ回路には不適であ
り、かと言つて入力抵抗4の値R4を大きくする
SN比が悪くなつてしまう。
Next, the equalizer circuit shown in FIG.
and equalizer element 1 inserted in the feedback circuit.
(impedance Z) and input resistance 4 (value R4), its transfer characteristic G3 is G3=-Z/R4...(7), and the transfer characteristic of this equalizer circuit is G3 is
Although the sign is different from the RIAA compensation characteristic G1, it is proportional to the above-mentioned RIAA compensation characteristic G1. However, since this equalizer circuit outputs the input signal with its phase inverted, it is not suitable for audio amplifiers (especially 4-channel amplifiers), and it is not suitable for returning the inverted signal to the positive phase. Another extra inverting amplifier is required, which increases the cost. Also, the input impedance of this equalizer circuit is the input resistance 4
Since it is determined by the value R4 of input resistor 4, it is unsuitable for equalizer circuits that require high input impedance, and on the other hand, it increases the value R4 of input resistor 4.
The SN ratio will deteriorate.

この発明は以上のような事情に鑑みてなされた
ものであり、その目的とするところは、正相の出
力を得ることができしたがつてオーデイオ用とし
て好適であり、かつその伝達特性がRIAA補償特
性に完全に比例すると共に動作の安定したイコラ
イザ回路を提供することにある。
This invention was made in view of the above-mentioned circumstances, and its purpose is to obtain a positive-phase output, which is suitable for audio use, and whose transfer characteristics are RIAA-compensated. The object of the present invention is to provide an equalizer circuit that is completely proportional to the characteristics and has stable operation.

この目的を達成するために、この発明によるイ
コライザ回路は、イコライザ素子を有するインピ
ーダンス回路Zが帰還回路に介挿され、その帰還
点と接地点との間に抵抗Rが介挿された非反転増
幅回路の出力を、Z/(Z+R)なる伝達特性を
もつ分圧回路に供給し、この分圧回路における分
圧電圧を出力として取り出すようにしている。
To achieve this objective, the equalizer circuit according to the present invention is a non-inverting amplifier in which an impedance circuit Z having an equalizer element is inserted into a feedback circuit, and a resistor R is inserted between the feedback point and the ground point. The output of the circuit is supplied to a voltage dividing circuit having a transfer characteristic of Z/(Z+R), and the divided voltage in this voltage dividing circuit is taken out as an output.

以下、この発明の実施例を図面を参照して説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

まず、この発明の動作原理を説明する。第4図
は、この発明の動作原理を説明するための、この
発明の基本構成を示す回路図である。この図にお
いて、2は増幅器(演算増幅器)であり、その非
反転入力端子は入力端子10aに接続され、その
出力端子と反転入力端子との間には第1のイコラ
イザ素子1a(インピーダンスはZ)が介挿され、
その反転入力端子とコモン端子10bとの間には
抵抗3(値R3)が介挿されている。また同増幅
器2の出力端子とコモン端子11bとの間には抵
抗5(その抵抗値はR3のn倍)と第2のイコラ
イザ素子1b(インピーダンスはZのn倍)とが
イコライザ素子1bをコモン端子11b側にして
直列に介挿されている。そして抵抗5とイコライ
ザ素子1bとの接続点は出力端子11aに接続さ
れている。なおコモン端子10bと11bとは短
絡されている。
First, the principle of operation of this invention will be explained. FIG. 4 is a circuit diagram showing the basic configuration of the present invention for explaining the operating principle of the present invention. In this figure, 2 is an amplifier (operational amplifier), its non-inverting input terminal is connected to the input terminal 10a, and the first equalizer element 1a (impedance is Z) is connected between the output terminal and the inverting input terminal. is inserted,
A resistor 3 (value R3) is inserted between the inverting input terminal and the common terminal 10b. Further, between the output terminal of the amplifier 2 and the common terminal 11b, a resistor 5 (its resistance value is n times R3) and a second equalizer element 1b (impedance is n times Z) are connected to the equalizer element 1b. They are inserted in series on the terminal 11b side. The connection point between the resistor 5 and the equalizer element 1b is connected to the output terminal 11a. Note that the common terminals 10b and 11b are short-circuited.

以上の構成において、第4図の符号Aは、この
基本構成における非反転増幅回路であり、第2図
に示した従来のイコライザ回路と同一構成であ
る。またこの第4図の符号Bはこの発明において
新たに設けられた分圧回路である。
In the above configuration, reference numeral A in FIG. 4 is a non-inverting amplifier circuit in this basic configuration, which has the same configuration as the conventional equalizer circuit shown in FIG. Reference numeral B in FIG. 4 is a voltage dividing circuit newly provided in this invention.

そして、この構成においていま入力端子10a
とコモン端子10bとの間に電圧信号viが印加さ
れると、増幅器2の出力端子とコモン端子11b
との間に発生する電圧信号vxは、 vx=R66+Z/R6×vi ……(8) であり、したがつて、この第4図における非反転
増幅回路Aの伝達特性vx/viは、 vx/vi=1+Z/R3 ……(9) となり、この伝達特性は前記(6)式に示した伝達特
性G2と同一である。第5図はこの非反転増幅回
路Aの伝達特性を示す周波数特性図であり、この
図から明らかなように高い周波数領域においては
伝達特性vx/viが値「1」に近付いてしまう。な お、この非反転増幅回路Aの直流電圧信号に対す
る利得はインピーダンスZが直流信号に対しては
抵抗値(R1+R2)になるので(1+R1+R2/R3) になる。
In this configuration, the input terminal 10a
When the voltage signal vi is applied between the output terminal of the amplifier 2 and the common terminal 11b,
The voltage signal vx generated between the vi=1+Z/R3 (9), and this transfer characteristic is the same as the transfer characteristic G2 shown in equation (6) above. FIG. 5 is a frequency characteristic diagram showing the transfer characteristic of this non-inverting amplifier circuit A. As is clear from this figure, the transfer characteristic vx/vi approaches the value "1" in a high frequency region. The gain of this non-inverting amplifier circuit A for a DC voltage signal is (1+R1+R2/R3) since the impedance Z becomes a resistance value (R1+R2) for a DC signal.

次に第4図に示した基本構成による回路全体の
伝達特性を考察する。出力端子11aとコモン端
子11bとの間に発生する電圧信号voは前述し
た電圧信号vxを使用すると、 vo=nZ/nR3+nZ×vx ……(10) であり、この(10)式に(8)式を代入すると、 vo=nZ/n(R3+Z)×R3+Z/R3×vi=Z/R3×vi ……(11) が得られる。この(11)式から、第4図に示す基本構
成による回路の伝達特性vo/viは vo/vi=Z/R3 ……(12) であり、前述したRIAA補償特性G1に完全に比
例していることが解る。第6図は、この伝達特性
vo/viを示す周波数特性図であり、この図から明ら かなように、この第4図に示す基本構成による回
路の伝達特性は全周波数領域にわたりRIAA補償
特性に完全に比例している。なお、この基本構成
による回路の直流電圧信号に対する利得は(12)式か
らR1+R2/R3となる。
Next, the transfer characteristics of the entire circuit with the basic configuration shown in FIG. 4 will be considered. Using the voltage signal vx mentioned above, the voltage signal vo generated between the output terminal 11a and the common terminal 11b is vo=nZ/nR3+nZ×vx...(10), and this equation (10) can be expressed as (8) By substituting the formula, vo=nZ/n(R3+Z)×R3+Z/R3×vi=Z/R3×vi (11) is obtained. From this equation (11), the transfer characteristic vo/vi of the circuit with the basic configuration shown in Figure 4 is vo/vi=Z/R3...(12), which is completely proportional to the RIAA compensation characteristic G1 mentioned above. I understand that there is. Figure 6 shows this transfer characteristic.
4 is a frequency characteristic diagram showing vo/vi, and as is clear from this diagram, the transfer characteristic of the circuit according to the basic configuration shown in FIG. 4 is completely proportional to the RIAA compensation characteristic over the entire frequency range. Note that the gain of the circuit with this basic configuration for a DC voltage signal is R1+R2/R3 from equation (12).

次に上述した動作原理を応用したこの発明の第
1の実施例を説明する。第7図は、この発明の第
1の実施例の構成を示す回路図であり、この図に
おいて、第4図の各部に対応する部分には同一の
符号が付してある。第7図において、この第1の
実施例の構成が第4図に示した基本構成と異なる
点は、第2のイコライザ素子1bに抵抗6(値
R6)が並列に設けられ、出力インピーダンスが
低下されている点と、これに伴い抵抗5の抵抗値
がR5に変更されている点である。
Next, a first embodiment of the present invention to which the above-described operating principle is applied will be described. FIG. 7 is a circuit diagram showing the configuration of the first embodiment of the present invention. In this figure, parts corresponding to those in FIG. 4 are given the same reference numerals. In FIG. 7, the configuration of this first embodiment differs from the basic configuration shown in FIG. 4 in that a resistor 6 (value
R6) is provided in parallel to reduce the output impedance, and the resistance value of the resistor 5 is accordingly changed to R5.

この第7図に示す構成において、増幅器2の出
力端子の電圧信号vxは(R3+Z/R3×vi)であるか ら出力端子11aの電圧信号voは vo=R3+Z/R3×R6nZ/R5+R6nZ×vi=R3+Z/
R3×R6・nZ/R5・R6+(R5+R6)・nZ×vi =R3+Z/R3×n・Z/R5・R6/R5+R6+n・Z×
R6/R5+R6×vi……(13) になる。ここで(R5・R6/R5+R6)をn・R3に等しく 設定すると、この(13)式から、第7図に示す第
1の実施例の伝達特性vo/viは、 vo/vi=Z/R3×R6/R5+R6 ……(14) になり、R3、R5、R6は全て定数であるから、こ
の第1の実施例の伝達特性vo/viはRIAA補償特性 に完全に比例することが解る。なお、この第1の
実施例の直流電圧信号に対する利得は
R6((R1+R2)/R3(R5+R6)である。
In the configuration shown in FIG. 7, the voltage signal vx at the output terminal of the amplifier 2 is (R3+Z/R3×vi), so the voltage signal vo at the output terminal 11a is vo=R3+Z/R3×R6nZ/R5+R6nZ×vi=R3+Z /
R3×R6・nZ/R5・R6+(R5+R6)・nZ×vi = R3+Z/R3×n・Z/R 5・R 6 /R 5 +R 6 +n・Z×
R6/R5+R6×vi...(13) Here, if (R5・R6/R5+R6) is set equal to n・R3, from this equation (13), the transfer characteristics vo/vi of the first embodiment shown in FIG. 7 are as follows: vo/vi=Z/R3 ×R6/R5+R6 (14) Since R3, R5, and R6 are all constants, it can be seen that the transfer characteristic vo/vi of this first embodiment is completely proportional to the RIAA compensation characteristic. Note that the gain for the DC voltage signal in this first embodiment is
R6((R1+R2)/R3(R5+R6).

次に前述した動作原理に基づくこの発明の第2
の実施例を説明する。第8図は、この発明の第2
の実施例の構成を示す回路図である。この第2の
実施例の構成が第4図に示した基本構成と異なる
点は、増幅器2の帰還回路に第1のイコライザ素
子1aと抵抗7(値R7)とが直列に介挿され帰
還量が制限されている点と、それに伴い抵抗抗5
の抵抗値がR5に変更されている点である。
Next, a second aspect of the present invention based on the above-mentioned operating principle.
An example will be explained. FIG. 8 shows the second embodiment of this invention.
FIG. 2 is a circuit diagram showing the configuration of an embodiment of the present invention. The configuration of this second embodiment is different from the basic configuration shown in FIG. is limited, and the resistance resistance 5
The point is that the resistance value of is changed to R5.

この第8図に示す構成において、増幅器2の出
力端子の電圧信号vxは、(R3+R7+Z/R3×vi) であるから、出力端子11aの電圧信号voは、 vo=R3+R7+Z/R3×nZ/R5+nZ×vi……(15) したがつて、この第2の実施例の伝達特性vo/vi は vo/vi=R3+R7+Z/R3×nY/R5+nZ……(16) であり、ここでR5=n(R3+R0)と設定すると、
(6)式は vo/vi=Z/R3 ……(17) となり、この(17)式からこの第2の実施例の伝
達特性vo/viRIAA補償特性の完全に比例すること が解る。なお、この第2の実施例の直流電圧信号
に対する利得はR1+R2/R3である。
In the configuration shown in FIG. 8, the voltage signal vx at the output terminal of the amplifier 2 is (R3+R7+Z/R3×vi), so the voltage signal vo at the output terminal 11a is vo=R3+R7+Z/R3×nZ/R5+nZ× vi...(15) Therefore, the transfer characteristic vo/vi of this second embodiment is vo/vi=R3+R7+Z/R3×nY/R5+nZ...(16) where R5=n(R3+R0) If you set
Equation (6) becomes vo/vi=Z/R3 (17), and it can be seen from equation (17) that the transfer characteristic vo/vi of the second embodiment is completely proportional to the RIAA compensation characteristic. Note that the gain for the DC voltage signal in this second embodiment is R1+R2/R3.

次に前述した動作原理に基づくこの発明の第3
の実施例を説する。第9図は、この発明の第3の
実施例の構成を示す回路図である。この第3の実
施例の構成が前述した第2の実施例の構成と異な
る点は、第2のイコライザ素子1bに可変抵抗6
(値R6)が並列接続され、この可変抵抗6の摺動
端子が出力端子11aに接続されている点であ
る。
Next, there is a third aspect of the present invention based on the above-mentioned operating principle.
An example of this will be explained. FIG. 9 is a circuit diagram showing the configuration of a third embodiment of the present invention. The configuration of this third embodiment differs from the configuration of the second embodiment described above in that a variable resistor 6 is provided in the second equalizer element 1b.
(value R6) are connected in parallel, and the sliding terminal of this variable resistor 6 is connected to the output terminal 11a.

この第3の実施例の伝達特性vo/viは vo/vi=R3+R7+Z/R3×R6nZ/R5+R6nZ=R3+
R7+Z/R3×nZ/R5・R6/R5+R6+nZ×R6/R5+R6……
(18) である。ここでR5・R6/R5+R6)をn(R3+R7)に等 しく設定すると、(18)式は vo/vi=Z/R3×R6/R5+R6 ……(19) になり、この第3の実施例の伝達特性vo/viは RIAA補償特性に完全に比例することが解る。な
お、この場合の、この実施例の直流電圧信号に対
する利得はR6(R1+R2)/R3(R5+R6)である。
The transfer characteristics vo/vi of this third embodiment are vo/vi=R3+R7+Z/R3×R6nZ/R5+R6nZ=R3+
R7+Z/R3×nZ/R 5・R 6 /R 5 +R 6 +nZ×R6/R5+R6……
(18). Here, if R5・R6/R5+R6) is set equal to n(R3+R7), equation (18) becomes vo/vi=Z/R3×R6/R5+R6...(19), and the transmission of this third embodiment It can be seen that the characteristic vo/vi is completely proportional to the RIAA compensation characteristic. In this case, the gain for the DC voltage signal of this embodiment is R6 (R1+R2)/R3 (R5+R6).

なお参考までに上述した第3の実施例におい
て、抵抗12aの抵抗値R1を15KΩ、抵抗6の抵
抗値R6を∞すなわち解放とし、1KHzの信号に対
して60倍の利得を有するイコライザ回路を実現す
るには、抵抗14aの抵抗値R2を12436KΩ、コ
ンデンサ13aの容量C1を0.212μF、コンデンサ
15aの容量C2を0.0589μF、抵抗3の抵抗値R3
を27.12Ω、抵抗7の抵抗値R7を135.5Ωに各々設
定すればよい。
For reference, in the third embodiment described above, the resistance value R1 of the resistor 12a is set to 15KΩ, the resistance value R6 of the resistor 6 is set to ∞, that is, open, and an equalizer circuit having a gain of 60 times for a 1KHz signal is realized. To do this, the resistance value R2 of the resistor 14a is 12436KΩ, the capacitance C1 of the capacitor 13a is 0.212μF, the capacitance C2 of the capacitor 15a is 0.0589μF, and the resistance value R3 of the resistor 3.
is set to 27.12Ω, and the resistance value R7 of resistor 7 is set to 135.5Ω.

以上説明したように、この発明によるイコライ
ザ回路は、イコライザ素子を有するインピーダン
ス回路Zが帰還回路に介挿され、その帰還点と接
地点との間に抵抗Rが介挿された非反転増幅回路
の出力を、Z/(Z+R)なる伝達特性をもつ分
圧回路に供給し、この分圧回路における分圧電圧
を出力として取り出すようにしているので、完全
にRIAA補償特性に比例した伝達特性を有する精
密なイコライザ回路を実現することができる。ま
たこの発明によるイコライザ回路は、出力信号の
位相が入力信号の位相と同相であるのでオーデイ
オ用のイコライザ回路として好適であり、また従
来使用されていた出力の位相が反転するイコライ
ザ回路に比較して高入力インピーダンスであると
共にSN比がよく、また余分な反転増幅器が必要
とされないので低コストである。また前記非反転
増幅回路における帰還量を抵抗を用いて制限して
も伝達特性に誤差が生ずることもない。
As explained above, the equalizer circuit according to the present invention is a non-inverting amplifier circuit in which an impedance circuit Z having an equalizer element is inserted into a feedback circuit, and a resistor R is inserted between the feedback point and the ground point. The output is supplied to a voltage divider circuit with a transfer characteristic of Z/(Z+R), and the divided voltage in this voltage divider circuit is taken out as an output, so it has a transfer characteristic completely proportional to the RIAA compensation characteristic. A precise equalizer circuit can be realized. Further, the equalizer circuit according to the present invention is suitable as an equalizer circuit for audio because the phase of the output signal is in phase with the phase of the input signal, and is more suitable as an equalizer circuit for audio, compared to the conventional equalizer circuit in which the phase of the output is inverted. It has high input impedance, good signal-to-noise ratio, and low cost because no extra inverting amplifier is required. Furthermore, even if the amount of feedback in the non-inverting amplifier circuit is limited using a resistor, no error occurs in the transfer characteristics.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はイコライザ素子の構成を示す回路図、
第2図および第3図は従来のイコライザ回路の第
1および第2の構成例を示す回路図、第4図はこ
の発明の基本構成を示す回路図、第5図および第
6図はこの発明の動作原理を説明するための特性
図、第7図はこの発明の第1の実施例の構成を示
す回路図、第8図はこの発明の第2の実施例の構
成を示す回路図、第9図はこの発明の第3の実施
例の構成を示す回路図である。 1a……第1のイコライザ素子、1b……第2
のイコライザ素子、2……増幅器、A……非反転
増幅回路、B……分圧回路。
Figure 1 is a circuit diagram showing the configuration of an equalizer element,
2 and 3 are circuit diagrams showing first and second configuration examples of a conventional equalizer circuit, FIG. 4 is a circuit diagram showing the basic configuration of the present invention, and FIGS. 5 and 6 are circuit diagrams showing the basic configuration of the present invention. 7 is a circuit diagram showing the configuration of the first embodiment of this invention. FIG. 8 is a circuit diagram showing the configuration of the second embodiment of this invention. FIG. 9 is a circuit diagram showing the configuration of a third embodiment of the present invention. 1a...first equalizer element, 1b...second
Equalizer element, 2... amplifier, A... non-inverting amplifier circuit, B... voltage dividing circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 帰還回路にイコライザ素子を有するインピー
ダンス値Zのインピーダンス回路が介挿され、そ
の帰還点と接地点との間に抵抗値Rの抵抗が介挿
された非反転増幅回路と、Z/(Z+R)なる伝
達特性をもつ分圧回路とを有してなり、前記非反
転増幅回路の出力を前記分圧回路に供給し分圧出
力を取り出すようにしたことを特徴とするイコラ
イザ回路。
1. A non-inverting amplifier circuit in which an impedance circuit with an impedance value Z having an equalizer element is inserted in the feedback circuit, and a resistor with a resistance value R is inserted between the feedback point and the ground point, and Z/(Z+R) 1. An equalizer circuit comprising: a voltage dividing circuit having a transfer characteristic, wherein the output of the non-inverting amplifier circuit is supplied to the voltage dividing circuit and a divided voltage output is taken out.
JP17755180A 1980-12-16 1980-12-16 Equalizer circuit Granted JPS57101493A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17755180A JPS57101493A (en) 1980-12-16 1980-12-16 Equalizer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17755180A JPS57101493A (en) 1980-12-16 1980-12-16 Equalizer circuit

Publications (2)

Publication Number Publication Date
JPS57101493A JPS57101493A (en) 1982-06-24
JPS644363B2 true JPS644363B2 (en) 1989-01-25

Family

ID=16032921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17755180A Granted JPS57101493A (en) 1980-12-16 1980-12-16 Equalizer circuit

Country Status (1)

Country Link
JP (1) JPS57101493A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2588688A1 (en) * 1985-10-14 1987-04-17 Giusto Marc CONVERTER FOR COMPACT DISK DRIVE
US4975663A (en) * 1986-03-12 1990-12-04 Rockwell International Corporation Frequency equalizer
JP4323345B2 (en) * 2004-02-18 2009-09-02 富士通コンポーネント株式会社 Balanced transmission connector and cable with balanced transmission connector
JP5429623B2 (en) * 2009-09-28 2014-02-26 Nltテクノロジー株式会社 Switch circuit, DC / DC converter and display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5061734U (en) * 1973-10-05 1975-06-06

Also Published As

Publication number Publication date
JPS57101493A (en) 1982-06-24

Similar Documents

Publication Publication Date Title
US4291276A (en) Equalizer amplifier
JPH0474882B2 (en)
JPS5931048Y2 (en) low noise amplifier
JPH06101664B2 (en) Playback waveform equalization circuit
JPS644363B2 (en)
US4403201A (en) Bandpass filter circuit
US4636745A (en) Signal waveform equalizing circuitry
JPS6052602B2 (en) amplifier
JP3370045B2 (en) Time constant switching circuit and waveform shaping circuit
JPS623931Y2 (en)
JPS6143304Y2 (en)
JPH0936702A (en) Active low-pass filter
JPS6127216Y2 (en)
JPH0212740Y2 (en)
JPS6123860Y2 (en)
JPH042493Y2 (en)
JPS623937Y2 (en)
JPH024509Y2 (en)
JPS6123856Y2 (en)
JPS6238336Y2 (en)
JP2751294B2 (en) Crystal voltage controlled oscillator
JPS6056325B2 (en) Tone control circuit
JPS6336567B2 (en)
JPS6117619Y2 (en)
JPS6013585B2 (en) Signal compression/expansion device