JPS645522U - - Google Patents
Info
- Publication number
- JPS645522U JPS645522U JP9834387U JP9834387U JPS645522U JP S645522 U JPS645522 U JP S645522U JP 9834387 U JP9834387 U JP 9834387U JP 9834387 U JP9834387 U JP 9834387U JP S645522 U JPS645522 U JP S645522U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- predetermined resistor
- input signal
- passing
- level adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
第１図は本考案の一実施例に係るレベル調整回
路の構成を示す回路図、第２図は第１図各点での
信号のに波形図、第３図は従来のレベル調整回路
の構成を示す回路図、第４図は第３図各点での信
号の波形図である。 ７……反転増幅器、８……ＣＭＯＳインバータ
、９……ＣＭＯＳバツフア、Ｒｖ……可変抵抗。
路の構成を示す回路図、第２図は第１図各点での
信号のに波形図、第３図は従来のレベル調整回路
の構成を示す回路図、第４図は第３図各点での信
号の波形図である。 ７……反転増幅器、８……ＣＭＯＳインバータ
、９……ＣＭＯＳバツフア、Ｒｖ……可変抵抗。
Claims (1)
- 入力信号の所定の抵抗を介する信号と入力信号
の反転信号の所定の抵抗を介する信号とを重畳し
、かついずれか一方または両方の前記抵抗を可変
可能としたことを特徴とするレベル調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9834387U JPS645522U (ja) | 1987-06-26 | 1987-06-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9834387U JPS645522U (ja) | 1987-06-26 | 1987-06-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS645522U true JPS645522U (ja) | 1989-01-12 |
Family
ID=31324519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9834387U Pending JPS645522U (ja) | 1987-06-26 | 1987-06-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS645522U (ja) |
-
1987
- 1987-06-26 JP JP9834387U patent/JPS645522U/ja active Pending