JPS646581B2 - - Google Patents

Info

Publication number
JPS646581B2
JPS646581B2 JP22930182A JP22930182A JPS646581B2 JP S646581 B2 JPS646581 B2 JP S646581B2 JP 22930182 A JP22930182 A JP 22930182A JP 22930182 A JP22930182 A JP 22930182A JP S646581 B2 JPS646581 B2 JP S646581B2
Authority
JP
Japan
Prior art keywords
signal
circuit
electric field
frequency detector
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP22930182A
Other languages
English (en)
Other versions
JPS59122049A (ja
Inventor
Masayuki Makino
Gozo Kage
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP22930182A priority Critical patent/JPS59122049A/ja
Publication of JPS59122049A publication Critical patent/JPS59122049A/ja
Publication of JPS646581B2 publication Critical patent/JPS646581B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、受信信号を受ける周波数検波器の出
力信号における直流変動を補正して、信号の識別
を行なう信号検出回路に関するものである。具体
的には、本発明は、時分割多重通信方式
(TDMA)において、バースト信号受信時と非受
信時における直流変動を補正して、信号の識別を
行なう信号検出回路や、受信器における受信電界
レベル変動に基づく直流変動を補正して、信号の
識別を行なう信号検出回路に関するものである。
まず、時分割多重通信方式において、バースト
信号を受信している時と受信していない時とで周
波数検波器出力の直流レベルが異なり、それが誤
り率を劣化させる要因になつている。この現象
を、従来の周波数検波器出力の直流変動を抑える
回路を示した第1図を用いて説明する。
第1図において、1が受信信号x0を受ける周波
数検波器であり、その出力x1は、受信する波がオ
フセツトした分だけ不確定な直流成分が発生する
ため、コンデンサ2で直流成分についてカツトさ
れている。さらに、コンデンサ2の出力側の信号
x2は、デジタル信号を得るため比較器3に入力さ
れる。なお、第1図において、Vrefは基準電圧、
4は抵抗である。
第2図を参照すると、第1図のx0,x1,x2の波
形が示されている。受信信号x0におけるDはデー
タである。ここで、x1,x2の波形は第2図に示さ
れるような直流応答を示す。すなわち、バースト
信号受信時においては受信した中間周波数の中心
に相当する直流電圧に対してデータ信号成分がの
つた波形になるが、バースト信号非受信時におい
ては周波数検波器の入力側は雑音状態になるた
め、これを周波数検波した結果として第2図のx1
の様に直流レベルが別の所へシフトしてしまう。
第1図の従来例ではコンデンサ2の定数を小さ
くする事により直流レベルの変動をある程度抑え
ることができる。しかしながら、この方法では
NRZ信号の様に直流成分のエネルギーを多く含
むものについてはコンデンサ2の値を小さくする
と符号間干渉が生じ、結局は誤り率を悪くしてし
まう。
他方、FM受信器においては、フエージング等
で受信した電界レベルを大きく低下すると、周波
数検波器出力の直流レベルも大きく変動し、誤り
率が大きくなる現象がある。特に信号が多値の場
合、その直流レベル変動は誤り率に多大な影響を
もたらすことになる。この現象を再び第1図を参
照して説明する。第1図の回路構成は、既に述べ
たとおりである。この第1図の回路における受信
電界レベル、x1,x2の波形が第3図に示されてい
る。ここでx1,x2の波形は第3図に示されるよう
な直流応答を示す。すなわち電界が十分高いとき
には受信した中間周波数の中心に相当する直流電
圧に対してデータ信号成分がのつた波形になる
が、フエージングにより電界が不十分な場合には
周波数検波器の入力側は雑音状態になるため、こ
れを周波数検波した結果として第3図のx1の様に
直流レベルが別の所へシフトしてしまう。
第1図の従来例では、既述したとおり、コンデ
ンサ2の定数を小さくする事により直流レベルの
変動をある程度抑えることができる。しかしなが
ら、この方法では、既述したとおり、NRZ信号
の様に直流成分のエネルギーを多く含むものにつ
いてはコンデンサ2の値を小さくすると符号間干
渉が生じて、比較器3の前のアイパターンを乱し
てしまうため、受信誤り率を劣化させる欠点があ
つた。
本発明の目的は、NRZ信号のような直流成分
を多くもつ信号に対しても、バースト信号受信時
と非受信時における周波数検波器出力の直流変動
を補正して、信号の識別を行なうことができるよ
うにした、誤り率の劣化を軽減できる信号検出回
路を提供することにある。
本発明の別の目的は、NRZ信号のように直流
成分を多くもつ信号に対しても、受信器の受信電
界レベルの変動に基づく周波数検波器出力の直流
変動を補正して、信号の識別を行なうことができ
るようにした、誤り率の劣化を軽減できる信号検
出回路を提供することにある。
時分割多重通信方式では、時分割コントロール
回路により、どのタイムスロツトが使用されてい
るか常時監視されていて、自局でのバースト信号
の送信あるいは受信の制御がなされている。本発
明は、時分割コントロール回路からのバースト信
号受信命令によるバースト信号受信時と非受信時
における周波数検波器の出力の直流成分を抽出す
る2つの直流抽出回路を設けている。その直流抽
出回路はアナログスイツチと抵抗、コンデンサに
よる積分回路とで簡単に構成されている。そし
て、2つの直流抽出回路の出力の差を減算回路を
用いて求め、その差の信号により周波数検波器の
出力信号を演算回路を用いて補正してやることに
よつて、周波数検波器出力の直流変動を抑圧し、
誤り率の劣化を軽減したものである。
更に、本発明は、電界レベル検出回路により受
信電界のレベルを検出し、その電界レベルが基準
レベルより大きな場合と小さな場合において周波
数検波器の出力の直流分を抽出する回路を分けて
いる。その直流抽出回路はアナログスイツチと抵
抗、コンデンサによる積分回路とで簡単に構成さ
れている。そして2つの直流抽出回路の出力の差
を減算回路を用いて求め、その誤差信号により周
波数検波器の出力信号を演算回路を用いて補正し
てやることによつて、周波数検波器出力の直流変
動を抑圧し、誤り率の劣化を軽減したものであ
る。
次に本発明の実施例について図面を参照して説
明する。
第4図を参照すると、本発明の第1の実施例に
おいては、入力された中間周波数信号x0は、周波
数検波器1で検波される。5はこの信号検出回路
の出力信号を受ける時分割コントロール回路であ
り、バースト信号受信時にバースト信号受信命令
を出す。7および8は直流抽出回路である。直流
抽出回路7,8は、アナログスイツチ9,12
と、抵抗10,13及びコンデンサ11,14か
らなる積分回路とで構成されている。バースト信
号受信命令が発生するとアナログスイツチ9が導
通し、周波数検波器1の出力は加算回路16に入
力されるのと同時に直流抽出回路7に入力され、
直流電圧e1(第2図のx1参照)が記憶される。そ
して、時分割コントロール回路5からバースト受
信命令が出ない時は、アナログスイツチ12が導
通し、周波数検波器1の出力は直流抽出回路8で
直流電圧e2(第2図のx1参照)として記憶される。
そこで、バースト信号非受信時においては、バー
スト信号受信時に記憶した電圧との差の電圧e0
e1−e2(第2図のx1参照)が減算回路15により
得られて、このときアナログスイツチ17も導通
しているため、加算回路16により、周波数検波
器1の出力に加算される。従つて、加算回路16
の出力x16の直流分はバースト信号非受信時には
e2+e0=e2+e1−e2=e1となり、バースト信号受
信時と同じ値に保たれる。このようにして、バー
スト信号非受信時の加算回路出力x16の直流レベ
ルは、第2図のx16のように補正され、比較器2
0により識別される。このように、加算回路16
と、アナログスイツチ17とコンデンサ18と抵
抗19と比較器20とを含む部分が、補正機能付
識別回路30を構成している。
第4図の様に、直流抽出回路7及び8の出力の
差の信号x15を周波数検波器1の出力x1に加えて
補正する他に、前記の差の信号x15を識別のため
の基準電圧Vref2より引いて補正しても同じ結
果が得られる。この場合の補正機能付識別回路3
0の部分を第5図に示す。第5図の補正機能付識
別回路30では、周波数検波器1の出力x1を、コ
ンデンサ23を介して、比較器20の非反転入力
端子に接続し、加算回路16の代りに減算回路2
1を設け、更に前記差の信号x15を受けるアナロ
グスイツチ22を設けている。そして、基準電圧
Vref2からアナログスイツチ22の出力を減算
回路21により減算して、この減算回路21の出
力を、コンデンサ24を介して、比較器20の反
転入力端子に接続している。
これら減算回路21及びコンデンサ24によ
り、直流電圧Vref2とアナログスイツチ22の
出力との差分が、比較器20の反転入力端子に入
力されるリフアレンス電圧となる。
また、周波数検波器1の出力の直流変動を補正
する方法として、バースト信号受信時の直流レベ
ルを、バースト信号非受信時の直流レベルまで下
げる方法もある。それには、バースト信号受信命
令信号x5がバースト信号受信時に“Low”バー
スト信号非受信時に“High”となつている必要
がある。回路の動作は前記の場合とほぼ同様であ
り、前記の場合ではバースト信号受信時の電圧e1
と非受信時の電圧e2の差の電圧e0をe2に加算して
e1と同じ値に保つように補正したが、ここではe1
からe0を引いてe2に保つように補正している。
第6図は本発明において、フエージングなど
で、電界が十分のとき、直流変動が生じない様す
る場合の信号検出回路である。第6図を参照し
て、入力されたIF信号x0は、周波数検波器1に
入力されると共に、電界レベル検出回路50に入
力される。電界レベル検出回路50では、IF信
号をコンデンサ100,103、抵抗104およ
びダイオード101,102により整流平滑を行
ない、抵抗105とコンデンサ106により高周
波成分を除くことにより、電界レベルを検出して
いる。その電界レベルは、ある規準電圧Vref1
と比較器51により比較され、電界が十分な時は
出力x5に“High”、不十分のときはインバータ6
の出力に“High”を出力する。電界レベル検出
信号x5としては、受信機復調出力の雑音を用いて
もよい。この場合には電界レベルが低いときに、
雑音レベルが高くなるため、比較器51は極性を
反転して使う必要がある。FM受信器では電界レ
ベルが低くなると、復調出力の雑音が抑圧されず
に大きくなることが知られている。
さて、直流抽出回路7,8は、前述した実施例
同様、アナログスイツチ9,12と、抵抗10,
13及びコンデンサ11,14からなる積分回路
で構成されている。電界が十分な時はアナログス
イツチ9が導通し、周波数検波器1の出力は比較
器15に入力されるのと同時に直流抽出回路7に
入力され、直流電圧e1(第3図のx1参照)が記憶
される。そして、電界が不十分なとき、アナログ
スイツチ12が導通し、周波数検波器1の出力は
直流抽出回路8で直流電圧e2(第3図のx1参照)
として記憶される。そこで、受信電界が不十分に
なると、電界が十分なときに記憶した電圧との差
の電圧e0=e1−e2(第3図のx1参照)が減算回路
15により得られて、このときアナログスイツチ
17も導通しているため、加算回路16により周
波数検波器1の出力に加算される。従つて、加算
回路16の出力x16の直流分は電界の低いときに
はe2+e0=e2+e1−e2=e1となり、電界が十分な
ときと同じ値に保たれる。このようにして電界が
不十分なときの加算回路出力x16の直流レベルは、
第3図のx16の様に補正され、比較器20により
識別される。このように、16〜20を含む部分
が補正機能付識別回路30を構成していること
は、第4図の場合と同様である。
第6図の様に、直流抽出回路7及び8の差の信
号x15を周波数検波器1の出力x1に加えて補正す
る他に、前記の差の信号x15を識別のための基準
電圧Vref2より引いて補正しても同じ結果が得
られる。この場合の補正機能付識別回路30の構
成も、第5図のとおりであり、ここでは説明を省
略する。
また、周波数変換器1の出力の直流変動を補正
する方法として、電界レベルが十分大きいときの
直流レベルを、電界レベルが不十分なときの直流
レベルまで下げる方法もある。この場合、第7図
に示したように、比較器51の極性を反転させる
だけで良い。第7図の回路の動作は前記第6図の
場合とほぼ同様であり、第6図では電界が十分の
ときの電圧e1と電界が不十分のときの電圧e2の差
の電圧e0をe2に加算してe1と同じ値に保つように
補正したが、ここではe1からe0を引いてe2に保つ
ように補正している。
本発明は、以上説明したようにNRZ信号のよ
うな直流成分を多くもつものに対してもバースト
信号受信時と非受信時における直流変動を補正し
て信号の識別を行なうことができるため、このた
めの誤り率の劣化を軽減できる。
また、本発明は、NRZ信号のように直流成分
を多くもつものに対しても受信器の電界レベルの
変動に基づく直流変動を補正して、信号の識別を
行なうことができるため、このための誤り率の劣
化を軽減できる。
以下に本発明の実施の態様を列挙する。
1 第1及び第2の直流抽出回路がそれぞれ、ア
ナログスイツチと、抵抗、コンデンサによる積
分回路とで構成されている特許請求の範囲第1
項又は第2項記載の信号検出回路。
2 補正機能付識別回路が、前記第1及び第2の
直流抽出回路の出力信号の差の信号を周波数検
波器の出力信号に加算回路で合成し、この合成
信号を基準電圧と比較器で比較することによ
り、信号の識別を行なう回路である特許請求の
範囲第1項又は第2項記載の信号検出回路。
3 補正機能付識別回路が、前記第1及び第2の
直流抽出回路の出力信号の差の信号を比較器の
基準電圧に減算回路で合成し、周波数検波器の
出力信号を前記合成信号と比較器で比較するこ
とにより、信号の識別を行なう回路である特許
請求の範囲第1項又は第2項記載の信号検出回
路。
【図面の簡単な説明】
第1図は従来の周波数検波器出力の直流変動を
抑えるための具体例を示す回路図、第2図は第1
図および第4図の各部の波形の具体例を示す図、
第3図は第1図および第6図の各部の波形の具体
例を示す図、第4図は、バースト信号非受信時
に、バースト信号受信時の周波数検波器出力の直
流レベルに補正して信号を識別する本発明の信号
検出回路の実施例を示す回路図、第5図は第4図
における補正機能付識別回路30のもう1つの実
施例を示す回路図である。第6図は、電界レベル
が不十分なときに、電界レベルが十分なときの周
波数検波器出力の直流レベルに補正して信号を識
別する本発明の信号検出回路の実施例を示す回路
図、第7図は、電界が不十分なときの周波数検波
器出力の直流レベルに補正して信号を識別する本
発明の信号検出回路の実施例を示す回路図であ
る。 1…周波数検波器、3,20,51…比較器、
5…時分割コントロール回路、50…電界レベル
検出回路、6…インバータ、7,8…直流抽出回
路、9,12,17,22…アナログスイツチ、
15,21…減算回路、16…加算回路、30…
補正機能付識別回路、2,11,14,18,2
3,24,100,103,106…コンデン
サ、4,10,13,19,25,26,10
4,105…抵抗、101,102…ダイオー
ド。

Claims (1)

  1. 【特許請求の範囲】 1 受信信号を受ける周波数検波器と、バースト
    信号受信命令を発生する時分割コントロール回路
    と、前記時分割コントロール回路が前記バースト
    信号受信命令を発生している時に、前記周波数検
    波器の出力信号の直流成分を抽出保持する第1の
    直流抽出回路と、前記時分割コントロール回路が
    前記バースト信号受信命令を発生していない時
    に、前記周波数検波器の出力信号の直流成分を抽
    出保持する第2の直流抽出回路と、前記第1及び
    第2の直流抽出回路の出力信号の差を出力する減
    算回路と、前記時分割コントロール回路が前記バ
    ースト信号受信命令を発生している時と、前記時
    分割コントロール回路が前記バースト信号受信命
    令を発生していない時とのうち、いずれか一方の
    時に、前記減算回路の出力信号を前記周波数検波
    器の出力信号に加算し、この加算結果信号を、交
    流結合された比較器によつて基準電圧と比較する
    か、又は、前記減算回路の出力信号を基準電圧か
    ら減算し、減算結果信号を得、前記周波数検波器
    の出力信号を、前記減算結果信号と、交流結合さ
    れた比較器によつて比較することにより、前記周
    波数検波器の出力信号の識別を行なう補正機能付
    識別回路とを有することを特徴とする信号検出回
    路。 2 受信信号を受ける周波数検波器と、前記受信
    信号の電界レベルを検出する電界レベル検出回路
    と、前記電界レベル検出回路の検出した電界レベ
    ルが所定値以上の時に、前記周波数検波器の出力
    信号の直流成分を抽出保持する第1の直流抽出回
    路と、前記電界レベル検出回路の検出した電界レ
    ベルが前記所定値以下の時に前記周波数検波器の
    出力信号の直流成分を抽出保持する第2の直流抽
    出回路と、前記第1及び第2の直流抽出回路の出
    力信号の差を出力する減算回路と、前記電界レベ
    ル検出回路の検出した電界レベルが、所定値以上
    である時と所定値以下である時とのうち、いずれ
    か一方の時に、前記減算回路の出力信号を前記周
    波数検波器の出力信号に加算し、この加算結果信
    号を、交流結合された比較器によつて基準電圧と
    比較するか、又は、前記減算回路の出力信号を基
    準電圧から減算し、減算結果信号を得、前記周波
    数検波器の出力信号を前記減算結果信号と、交流
    結合された比較器によつて比較することにより、
    前記周波数検波器の出力信号の識別を行なう補正
    機能付識別回路とを有することを特徴とする信号
    検出回路。 3 電界レベル検出回路が、受信信号の中間周波
    信号のレベルの整流及び平滑を行ない、更に高周
    波成分を除くことにより、電界レベルを検出する
    回路である特許請求の範囲第2項記載の信号検出
    回路。 4 電界レベル検出回路が、受信信号の復調出力
    中の雑音レベルを測定することにより、電界レベ
    ルを検出する回路である特許請求の範囲第2項記
    載の信号検出回路。
JP22930182A 1982-12-27 1982-12-27 信号検出回路 Granted JPS59122049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22930182A JPS59122049A (ja) 1982-12-27 1982-12-27 信号検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22930182A JPS59122049A (ja) 1982-12-27 1982-12-27 信号検出回路

Publications (2)

Publication Number Publication Date
JPS59122049A JPS59122049A (ja) 1984-07-14
JPS646581B2 true JPS646581B2 (ja) 1989-02-03

Family

ID=16889985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22930182A Granted JPS59122049A (ja) 1982-12-27 1982-12-27 信号検出回路

Country Status (1)

Country Link
JP (1) JPS59122049A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101890B2 (ja) * 1986-09-22 1995-11-01 松下電器産業株式会社 デ−タ伝送装置
US6349121B1 (en) * 2000-03-15 2002-02-19 Memorylink, Inc. Baseband data slicing method and apparatus
JP4572407B2 (ja) * 2005-03-04 2010-11-04 学校法人東京理科大学 ドロロキシフェンの製造方法
JP5691186B2 (ja) * 2010-02-10 2015-04-01 アイコム株式会社 自動周波数制御装置および無線通信機

Also Published As

Publication number Publication date
JPS59122049A (ja) 1984-07-14

Similar Documents

Publication Publication Date Title
US6304613B1 (en) Data carrier having rectifier and improved voltage limiter
EP0544313B1 (en) Cross polarization interference canceller
CA1134461A (en) Waveform correction circuit
EP0054322A1 (en) Phase sensitive detector
KR100627218B1 (ko) 무선 송수신기의 로버스트 동기화를 제공하는 방법 및 장치
JPH10163877A (ja) 復調回路における多値コンパレータのしきい値制御回路
KR100234319B1 (ko) 동일채널 간섭 검출기와 그 구동방법
JP3514993B2 (ja) 光受信回路及び当該回路を用いた光モジュール
JPS5856593A (ja) 信号振幅比調整回路
JPH06505380A (ja) 受信機内でdcオフセットを修正する装置および方法
US5261004A (en) Noise blanking circuit for AM stero
US6477215B1 (en) Sampling control loop for a receiver for digitally transmitted signals
JPS646581B2 (ja)
PL105550B1 (pl) Urzadzenie do kompensacji defektow obrazu
JP3396067B2 (ja) データ処理回路
JP3378397B2 (ja) 4値fsk復調回路及び多値レベル信号のディジタル復調方法
US6463106B1 (en) Receiver with adaptive processing
US4621288A (en) Reference time detecting circuit
AU698995B2 (en) Decoding of a data signal transmitted in a television system
JP3024913B2 (ja) 同期信号処理回路
US6204725B1 (en) Circuit for demodulating digital signal undergoing different modulation schemes
JPS6221429B2 (ja)
JPH069357B2 (ja) 自動利得制御増幅器
JPH0681162B2 (ja) デ−タ判定回路
JPH0669128B2 (ja) 自動利得制御増幅器