JPS646633B2 - - Google Patents
Info
- Publication number
- JPS646633B2 JPS646633B2 JP56167635A JP16763581A JPS646633B2 JP S646633 B2 JPS646633 B2 JP S646633B2 JP 56167635 A JP56167635 A JP 56167635A JP 16763581 A JP16763581 A JP 16763581A JP S646633 B2 JPS646633 B2 JP S646633B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- input
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/25—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for discontinuous functions, e.g. backlash, dead zone, limiting absolute value or peak value
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Rectifiers (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、トランジスタ回路における整流回路
に関するものである。
に関するものである。
第１図を参照して、従来の回路例について説明
する。第１図において、演算増幅器１の反転入力
には、抵抗３、抵抗４及びダイオード９のカソー
ドが接続されており、演算増幅器１の非反転入力
は基準電位点１２に接続される。抵抗３の他端に
は、入力端子１０及び抵抗５が接続され、抵抗４
の他端は、ダイオード８のアノード及び抵抗６が
接続されている。ダイオード８のカソードは、演
算増幅器１の出力点及びダイオード９のアノード
に接続され、抵抗６の他端には抵抗５，演算増幅
器２の反転入力及び抵抗７が接続される。演算増
幅器２の非反転入力は基準電位点に接続され、抵
抗７の他端には、演算増幅器２の出力点及び出力
端子１１が接続されている。
する。第１図において、演算増幅器１の反転入力
には、抵抗３、抵抗４及びダイオード９のカソー
ドが接続されており、演算増幅器１の非反転入力
は基準電位点１２に接続される。抵抗３の他端に
は、入力端子１０及び抵抗５が接続され、抵抗４
の他端は、ダイオード８のアノード及び抵抗６が
接続されている。ダイオード８のカソードは、演
算増幅器１の出力点及びダイオード９のアノード
に接続され、抵抗６の他端には抵抗５，演算増幅
器２の反転入力及び抵抗７が接続される。演算増
幅器２の非反転入力は基準電位点に接続され、抵
抗７の他端には、演算増幅器２の出力点及び出力
端子１１が接続されている。
第１図において、入力端子１０に正の入力電圧
VINAが印加されると、ダイオード８は導通状態と
なり、一方ダイオード９は非導通状態となる。こ
れより、抵抗３，抵抗４の抵抗値を各々R3，R4
とし、且つ、演算増幅器１の出力点Ｄの出力電圧
をVOUTDとすると、VOUTDは(1)式で与えられる。
VINAが印加されると、ダイオード８は導通状態と
なり、一方ダイオード９は非導通状態となる。こ
れより、抵抗３，抵抗４の抵抗値を各々R3，R4
とし、且つ、演算増幅器１の出力点Ｄの出力電圧
をVOUTDとすると、VOUTDは(1)式で与えられる。
VOUTD＝−R4／R3×VINA ……(1)
ここで、抵抗５，抵抗６，抵抗７を流れる電流
をそれぞれI5，I6とする。演算増幅器１及び演算
増幅器２の各々の反転入力点Ｂ点及びＥ点の電位
は基準電位点となり、且つ、演算増幅器１及び演
算増幅器２の各々の入力インピーダンスが無限大
であるとすると、電流I5及びI6はそれぞれ(2)式，
(3)式で表わせる。
をそれぞれI5，I6とする。演算増幅器１及び演算
増幅器２の各々の反転入力点Ｂ点及びＥ点の電位
は基準電位点となり、且つ、演算増幅器１及び演
算増幅器２の各々の入力インピーダンスが無限大
であるとすると、電流I5及びI6はそれぞれ(2)式，
(3)式で表わせる。
I5＝VINA／R5 ……(2)
I6＝VOUTD／R6 ……(3)
ただし、R5，R6は夫々抵抗５，６の抵抗値で
ある。
ある。
また、電流I5，I6及びI7の間には(4)式が成立す
る。
る。
I7＝I5＋I6 ……(4)
(4)式に、(2)式及び(3)式を代入すると、電流L7
は(5)式で表わされる。
は(5)式で表わされる。
I7＝VINA／R5＋VOUTD／R6 ……(5)
(5)式に更に(1)式を代入すると、電流I7は(6)式で
表わされる。
表わされる。
I7＝VIN1／R5＋１／R6×（−R4／R3×VINA）
＝（１／R5−R4／R3×R6）×VINA ……(6)
ここで、演算増幅器２の出力点Ｆ点の出力電圧
をVOUTF1とし、且つ抵抗７の抵抗値をR7とする
と、出力点Ｆ点の電圧VOUTF1は(7)式で表わさ VOUTF1＝−R7×I7 ……(7) 従つて、(7)式に前記(6)式を代入すると、(8)式が
成立する。
をVOUTF1とし、且つ抵抗７の抵抗値をR7とする
と、出力点Ｆ点の電圧VOUTF1は(7)式で表わさ VOUTF1＝−R7×I7 ……(7) 従つて、(7)式に前記(6)式を代入すると、(8)式が
成立する。
VOUTF1＝−R7×（１／R5−R4／R3×R6）×VINA
R7×（R4／R3×R6−１／R5）×VINA ……(8)
この時、以下の(9)式及び(10)式が成り立てば、(8)
式は(11)式で表わされる。
式は(11)式で表わされる。
R3＝R4＝R6＝Ｒ ……(9)
R5＝R7＝2R ……(10)
VOUTF1＝R7×（R4／R3×R6−１／R5）×VINA
＝2R×（Ｒ／Ｒ×Ｒ−１／2R）×VINA
＝2R×１／2R×VINA
＝VINA ……(11)
従つて、入力端子１０に正の入力電圧VINAを印
加した時は、演算増幅器２の出力点であるＦ点す
なわち出力端子１１には、上記のような抵抗値を
設定すれば正の入力電圧VINAがそのままあらわれ
る。
加した時は、演算増幅器２の出力点であるＦ点す
なわち出力端子１１には、上記のような抵抗値を
設定すれば正の入力電圧VINAがそのままあらわれ
る。
次に、前記端子１０に負の入力電圧V′INA＝−
VINAが印加されると、ダイオード８は非導通状態
となり、一方ダイオード９は導通状態となる。こ
のため、演算増幅器１の出力点Ｄの電位は０とな
り、抵抗６の両端の電位は同電位、すなわち基準
電位点となつて抵抗６には電流は流れない。従つ
て、この時、(4)式及び(5)式から(12)式が成り立つ。
VINAが印加されると、ダイオード８は非導通状態
となり、一方ダイオード９は導通状態となる。こ
のため、演算増幅器１の出力点Ｄの電位は０とな
り、抵抗６の両端の電位は同電位、すなわち基準
電位点となつて抵抗６には電流は流れない。従つ
て、この時、(4)式及び(5)式から(12)式が成り立つ。
I7＝I5＋I6
I5 （∵I6＝０）
＝−VINA／R5 ……(12)
よつて、演算増幅器２の出力点Ｆの出力電圧を
VOUTF2とすると、VOUTF2は（13）式で表わされ VOUTF2＝−R7×I7 ＝−R7×（−VINA／R5） ＝R7／R5×VINA ……(13) ここで、(10)式が成り立てば、（13）式は（14）
式で表わされる。
VOUTF2とすると、VOUTF2は（13）式で表わされ VOUTF2＝−R7×I7 ＝−R7×（−VINA／R5） ＝R7／R5×VINA ……(13) ここで、(10)式が成り立てば、（13）式は（14）
式で表わされる。
VOUTF2＝Ｒ／Ｒ×VINA
＝VINA ……(14)
従つて、入力端子１０に負の入力電圧―VINAを
印加した時は、演算増幅器２の出力点であるＦ
点、すなわち出力端子１１は、電圧レベルは変わ
らずに符号のみ反転された電圧、すなわちVINAが
取り出される。
印加した時は、演算増幅器２の出力点であるＦ
点、すなわち出力端子１１は、電圧レベルは変わ
らずに符号のみ反転された電圧、すなわちVINAが
取り出される。
このように、第１図に示した回路は、正，負の
両方の入力電圧に対して、常に正の出力電圧が取
り出される絶対値回路として動作する。すなわ
ち、入力端子１０に第２図ａに示す正弦波信号を
入力すると、出力端子１１には、第２図ｂに示す
ような、正弦波信号入力の負のサイクルの時は符
号が反転された信号が取り出される。言い換えれ
ば、この場合は、全波整流回路として動作する。
両方の入力電圧に対して、常に正の出力電圧が取
り出される絶対値回路として動作する。すなわ
ち、入力端子１０に第２図ａに示す正弦波信号を
入力すると、出力端子１１には、第２図ｂに示す
ような、正弦波信号入力の負のサイクルの時は符
号が反転された信号が取り出される。言い換えれ
ば、この場合は、全波整流回路として動作する。
このようにして全波整流回路は得られるもの
の、第１図に示す従来の整流回路は、その整流動
作を行うために、２つの演算増幅器、すなわち、
２組の増幅回路を必要とし、更に、演算増幅器に
接続される５個の抵抗に対して(9)，(10)式に示すよ
うな条件を必要とする。従つて、従来技術により
整流回路を実現するためには、相当数の素子を使
用し、また、面倒な抵抗定数の調整を余儀なくさ
れた。
の、第１図に示す従来の整流回路は、その整流動
作を行うために、２つの演算増幅器、すなわち、
２組の増幅回路を必要とし、更に、演算増幅器に
接続される５個の抵抗に対して(9)，(10)式に示すよ
うな条件を必要とする。従つて、従来技術により
整流回路を実現するためには、相当数の素子を使
用し、また、面倒な抵抗定数の調整を余儀なくさ
れた。
本発明の目的は、従来の整流回路にくらべて、
大幅に素子数が削減でき、しかも簡単な抵抗定数
の設定のみで実現可能な整流回路を提供する事に
ある。
大幅に素子数が削減でき、しかも簡単な抵抗定数
の設定のみで実現可能な整流回路を提供する事に
ある。
第３図に、本発明の一実施例を示す。第３図に
おいて、導電形式の同じ（NPN）トランジスタ
１５及びトランジスタ１６は差動増幅回路を構成
する。すなわち、トランジスタ１５および１６の
各エミツタは共通接続され、さらに定電流源２２
を介して負電源電圧供給点１４に接続され、トラ
ンジスタ１５のコレクタには、トランジスタ１５
や１６と導電形式の異なる（PNP）トランジス
タ１７のコレクタ及びトランジスタ１９のベース
が接続される。トランジスタ１７のベースには、
ダイオード接続されたトランジスタ１８（PNP）
のベース・コレクタ接続点が接続される。トラン
ジスタ１７及びトランジスタ１８の各々のエミツ
タは正電源電圧供給点１３に接続される。よつて
トランジスタ１７，１８はカレントミラー回路を
構成している。
おいて、導電形式の同じ（NPN）トランジスタ
１５及びトランジスタ１６は差動増幅回路を構成
する。すなわち、トランジスタ１５および１６の
各エミツタは共通接続され、さらに定電流源２２
を介して負電源電圧供給点１４に接続され、トラ
ンジスタ１５のコレクタには、トランジスタ１５
や１６と導電形式の異なる（PNP）トランジス
タ１７のコレクタ及びトランジスタ１９のベース
が接続される。トランジスタ１７のベースには、
ダイオード接続されたトランジスタ１８（PNP）
のベース・コレクタ接続点が接続される。トラン
ジスタ１７及びトランジスタ１８の各々のエミツ
タは正電源電圧供給点１３に接続される。よつて
トランジスタ１７，１８はカレントミラー回路を
構成している。
トランジスタ１５のベースは基準電位点１２に
接続されトランジスタ１６のベースは抵抗２０及
び抵抗２１が接続され、抵抗２０の他端は入力端
子１０が接続され、抵抗２１の他端にはトランジ
スタ１９のコレクタ及び出力端子１１が接続され
ている。また、トランジスタ１９のエミツタは、
正電源電圧供給点１３に接続されている。
接続されトランジスタ１６のベースは抵抗２０及
び抵抗２１が接続され、抵抗２０の他端は入力端
子１０が接続され、抵抗２１の他端にはトランジ
スタ１９のコレクタ及び出力端子１１が接続され
ている。また、トランジスタ１９のエミツタは、
正電源電圧供給点１３に接続されている。
第３図において、入力端子１０に正の入力電圧
VIN1が印加されると、トランジスタ１５は、その
ベースが基準電位点に接続されているために、非
導通状態となり、これに対し、トランジスタ１６
は導通状態となる。また、トランジスタ１９は、
トランジスタ１５が非導通状態となるために、非
導通状態となる。従つて、入力端子１０に印加さ
れた正の入力電圧VIN1は抵抗２０及び抵抗２１を
介して前記端子１１に現われる。
VIN1が印加されると、トランジスタ１５は、その
ベースが基準電位点に接続されているために、非
導通状態となり、これに対し、トランジスタ１６
は導通状態となる。また、トランジスタ１９は、
トランジスタ１５が非導通状態となるために、非
導通状態となる。従つて、入力端子１０に印加さ
れた正の入力電圧VIN1は抵抗２０及び抵抗２１を
介して前記端子１１に現われる。
ここで、抵抗２０及び抵抗２１の各々の抵抗値
をR20，R21とする。この時、抵抗２０からみた
トランジスタ１６の入力インピーダンス（Zio16）
が抵抗２０及び抵抗２１の抵抗値R20，R21に比
して十分高く且つ端子１１に高入力インピーダン
ス回路２３（この入力インピーダンスをZio23とす
る）が接続されているとすると、（15）式，（16）
式なる関係が成り立つ。
をR20，R21とする。この時、抵抗２０からみた
トランジスタ１６の入力インピーダンス（Zio16）
が抵抗２０及び抵抗２１の抵抗値R20，R21に比
して十分高く且つ端子１１に高入力インピーダン
ス回路２３（この入力インピーダンスをZio23とす
る）が接続されているとすると、（15）式，（16）
式なる関係が成り立つ。
Zio16≫R20，R21 ……(15)
Zio23≫R20，R21 ……(16)
（15）式，（16）式が成り立つと、出力端子１
１の出力電圧VOUT1は、（17）式で表わされる。
１の出力電圧VOUT1は、（17）式で表わされる。
VOUT1＝Zio23／R20＋R21＋Zio23×VIN1
Zio23／Zio23×VIN1
＝VIN1 ……(17)
すなわち、この場合出力端子１１には、入力端
子１０に印加した正の入力電圧VIN1にほぼ等しい
電圧が出力される。
子１０に印加した正の入力電圧VIN1にほぼ等しい
電圧が出力される。
次に、前記端子１０に負の入力電圧―VIN1が印
加されると、トランジスタ１６は、そのベース電
位がトランジスタＡ１５のベース電位よりも低く
なるため、非導通状態となる。これに対し、トラ
ンジスタ１５は導通状態となり、従つて、トラン
ジスタ１９も導通状態となる。この時、第３図に
示した回路は、入力端子１０に印加された入力に
対して、反転増幅器として動作する。すなわち、
差動増幅器を構成するトランジスタ１５のコレク
タ回路から取り出された差動増幅出力がトランジ
スタ１９により反転されて出力端子１１に出力さ
れる。また、この時の利得は、抵抗２０及び抵抗
２１により与えられる。すなわち、この時の出力
端子１１の出力電圧をVOUT2とすると、VOUT2は
（18）式で表わされる。
加されると、トランジスタ１６は、そのベース電
位がトランジスタＡ１５のベース電位よりも低く
なるため、非導通状態となる。これに対し、トラ
ンジスタ１５は導通状態となり、従つて、トラン
ジスタ１９も導通状態となる。この時、第３図に
示した回路は、入力端子１０に印加された入力に
対して、反転増幅器として動作する。すなわち、
差動増幅器を構成するトランジスタ１５のコレク
タ回路から取り出された差動増幅出力がトランジ
スタ１９により反転されて出力端子１１に出力さ
れる。また、この時の利得は、抵抗２０及び抵抗
２１により与えられる。すなわち、この時の出力
端子１１の出力電圧をVOUT2とすると、VOUT2は
（18）式で表わされる。
VOUT2＝−R21／R20×（−VIN1）
＝R21／R20×VIN1 ……(18)
ここで、（18）式において、抵抗２０及び抵抗
２１の各々の抵抗値R20，R21に関して（19）式
が成り立てば、、該（18）式は（20）式で表わさ
れる。
２１の各々の抵抗値R20，R21に関して（19）式
が成り立てば、、該（18）式は（20）式で表わさ
れる。
R20R21 ……(19)
VOUT2VIN1 ……(20)
すなわち、入力端子１０に印加された負の入力
電圧―VIN1は、出力端子１１に符号が反転された
正の電圧VIN1として出力される。
電圧―VIN1は、出力端子１１に符号が反転された
正の電圧VIN1として出力される。
このように、第３図に示した回路は、入力端子
１０に印加された正負の両方の入力電圧に対し
て、出力端子１１には、常に正の出力電圧が取り
出される。従つて、入力端子１０に第４図ｃに示
す正弦波信号を入力すると、入力端子１１には、
第４図ｄに示すような正弦波信号入力の負のサイ
クルの時は符号が反転された信号が取り出され
る。言いかえれば、全波整流回路として動作す
る。
１０に印加された正負の両方の入力電圧に対し
て、出力端子１１には、常に正の出力電圧が取り
出される。従つて、入力端子１０に第４図ｃに示
す正弦波信号を入力すると、入力端子１１には、
第４図ｄに示すような正弦波信号入力の負のサイ
クルの時は符号が反転された信号が取り出され
る。言いかえれば、全波整流回路として動作す
る。
第５図に高入力インピーダンス回路２３を具体
的に示した本発明による整流回路を示す。ここで
示した高入力インピーダンス回路は差動バツフア
ー回路である。すなわち、導電形式の等しいトラ
ンジスタ２４及びトランジスタ２５の各々のエミ
ツタはそれぞれ抵抗２９及び抵抗３０を介して接
続され、その接続点と負電源電圧供給点１４との
間に定電流源３１が接続される。トランジスタ２
４のベースは出力端子１１に接続され、トランジ
スタ２５のベースは、トランジスタ２８のエミツ
タ及び端子２３に接続される。トランジスタ２４
のコレクタには、カレントミラー回路を構成する
ダイオード接続されたトランジスタ２６のベー
ス・コレクタ共通点及びトランジスタ２７のベー
スが接続され、トランジスタ２６，トランジスタ
２７の各々のエミツタ，トランジスタ２５のコレ
クタ及び前記トランジスタ２８のコレクタは、正
電源電圧供給点１３に接続されている。また、ト
ランジスタ２７のコレクタはトランジスタ２８の
ベースへ接続され、トランジスタ２８のベースと
負電源電圧供給点１４との間に定電流源３２が接
続されている。
的に示した本発明による整流回路を示す。ここで
示した高入力インピーダンス回路は差動バツフア
ー回路である。すなわち、導電形式の等しいトラ
ンジスタ２４及びトランジスタ２５の各々のエミ
ツタはそれぞれ抵抗２９及び抵抗３０を介して接
続され、その接続点と負電源電圧供給点１４との
間に定電流源３１が接続される。トランジスタ２
４のベースは出力端子１１に接続され、トランジ
スタ２５のベースは、トランジスタ２８のエミツ
タ及び端子２３に接続される。トランジスタ２４
のコレクタには、カレントミラー回路を構成する
ダイオード接続されたトランジスタ２６のベー
ス・コレクタ共通点及びトランジスタ２７のベー
スが接続され、トランジスタ２６，トランジスタ
２７の各々のエミツタ，トランジスタ２５のコレ
クタ及び前記トランジスタ２８のコレクタは、正
電源電圧供給点１３に接続されている。また、ト
ランジスタ２７のコレクタはトランジスタ２８の
ベースへ接続され、トランジスタ２８のベースと
負電源電圧供給点１４との間に定電流源３２が接
続されている。
第５図は、本発明の整流回路の出力回路とし
て、差動トランジスタ２４及びトランジスタ２５
を有する差動バツフアー回路３４を施した実施例
であり、このバツフアー回路は高入力インピーダ
ンスを有しているので、本発明による整流回路の
効果が十分得られる事は言う迄もない。尚、この
差動バツフア回路は出力から入力に全帰還をかけ
て入力信号レベルと出力信号レベルを同相でほぼ
同じにするものである。
て、差動トランジスタ２４及びトランジスタ２５
を有する差動バツフアー回路３４を施した実施例
であり、このバツフアー回路は高入力インピーダ
ンスを有しているので、本発明による整流回路の
効果が十分得られる事は言う迄もない。尚、この
差動バツフア回路は出力から入力に全帰還をかけ
て入力信号レベルと出力信号レベルを同相でほぼ
同じにするものである。
本発明による整流回路は、例えば入力信号振幅
を判定する回路に用いられる。すなわち、端子３
３から得られる信号は、全波整流されているの
で、この信号を平滑すれば、入力信号振幅に応じ
た直流出力が得られる。よつて、この直流出力で
入力信号振幅が判定できる。
を判定する回路に用いられる。すなわち、端子３
３から得られる信号は、全波整流されているの
で、この信号を平滑すれば、入力信号振幅に応じ
た直流出力が得られる。よつて、この直流出力で
入力信号振幅が判定できる。
このように本発明によれば、１つの差動増幅器
及びこの差動増幅器に付属する１個のトランジス
タによつて、整流回路としての動作が実現出来
る。従つて、整流動作実現のために、２組の演算
増幅器を要した従来回路例にくらべて、構成が簡
単で且つ、大幅に素子数の削減が可能である。さ
らに本発明によれば、従来５個の抵抗の間に要し
た定数調整が２個の抵抗定数をほぼ等しくなるよ
うに設定するだけで済む。更にまた、従来、２個
の演算増幅器を使用していた場合のオフセツト調
整に対しても、本発明の回路例は有利である事
は、明白である。尚、本発明においては、高入力
インピーダンス回路は高抵抗でもつて形成しても
よい。
及びこの差動増幅器に付属する１個のトランジス
タによつて、整流回路としての動作が実現出来
る。従つて、整流動作実現のために、２組の演算
増幅器を要した従来回路例にくらべて、構成が簡
単で且つ、大幅に素子数の削減が可能である。さ
らに本発明によれば、従来５個の抵抗の間に要し
た定数調整が２個の抵抗定数をほぼ等しくなるよ
うに設定するだけで済む。更にまた、従来、２個
の演算増幅器を使用していた場合のオフセツト調
整に対しても、本発明の回路例は有利である事
は、明白である。尚、本発明においては、高入力
インピーダンス回路は高抵抗でもつて形成しても
よい。
第１図は従来例を示す回路図であり、第２図
は、第１図に示した回路の入出力特性を示す信号
波形図である。第３図は本発明の一実施例を示す
回路図であり、第４図は第３図に示した回路入出
力特性を示す信号波形図である。第５図は、高入
力インピーダンス回路をより具体的に示した整流
回路を示す回路図である。 １，２……演算増幅器、３，４，５，６，７，
２０，２１，２９，３０……抵抗、８，９……ダ
イオード、１０，１１，３３……端子、１２……
基準電位点、１３……正電源電圧供給点、１４…
…負電源電圧供給点、１５，１６，１７，１８，
１９，２４，２５，２６，２７，２８……トラン
ジスタ、２２，３１，３２……定電流源、２３…
…高入力インピーダンス回路。
は、第１図に示した回路の入出力特性を示す信号
波形図である。第３図は本発明の一実施例を示す
回路図であり、第４図は第３図に示した回路入出
力特性を示す信号波形図である。第５図は、高入
力インピーダンス回路をより具体的に示した整流
回路を示す回路図である。 １，２……演算増幅器、３，４，５，６，７，
２０，２１，２９，３０……抵抗、８，９……ダ
イオード、１０，１１，３３……端子、１２……
基準電位点、１３……正電源電圧供給点、１４…
…負電源電圧供給点、１５，１６，１７，１８，
１９，２４，２５，２６，２７，２８……トラン
ジスタ、２２，３１，３２……定電流源、２３…
…高入力インピーダンス回路。
Claims (1)
- １ 差動増幅形式に接続された第１および第２の
トランジスタと、該第１のトランジスタのベース
に基準バイアスを供給する手段と、前記第１のト
ランジスタのコレクタにベースが接続され、コレ
クタが第１の抵抗を介して上記第２のトランジス
タのベースに接続された前記第１，第２のトラン
ジスタと導電形式の異なる第３のトランジスタ
と、上記第２のトランジスタのベースへ第２の抵
抗を介して入力を供給する手段とを有し、前記第
３のトランジスタのコレクタと前記第１の抵抗と
の接続点を出力としてなる整流回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167635A JPS5869466A (ja) | 1981-10-20 | 1981-10-20 | 整流回路 |
| US06/435,173 US4564814A (en) | 1981-10-20 | 1982-10-19 | Full-wave rectifier using an operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167635A JPS5869466A (ja) | 1981-10-20 | 1981-10-20 | 整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5869466A JPS5869466A (ja) | 1983-04-25 |
| JPS646633B2 true JPS646633B2 (ja) | 1989-02-03 |
Family
ID=15853425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56167635A Granted JPS5869466A (ja) | 1981-10-20 | 1981-10-20 | 整流回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4564814A (ja) |
| JP (1) | JPS5869466A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5103389A (en) * | 1991-06-11 | 1992-04-07 | Keithley Instruments, Inc. | Frequency range of analog converter by means of external rectifier |
| US5397947A (en) * | 1992-10-28 | 1995-03-14 | Samsung Electronics Co., Ltd. | Clipper circuitry |
| CN1051899C (zh) * | 1992-10-28 | 2000-04-26 | 三星电子株式会社 | 色同步脉冲检波系统 |
| US5381106A (en) * | 1992-10-28 | 1995-01-10 | Samsung Electronics Co., Ltd. | Clipper circuitry suitable for signals with fractional-volt amplitudes |
| US5349304A (en) * | 1993-02-12 | 1994-09-20 | Sgs-Thomson Microelectronics, Inc. | Operational amplifier having multiple positive inputs |
| CN1140810C (zh) * | 1999-09-02 | 2004-03-03 | 深圳赛意法微电子有限公司 | 集成电路全波电平检测器 |
| CA2788225C (en) * | 2009-10-09 | 2018-01-16 | Dh Technologies Development Pte. Ltd. | Apparatus for measuring rf voltage from a quadrupole in a mass spectrometer |
| US8358077B2 (en) | 2010-09-30 | 2013-01-22 | Osram Sylvania Inc. | Full wave current sense rectifier |
| US20190097545A1 (en) * | 2017-09-26 | 2019-03-28 | Microsoft Technology Licensing, Llc | Mixed-signal full-wave precision rectifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646666A (en) * | 1979-09-25 | 1981-04-27 | Toshiba Corp | All wave rectifier circuit |
-
1981
- 1981-10-20 JP JP56167635A patent/JPS5869466A/ja active Granted
-
1982
- 1982-10-19 US US06/435,173 patent/US4564814A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4564814A (en) | 1986-01-14 |
| JPS5869466A (ja) | 1983-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62202606A (ja) | 相互コンダクタンス増幅回路 | |
| JPS62100008A (ja) | 電流電圧変換回路 | |
| JPS646633B2 (ja) | ||
| JPH01137709A (ja) | 差動増幅器 | |
| JPS6318434B2 (ja) | ||
| JPH0697726B2 (ja) | トランジスタ又はダイオードの模擬回路 | |
| EP0090543B1 (en) | Differential amplifier with improved linear amplification | |
| EP0156410B1 (en) | Amplifier arrangement | |
| JPH10107584A (ja) | トランスインピーダンス関数を発生するための集積回路および方法 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JP3682122B2 (ja) | 全波整流回路 | |
| JPS59182610A (ja) | 電流増幅器 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPH0677745A (ja) | 電圧電流変換回路 | |
| JP2516546B2 (ja) | フロ―ティング増幅器 | |
| JPS6251077B2 (ja) | ||
| JPH037161B2 (ja) | ||
| JPH0349463Y2 (ja) | ||
| JP2814532B2 (ja) | 両波整流回路 | |
| US4366448A (en) | Power-amplifying circuit | |
| JPS62208702A (ja) | 電圧電流変換回路 | |
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 | |
| JPS624006B2 (ja) | ||
| KR830001699B1 (ko) | 증폭기 |