JPS647443U - - Google Patents
Info
- Publication number
- JPS647443U JPS647443U JP10190387U JP10190387U JPS647443U JP S647443 U JPS647443 U JP S647443U JP 10190387 U JP10190387 U JP 10190387U JP 10190387 U JP10190387 U JP 10190387U JP S647443 U JPS647443 U JP S647443U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- pll
- local oscillation
- synthesizer receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Superheterodyne Receivers (AREA)
Description
第１図は本考案の一実施例を示す図、第２図は
その要部を示す図、第３図はＶＣＯの一例を示す
図である。 ４……ＶＣＯ、５……プログラマブル分周器、
６……基準発振回路、７……位相比較器、８……
フイルタ回路、１４……コントローラ、１５……
手動切換スイツチ、１９……ＩＦオフセツト回路
、２０……記憶装置。
その要部を示す図、第３図はＶＣＯの一例を示す
図である。 ４……ＶＣＯ、５……プログラマブル分周器、
６……基準発振回路、７……位相比較器、８……
フイルタ回路、１４……コントローラ、１５……
手動切換スイツチ、１９……ＩＦオフセツト回路
、２０……記憶装置。
Claims (1)
- 局部発振回路が位相同期ループ（ＰＬＬ）回路
で構成されたシンセサイザ受信機において、局部
発振回路からの発振周波数と受信周波数との周波
数関係を変更するためＰＬＬ回路におけるＩＦオ
フセツト値を切換えるスイツチ手段を設けたこと
を特徴とするシンセサイザ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10190387U JPS647443U (ja) | 1987-07-02 | 1987-07-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10190387U JPS647443U (ja) | 1987-07-02 | 1987-07-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS647443U true JPS647443U (ja) | 1989-01-17 |
Family
ID=31331318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10190387U Pending JPS647443U (ja) | 1987-07-02 | 1987-07-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS647443U (ja) |
-
1987
- 1987-07-02 JP JP10190387U patent/JPS647443U/ja active Pending