JPS647691B2 - - Google Patents

Info

Publication number
JPS647691B2
JPS647691B2 JP55044760A JP4476080A JPS647691B2 JP S647691 B2 JPS647691 B2 JP S647691B2 JP 55044760 A JP55044760 A JP 55044760A JP 4476080 A JP4476080 A JP 4476080A JP S647691 B2 JPS647691 B2 JP S647691B2
Authority
JP
Japan
Prior art keywords
charge
charge transfer
injection
mos
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55044760A
Other languages
English (en)
Other versions
JPS55140318A (en
Inventor
Kuroodo Berube Jan
Rui Kutooru Jan
Dekyuuru Pieeru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS55140318A publication Critical patent/JPS55140318A/ja
Publication of JPS647691B2 publication Critical patent/JPS647691B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H03H15/02—Transversal filters using analogue shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 本発明は電荷読取りおよび注入装置に関するも
のであり、また、１つまたはそれ以上のフイルタ
または遅延線を有する電荷転送素子へのそのよう
な装置の応用に関するものである。
数多くの電荷転送素子においては、ある量の電
荷を読取つてから、以前に読取つた電荷量に依存
する量の電荷を素子へ注入することが必要であ
る。
これは、たとえば回帰フイルタに対するような
場合におけるものであつて、フイルタに注入され
る電荷量が、その場合には、処理すべき信号に対
応する電荷の量と以前に読取られた電荷の量との
差に等しい。
従来の回帰フイルタは、たとえばフランス特許
第2839899号に開示されている電荷読取素子のよ
うな電荷読取素子を一般に有する。この電荷読取
素子は読取つた電荷を電流信号または電圧信号に
変換して、その信号をフイルタに接続されている
差動増幅器の負入力端子へ与える。この差動増幅
器の正入力端子へは処理すべき信号が与えられ
る。
従来の回帰フイルタは次のようないくつかの欠
点を有する。
― 電荷読取素子と差動増幅器は固有の利得を有
するが、処理すべき信号に対応する電荷量と以
前に読取つた電荷量との差に正しく対応するあ
る電荷量をフイルタへ注入するようにその固有
利得を調節せねばならないこと、 ― 電荷読取素子と差動増幅器とが占めるスペー
スが大きいこと。電荷転送素子よりもはるかに
多くの電力を消費するMOSトランジスタを電
荷読取素子と差動増幅器が一般に有するのでそ
れらの電荷読取素子と差動増幅器の消費電力が
多くなるために、フイルタが形成されている基
板と同じ基板に電荷読取素子と差動増幅器を集
積化することが必ずしも常に可能でないことで
ある。
高い減衰特性を示す周波数パターンを得るよう
にいくつかの横形フイルタが直列に配置され、ま
たはいくつかの遅延線が用いられる場合には、各
フイルタまたは各遅延線の出力端子で電荷を読取
り、それらの電荷を次段のフイルタまたは遅延線
へ注入することも必要である。
従来は、２つのフイルタまたは２つの遅延線の
間に電荷読取素子が挿入される。この電荷転送素
子は占有スペース、電力消費量および非直線性の
面で前記したような欠点がある。
上に電荷連送電極と電荷蓄積電極とが交互に配
置される絶縁層により覆われる半導体基板を備
え、電荷転送素子における電荷の読取りを確実に
行わせる電荷読取りおよび注入装置を本発明は提
供するものである。それらの電極は所定の電位が
印加された時に基板内の電荷を転送させる。飽和
状態にバイアスされているMOS電荷注入トラン
ジスタのソースに少くとも１つの電荷蓄積電極が
接続される。このMOS電荷注入トランジスタは
２個のダイオードと制御グリツドで構成され、電
荷転送素子とともに集積化される。
本発明の装置は、いくつかの横形フイルタまた
はいくつかの遅延線を置くため、および負または
正の符号あるいは同じ符号を有するか任意の次数
の回帰フイルタを循環させるために用いることが
できる。
本発明の装置は多くの利点を有するが、そのう
ちのいくつかを挙げれば次のとおりである。
― 外部調整が不要である。
― 電荷転送素子が形成されている基板と同じ基
板に集積化できる。
― 電荷を電気信号へ変換し、その電気信号を電
荷へ再び変換するという二重の変換を行わない
から、安定度と信頼度が非常に高い。
以下、図面を参照して本発明を詳細に説明す
る。
第１図は本発明の電荷読取りおよび注入装置の
参考例の、電荷の動く方向に沿つて切断した断面
図である。
図示の例ではＰ形シリコンで作られた半導体基
板１が、二酸化シリコンの絶縁層２で被覆され
る。この絶縁層２の上には、矢印で示されている
電荷の動く向きにほぼ垂直な方向に電荷蓄積電極
３と電荷転送素子４が交互に配置される。電荷転
送電極４は絶縁層２の厚い部分の上に形成され
る。
この構造は、半導体１に生ずる電位の連続性を
確保することと、電荷キヤリヤを１つの向きに転
送させるという二重の機能を持つことが知られて
いる。
厚い絶縁層部分を有するこの構造の代りに、基
板へイオン注入による過ドーピングを用いること
もでき、この場合にも機能は変らない。
同様に、転送電極―蓄積電極対をそれぞれアド
レスする２つの位相φ1とφ2を有する電荷転送素
子にも説明を行う。しかし、本発明はたとえば三
相電荷転送素子へも適用できる。
本発明の電荷読取りおよび注入装置により、１
つかそれ以上の電荷蓄積電極の下を移動している
電荷の読取りが確実に行われる。電荷蓄積電極
は、読取られる電荷へ重み係数を割当てるように
分割できる。
第１図で、読取りグリツドGLと呼ばれる１つ
の電荷蓄積電極がMOS電荷注入トランジスタの
ソースに接続される。
この注入トランジスタは、電荷が読取られる電
荷転送素子と同じか、異なる電荷転送素子ととも
に集積化されている２個のダイオードD1，D2に
より構成される。それらの電荷転送素子は同じ半
導体基板１の上に一般に集積化される。ダイオー
ドD1，D2は、たとえば基板１にＮ形不純物をド
ーピングすることにより形成されたPN接合であ
る。MOS注入トランジスタは絶縁層２の上の２
個のダイオードD1とD2の間に設けられたグリツ
ドGCも有する。このグリツドGCは電荷の転送を
制御する。
電荷が読取りグリツドGLの下に達するまでは
注入トランジスタが飽和状態にバイアスされる。
この目的のために、制御グリツドGCは一定の
電位VGに保たれ、電荷転送方向でダイオードD1
の下流側にあるダイオードD2はMOSトランジス
タT1により、VGより高い電位にさせられる。注
入トランジスタのソースを構成するダイオード
D1は半導体基板の外部のアルミニウムリード６
により読取りグリツドGLへ接続されるだけであ
る。
第１図には電荷読取りおよび注入装置の動作を
示す線図も含まれている。この線図は基板１内に
おける表面電位φSの発生も示す。ハツチングされ
ている部分は少数キヤリヤの存在を示す。
ダイオードD1，D2は少数キヤリヤ源を構成す
る。これらのダイオードの表面電位は、トランジ
スタT1によりバイアスされているダイオードD2
では線６で示され、ダイオードD1では線７で示
される。ダイオードD1の下の表面電位は制御グ
リツドGCの下のVG―VTに等しい表面電位に並
ぶ。ここに、VGは制御グリツドGCのバイアス電
圧、VTはグリツドGCの下のしきい値電圧である。
ある量の電荷QSが読取りグリツドGLの下に達
すると、グリツドGLの下の表面電位のレベルは
低下し、線８から９へ移る。電気的接続６に起因
する静電気の作用により、ダイオードD1の下側
の電位はΔφSだけ低下する。ここでΔφS＝QS／CL
で、CLは点Ｌにおける基板に対する容量である。
ダイオードD1の下側の電位は破線１０で示され
ている。
グリツドGCの下に存在する電位障壁のために、
ダイオードD1の下側の電位はレベル７まですぐ
に戻り、電荷量QSはダイオードD2の下側で放電
される。電荷量QSが読取りグリツドGLの下に達
する前にトランジスタT1は非導通状態にされる。
したがつて電荷QSはトランジスタT1により放電
されず、ダイオードD1から位相φ1で駆動されて
いる次の蓄積電極へ転送され、それから位相φ2
で駆動されている次の蓄積電極へ転送される。こ
れらの転送は通常の電荷転送原理に従つて行われ
る。
したがつて、第１図に示す装置によりある量の
電荷QSの読取りと、その電荷の注入とが可能と
なる。この装置はいくつかの遅延線またはいくつ
かの横形フイルタを直列に置くためにとくに用い
ることができる。
第２図に本発明に係る電荷読取りおよび注入装
置の一実施例の電荷転送方向に沿う断面図を示
す。この電荷読取りおよび注入装置は、電荷転送
方向で見て注入トランジスタの上流側に蓄積電極
―転送電極対を有する点が、第１図に示す装置と
異なる。
第２図に示す装置では、電荷が読取りグリツド
GLの下に達した時にトランジスタT1が導通状態
となり、ダイオードD2の下流側に設けられてい
る転送電極―蓄積電極対GSが低レベルにされる。
そうするとダイオードD2の下に注入された電荷
QSがトランジスタT1により放電される。
電荷の読取りは読取り電極GLから電荷が出た
時に行われる。第２ａ図はその時における基板に
おける表面電位の発生を示す。読取り電極GLの
すぐ下流側に設けられている転送電極―蓄積電極
対が高レベルになると、電荷QSが読取り電極GL
から離れる。そうすると読取り電極GLの下の電
位がレベル９からレベル８へ低下する。静電気の
作用により、ダイオードD1の下側の電位レベル
７から１１へ変化してΔφSだけ上昇する。ΔφS＝
QS／CLである。そうするとダイオードD1の下側
の表面電位（レベル11）がVG−VT＋ΔφSに等し
くなる。
ダイオードD1の上流側の蓄積電極―転送電極
対により、以前に蓄積されていた電荷Qrefダイオ
ードD1の下へ確実に転送される。
第２ｂ図はこの転送の後の基板中の電位を示
す。この図には基板１と絶縁層２との境界面１２
だけを示す。
電荷QrefがダイオードD1の下側に存在する電位
の穴を、制御電極GCにより与えられている電位
障壁VG―VTに対応するレベル７まで埋め、余つ
た電荷、すなわち電荷Qref―QSはダイオードD2の
下を通つて次段の蓄積電極の下まで進む。
したがつて、第２ａ，２ｂ図に示す装置によ
り、電荷QSの読取りと、その後の電荷Qref―QSの
注入とが可能となる。
次に、第４ａ，４ｂ，７図を参照して、本発明
の電荷読取りおよび注入装置の２つの応用例を説
明する。
第３図は電荷転送装置のブロツク図である。こ
の装置は同じ符号の重み係数を有する回帰部１３
と、この出力端子に接続されている非回帰部１４
とを有する。回帰部１３は利得がｋの帰還部を介
して差動増幅器１５の負入力端子へ帰還される。
差動増幅器１５の正入力端子へは、従来の電荷注
入素子１６へ与えられた入力電圧VEに対応する
電荷が与えられる。非回帰部１４の出力端子は電
流読取器１７の入力端子へ接続され、電流読取器
１７の出力端子は出力増幅器１８の入力端子へ接
続される。この増幅器１８は出力電圧VSをサン
プリングして保持する。
この電荷転送装置のｚ変換は次式で表される。
VS（ω）／VE（ω）＝Ｐ（ｚ）／１＋kQ（ｚ）・zr(1
) ここに、Ｐ（ｚ）とＱ（ｚ）はそれぞれ回帰部と
非回帰部の伝達関数のｚ変換、zrは回帰部による
遅延でｚ＝e-j〓T、Ｆ＝１／Ｔはこの装置のサン
プリング周波数である。
第４ａ図は第３図に示す装置の一実施例の平面
図、第４ｂ図は第ａ図に示す装置の電荷転送方向
に沿う断面図と、その動作を示す線図である。
この電荷転送装置は絶縁層２で覆われている同
じ基板上に全て集積化される。
この装置も第２ａ図に示されている装置と同様
に、回帰部１３の切断されている電荷蓄積電極３
の一部の接続により読取りグリツドGLが形成さ
れ、ダイオードD1が外部の金属リードにより読
取り電極GLへ接続され、制御電極GCが飽和状態
にあるMOSトランジスタT4により電位VGを受
け、VDD−VT＝VGとなるような電圧VDDを受け、
制御電極GCに接続されて位相φAにより駆動され
るMOSトランジスタT1により予め放電され、ダ
イオードD1の上流側には蓄積電極―転送電極対
D0，Dpが設けられ、ダイオードD2の下流側には
転送電極―蓄積電極対GSが設けられる。
送波される入力信号VEが基準電圧に重畳され
てから、入力ダイオードDeにより構成されてい
る通常の電荷注入素１６へ注入される。ダイオー
ドDeの後には、電圧VDDへ接続されるスクリーン
グリツドと、位相φAで駆動されるサンプリン
グ・グリツドと、一定電圧VGEに保たれる蓄積グ
リツドGEとが設けられる。
電荷注入素子１６の出力側には中間段１９が設
けられる。この中間段１９は二対の転送電極４―
蓄積電極３で構成される。これらの転送電極―蓄
積電極対は位相φ1，φ2に接続され、その後には
グリツドGPが設けられる。このグリツドGpは位
相φ1に接続される。
中間部１９の後にはダイオードD1と、グリツ
ドGCと、ダイオードD2が設けられ、ダイオード
D2の後には回帰部１３が設けられる。回帰部１
３においては二種類の転送電極―蓄積電極対が交
互に配置される。
蓄積電極が切断されていない電極対はＭ点へ接
続される。このＭ点へは、位相φ1へ接続されて
いるコンデンサＣと、位相電圧φC，φAによりそ
れぞれ駆動されて、電圧VDDとアースへそれぞれ
接続されているMOSトランジスタT2，T3とで構
成されている電圧増幅器が接続される。
蓄積電極が切断されている電極対は２つの部分
に分けられる。蓄積電極のそれぞれの部分の一方
は互いに接続されて読取りグリツドGLを形成し、
他方は位相電圧φ2に接続される。これらの電極
対のうちの転送電極も位相電圧φ2へ接続される。
回帰部１３の後には非回帰部１４が設けられ
る。この非回帰部の切断されている電極は電荷読
取器１７により読取られる。
第５ａ〜第５ｄ図は同じ周期Ｔを有する電位
φ1，φ2，φA，φCの波形図である。これらの電位
は低レベルと高レベルの間で変化する。電位φ1
とφ2、φAとφCはそれぞれ同一であるが、位相は
異なる。
周期Ｔの間は電位φ1とφ2は高レベルにある時
間が低レベルにある時間よりも長い。各電位が低
レベルになり、それから他の電位が高レベルであ
る間に高レベルへ戻るように、それらの電位の位
相はずらされる。
電位φ1が低レベルになる時に電位φAは高レベ
ルになる。電位φAが低レベルになる時に電位φC
は高レベルになり、電位φ1が高レベルになつた
時に低レベルになる。
次に、第４ａ，４ｂ図に示す電荷転送装置の動
作を説明する。
時刻t1の時は電位φ2とφAは高レベル、電位φ1と
φCは低レベルである。したがつて電荷Qref＋QE
（ｔ）が蓄積グリツドGEへ注入される。以前に注
入された信号電荷は、電位φAにより駆動される
トランジスタT3によつてＭ点が零リセツトされ
るために、回帰部の切断されている電極の下へ転
送される。トランジスタT1は導通状態になり、
ダイオードD2は制御グリツドGCへ与えられてい
る電位VGにある。ダイオードD1の下側の電位は
制御グリツドGCの下側の電位に等しく、VG―VT
に等しい。したがつて、信号電荷が切断されてい
る電極の下にきた時に、ダイオードD1の下側の
電位の低下によりダイオードD2の下側へ転送さ
れた電荷はトランジスタT1を通じて放電される。
第４ｂ図は基板中における電位の発生を示す。
時刻t1における電位の輪郭を破線で示す。
第４ｂ図において、VDDを12Vとし、電位φ1，
φ2，φA，φCが０と12Vの間で変化すると仮定す
る。
基板の電位がVSS＝−5Vにされる。入力グリツ
ドVGEは5Vであり、制御グリツドGCはVG＝9.5V
であり、トランジスタT4のしきい値電圧を2.5V
と仮定する。
時刻t2では電位φCは高レベルになり、φAは低レ
ベルになる。ダイオードD2は分離され、コンデ
ンサＣを充電する電位φCにより駆動されるトラ
ンジスタT2によりほぼVDD＝12Vにされる。時刻
t2における電位の輪郭を第４ｂ図に破線で示す。
時刻t3では電位φCは零になり、電位φ1は高レベ
ルになる。Ｍ点はVDD＋V〓1すなわち約24Vにされ
る。切断されている電極の近くの電極の下側の電
位は、切断されている電極から近くの蓄積電荷の
下側へ転送されるような値である。静電気の作用
でダイオードD1の電位はΔφSだけ上昇する。ここ
に、 ΔφS＝１／CLo 〓i=1 ki・Q* E（ｔ−iT）＝Qo（ｔ）／CL で、CLは読取り電極の全容量、ｎは読取りグリ
ツドGLを形成する蓄積電極の数、Q*（ｔ）は時刻
ｔ＋t4の時に電極GSの下に存在する電荷の量であ
る。
時刻t4では電位φ2は零になる。グリツドGEの下
に存在する電荷Qref＋QE（ｔ−Ｔ）はダイオード
D1の下へ転送される。QE（ｔ）は時刻ｔ＋t1の時
に蓄積電極G0の下に存在する電荷の量である。
ダイオードD1は電位VG−VT＝7Vへ戻される。そ
うすると余つた電荷はダイオードD2の下側へ送
られ、そこから蓄積電極GSの下側へ送られる。
この余つた電荷は次式で表される。
Q* E（ｔ）＝Qref＋QE（ｔ−Ｔ）−CLΔφS ＝Qref＋QE（ｔ−Ｔ）−Qo（ｔ） 周波数の範囲の中に入ると上の式は次のように
書くことができる。
Q* E（ω）＝QE（ω）e-j〓T−Qo（ω）＝QE（ω）e-j
〓T −Q* Eo 〓i=1 kie-j〓iT この式から、 が得られる。
したがつて、全体の電荷転送装置の伝達関数の
ｚ変換はＰ（ｚ）・zn+1／１＋Ｑ（ｚ）に等しくなる。
これは、 ループ利得が１に等しく、ｒ＝ｎ＋１の時に理論
式(1)に完全に一致する。その理由は、中間段19が
二対の転送電極―蓄積電極対を有し、Ｔに等しい
純枠の遅延時間を更に導入するからである。
時刻t4における電位の輪郭を第４ｂ図に実線で
示す。
第４ａ，４ｂ図に示す装置により、同じ符号の
係数を有するｎ次の回帰フイルタを得ることがで
き、この回帰フイルタは非回帰フイルタに直列に
接続される。
第４ａ，４ｂ図に示す電荷転送装置は、除去が
常に可能であるようにするために、同じ符号の重
みづけ係数を有する回帰部を有しなければならな
い。第７図は本発明の電荷転送装置の一実施例を
示す。この装置のブロツク図を第６図に示す。こ
れは正の係数と負の係数を有する。
第６図は正の係数αと負の係数βを有する２次
の回帰セル２０の簡略化したブロツク図である。
負の係数βの再注入は、読取りグリツドから電
荷が離れた時に読取ることにより、第４ａ図に示
されているのと全く同じ装置によつて行われる。
第７図には注入トランジスタの素子が記号D1 -，
GC -，D2 -で示され、D2 -の後に続く転送電極―蓄
積電極対が記号GS -で示されている。第４ａ図の
Ｍ点には信号φMが生ずる。
読取リグリツドGL -が、２つの部分に分割され
ている長さＬの蓄積電極の長さβLの部分により
構成され、基板の外部の金属リードによりダイオ
ードD-へ接続される。
正の係数αの再注入は、負の係数を形成する電
荷転送装置に垂直に配置されている第２の電荷転
送装置によつて行われる。この第２の装置は第１
図に示されているような電荷読取りおよび注入装
置を含む。読取りは読取りグリツドの下に電荷が
到達した時に行われる。この装置は２個のダイオ
ードD1 +，D2 +と、制御グリツドGC +と、転送電極
―蓄積電極対GS +とによつて構成される。これ
は、電位φMに接続されている転送グリツド２１
により、第１の基板１の蓄積グリツドGS -と関係
を持たせることができる。
制御電極GC +とGC -は同じ電位VGにされ、ダイ
オードD2 +，D2 -は、電位φRとφAにより駆動され
るMOSトランジスタT5，T1を介してグリツドGC
＋，GC -へ接続される。最後に、転送電極―蓄積
電極対GS +が、電位φ2が接続されているコンデン
サC′と、VDDとアースへ接続されて電位φR，φCに
より駆動されているMOSトランジスタT6，T7と
により構成されている電圧増幅器へM′点で接続
される。
最後に、ダイオードD1 +が基板の外部のリード
により、長さがＬで、読取りグリツドGL +を構成
する２つの部分に分割されている蓄積電極の長さ
αLの部分へ接続される。
転送電極―蓄積電極対GL +の後には転送電極―
蓄積電極対GS -が設けられ、この電極対GL -の後
にはφMに接続されている転送電極―全蓄積電極
対が設けられ、その後には転送電極―蓄積電極対
GL -が設けられる。
非回帰フイルタは同じ基板上の回帰フイルタの
後に集積化できる。
第７図に示す装置は第５ａ〜５ｅ図に示されて
いる電位φ1，φ2，φA，φC，φRにより駆動できる。
電位φRは電位φA，φCと同じであるが、それらと
は位相が異なる。電位φ1が高レベルの時に電位
φRは高レベルであるが、電位φ2が高レベルにな
ると電位φRは低レベルになる。
次に、第７図に示す装置の動作を説明する。時
刻t5の時は電位φRは高レベルである。ダイオード
D2 +はトランジスタT5により電位VGまで充電さ
れ、電極対GS +はトランジスタT6により電位VDD
にされる。トランジスタT6はコンデンサC′を充
電する。
時刻T6の時は電位φ2は高レベルで、位相φRは
低レベルである。コンデンサC′を介してM′点し
たがつて電極対GS +が電位VDD，V〓2にされる。ダ
イオードD2 +は分離される。
時刻t1の時には電位φAは高レベルになるから電
位φMは打ち消され（第４ａ図参照）、電荷QE *
（ｔ−Ｔ）が読取りグリツドGL +の下へ送られる。
電荷QE *（ｔ）は時刻ｔ＋t4の時に蓄積電極GS -の
下に存在する電荷の量を表す。したがつて、ダイ
オードD1 +の下の電位が低くなり、ある量の電荷
αQ* E（ｔ−Ｔ）が蓄積グリツドGS +の下に注入され
る。
時刻t2の時は電位φCが高レベルになる。蓄積電
荷GS +が零にされ、蓄積電極GS -と転送電極２１
が電位VDDにされる。
時刻t2の時は、負の係数を読取ることにより、
電荷QE（ｔ）―βQ* E（ｔ−2T）が蓄積電極GS -の下
へ転送される。電荷量QEは時刻ｔ＋t1の時に電極
G0の下に存在する電荷の量を表す。
蓄積電極GS -の下に存在する電荷の量は次式で
表される。
Q* E（ｔ）＝QE（ｔ）−βQ* E（ｔ−2T） ＋αQ* E（ｔ−Ｔ） 周波数範囲内ではこの装置の伝送関数は次式の
ように書くことができる。
Q*／E（ω）／QE（ω）＝１／１−αz＋βz2 これは正と負の係数を有する希望した２次の伝
達関数である。
第７図は正の係数αと負の係数βを有する、第
６図に示す２次の回帰セルの本発明による１つの
実施例を示すものである。
このセルの利点は、ｎ次の回帰フイルタを分割
し、この種のセルを直列に接続することにより、
第７図に示すような１つのセルにより形成されて
いるｎ次の回帰フイルタに関連して係数の感度を
低下させることである。その読取りグリツドGL
＋，GL -は長さがα1L，α2L，…とβ1L，β2L，…の
いくつかの切断されている電極により形成され
る。
本発明の読取りおよび注入装置のダイナミツク
スは、基板がＰ形の時はＮ形不純物イオンを打ち
込むことにより注入トランジスタをMOSデプリ
ーシヨントランジスタへ変えることにより注入ト
ランジスタの制御グリツドの下のしきい値を変え
て、増大させることができる。
第４ａ，４ｂの図に示す電荷転送装置の回帰部
においては、読取りグリツドGLを形成する切断
された電極部の電位は、電位φ2が与えられてい
る他の切断電極部分の電位より低い。電荷の分割
は、第７図に示されている絶縁拡散部２２のため
に電位が一様である先行電極の下で、公知のやり
方で行うべきである。
【図面の簡単な説明】
第１図は本発明の読取りおよび注入装置の参考
例の断面図と、その動作を示す線図、第２ａ，２
ｂ図は本発明の装置の一実施例の断面図と、その
動作を示す２つの線図、第３図は電荷転送装置の
ブロツク図、第４ａ，４ｂ図は第３図に示す本発
明の装置の一実施例の平面図および断面図と、こ
の実施例の動作を示す線図、第５ａ〜５ｅ図は本
発明の装置を構成する電荷転送素子へ加えられる
信号のタイミング破形図、第６図は電荷転送装置
の別のブロツク図、第７図は第６図に示す本発明
の装置の一実施例の平面図である。 １…半導体基板、２…絶縁層、３…電荷蓄積
層、４…電荷転送電極、１３…回帰部、１４…非
回帰部、１６…電荷注入素子、１７…電荷読取り
素子、D1，D2…ダイオード、GC…制御グリツド、
GE…蓄積グリツド、GL…読取りグリツド。

Claims (1)

  1. 【特許請求の範囲】 １ 電荷読取りおよび注入装置を備え、この電荷
    読取りおよび注入装置は、絶縁層により覆われた
    半導体基板を備え、前記絶縁層の上には転送電極
    が電荷蓄積電極と交互に配置されて第１の電荷転
    送素子を構成し、さらに前記電荷読取りおよび注
    入装置はソース及びドレインを構成する２つのダ
    イオードと１つの制御グリツドとから作られて飽
    和バイアスされているMOS電荷注入トランジス
    タを備え、このMOS電荷注入トランジスタはこ
    のトランジスタの前記ドレインから電荷が注入さ
    れる第２の電荷転送素子とともに集積化され、前
    記ソースは前記第１の電荷転送素子の少くとも１
    つの電荷蓄積電極に電気的に接続され、前記ドレ
    インは、前記ソースに接続された電荷蓄積電極の
    下に電荷が到達した時に導通状態となるスイツチ
    素子を介して電荷を放電させる回路へ接続され、
    また電荷転送方向に見て前記MOS電荷注入トラ
    ンジスタの上流側にさらに別の電荷蓄積電極一転
    送電極対が配置され、前記ソースに接続された電
    荷蓄積電極の下から電荷が離れた後に、前記別の
    電荷蓄積電極―転送電極対からある量の基準電荷
    が前記MOS電荷注入トランジスタのソースに転
    送させられることを特徴とする電荷転送装置。 ２ 前記第１の電荷転送素子と、前記MOS電荷
    注入トランジスタとともに集積化される第２の電
    荷転送素子とが同じ半導体基板上に形成されるこ
    とを特徴とする特許請求の範囲第１項に記載の電
    荷転送装置。 ３ 前記MOS電荷注入トランジスタは前記第１
    の電荷転送素子とともに集積化されることを特徴
    とする特許請求の範囲第２項に記載の電荷転送装
    置。 ４ 前記MOS電荷注入トランジスタはMOSデプ
    リーシヨン・トランジスタであることを特徴とす
    る特許請求の範囲第１項に記載の電荷転送装置。 ５ 前記第１の電荷転送素子を備える第１の横形
    フイルタと前記第２の電荷転送素子を備える第２
    の横形フイルタとを少くとも備え、これら２つの
    フイルタは直列に配置され、前記電荷読取りおよ
    び注入装置が、前記第１のフイルタ内の電荷を読
    取つてこれに関連する量の電荷を前記MOS電荷
    注入トランジスタが集積化されている前記第２の
    フイルタへ注入するために設けられることを特徴
    とする特許請求の範囲第１項に記載の電荷転送装
    置。 ６ 前記第１の電荷転送素子を備える第１の遅延
    線と前記第２の電荷転送素子を備える第２の遅延
    線とを少くとも備え、これら２つの遅延線は直列
    に配置され、前記電荷読取りおよび注入装置が、
    前記第１の遅延線中の電荷を読取つてこれに関連
    する量の電荷を前記MOS電荷注入トランジスタ
    が集積されている前記第２の遅延線へ注入するた
    めに設けられることを特徴とする特許請求の範囲
    第１項に記載の電荷転送装置。 ７ 直列に配置された前記第１と第２の電荷転送
    素子を備えた同じ符号の係数を有するｎ次の電荷
    転送回帰フイルタを備え、前記電荷読取りおよび
    注入装置が前記フイルタを回帰させるために設け
    られ、処理すべき信号に対応する前記基準電荷量
    が前記フイルタの入力部へ与えられ、前記MOS
    電荷注入トランジスタが前記フイルタの入力部に
    おいて集積化されていることを特徴とする特許請
    求の範囲第１項に記載の電荷転送装置。 ８ 直列に配置された前記第１と第２の電荷転送
    素子を備えた正の係数と負の係数を有するｎ次の
    電荷転送帰還フイルタを備え、このフイルタの負
    の係数を作るために前記電荷読取りおよび注入が
    設けられ、さらに前記フイルタの正の係数を作る
    ために別の電荷読取りおよび注入装置が設けら
    れ、この別の電荷読取りおよび注入装置はソース
    及びドレインを構成する２つのダイオードと１つ
    の制御グリツドとから作られて飽和バイアスされ
    ている別のMOS電荷注入トランジスタを備え、
    この別のMOS電荷注入トランジスタは、前記第
    ２の電荷転送素子に対してほぼ垂直に配置されて
    前記第２の電荷転送素子に電荷を転送する第３の
    電荷転送素子とともに集積化されてこの第３の電
    荷転送素子に電荷注入を行ない、また前記別の
    MOS電荷注入トランジスタのソースは前記第１
    の電荷転送素子の少くとも１つの電荷蓄積電極に
    電気的に接続されていることを特徴とする特許請
    求の範囲第１項記載の電荷転送装置。
JP4476080A 1979-04-06 1980-04-07 Charge reader and injector for reading charge in charge transfer element Granted JPS55140318A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7908788A FR2453470A1 (fr) 1979-04-06 1979-04-06 Dispositif de lecture et d'injection de charges electriques et application d'un tel dispositif

Publications (2)

Publication Number Publication Date
JPS55140318A JPS55140318A (en) 1980-11-01
JPS647691B2 true JPS647691B2 (ja) 1989-02-09

Family

ID=9224075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4476080A Granted JPS55140318A (en) 1979-04-06 1980-04-07 Charge reader and injector for reading charge in charge transfer element

Country Status (5)

Country Link
US (1) US4321566A (ja)
EP (1) EP0017561B1 (ja)
JP (1) JPS55140318A (ja)
DE (1) DE3063577D1 (ja)
FR (1) FR2453470A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2561025B1 (fr) * 1984-03-06 1986-09-19 Thomson Csf Accumulateur analogique

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3858232A (en) * 1970-02-16 1974-12-31 Bell Telephone Labor Inc Information storage devices
US4047051A (en) * 1975-10-24 1977-09-06 International Business Machines Corporation Method and apparatus for replicating a charge packet
CA1080355A (en) * 1976-12-17 1980-06-24 Thomas G. Foxall Double split-electrode for charge transfer device

Also Published As

Publication number Publication date
FR2453470B1 (ja) 1984-02-17
FR2453470A1 (fr) 1980-10-31
DE3063577D1 (en) 1983-07-07
EP0017561B1 (fr) 1983-06-01
JPS55140318A (en) 1980-11-01
US4321566A (en) 1982-03-23
EP0017561A1 (fr) 1980-10-15

Similar Documents

Publication Publication Date Title
US4093872A (en) Charge coupled device with input for direct injection of signal
US4197469A (en) Capacitively coupled array of photodetectors
EP0365000A1 (en) CCD image sensor with vertical overflow drain
KR20020025814A (ko) 반도체 기억 장치 및 그 제조 방법
EP0390205B1 (en) Output circuit having high charge to voltage conversion gain
US4159430A (en) Charge transfer device for processing video-frequency signals
EP0822601B1 (en) MOS capacitor with wide voltage and frequency operating ranges
US4627082A (en) Semiconductor device for obtaining an accurate threshold voltage adjustment
EP0280097B1 (en) Charge transfer device with booster circuit
US4819072A (en) Anti dazzle device for a charge transfer image sensor and an image sensor including such a device
EP0199387B1 (en) Charge transfer device
US7088393B1 (en) Output-compensated buffers with source-follower input structure, methods of operating same, and image capture devices using same
EP0161023B1 (en) Charge-coupled semiconductor device with dynamic control
US4377760A (en) Device for reading a quantity of electric charge
JPS647691B2 (ja)
US4272693A (en) Analysis circuit for a charge coupled device
US4374334A (en) Signal comparator apparatus
JPH07298607A (ja) 半導体昇圧回路
US5294817A (en) Output circuit for charged transfer device and having a high detection sensitivity
US4503550A (en) Dynamic CCD input source pulse generating circuit
US4323791A (en) Substraction and charge quantity generation charge transfer device
US5204989A (en) Charge sensing device
GB2038090A (en) Semiconductor storage circuit
CA1145044A (en) Monolithically integrated charge transfer device (ctd) arrangement
JP2567831B2 (ja) 電荷検出回路