JPS648527B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、自動車、産業車両、移動農機等の車
両に採用される電子制御装置のための入力回路の
改良に関する。

従来、この種の入力回路としては、例えば、第
１図に示すごとく、車両用電子制御装置における
マイクロコンピユータ２０を検出スイツチ１０に
接続する抵抗３１及び相補型金属酸化膜半導体集
積回路３２（以下、CMOS回路３２という）と、
マイクロコンピユータ２０及びCMOS回路３２
に接続される安定化電源回路３３と、検出スイツ
チ１０を安定化電源回路３３に接続する抵抗３４
とにより構成したものがある。

しかして、このような構成においては、マイク
ロコンピユータ２０及びCMOS回路３２が、操
作スイツチSWの閉成のもとにバツテリＢから給
電されて生じる安定化電源回路３３からの定電圧
（＋5V）を受けて作動状態にあるとき、両抵抗３
１，３４を介しCMOS回路３２を安定化電源回
路３３に接続する導線及び（又は）抵抗３１を介
しCMOS回路３２を検出スイツチ１０に接続す
る導線に乗りがちな当該車両のエンジンの点火ノ
イズ、オルタネータのノイズ等のパルス性高電圧
ノイズを抵抗３１によつて減少させることによ
り、このように減少されたノイズが、安定化電源
回路３３からの定電圧に重畳されて抵抗３１を介
しCMOS回路３２に加わつても、このCMOS回
路３２がラツチアツプ現象を引起し破壊すること
のないようにしてある。

しかしながら、このような構成にあつては、検
出スイツチ１０の数が両抵抗３１，３４と共に増
大すれば、個々の検出スイツチ１０の消費電流が
少なくても安定化電源回路３３の消費電流が増大
し、その結果、安定化電源回路３３の電力容量を
増大させねばならず、その形状寸法が大きくなる
と共に高価になつてしまう。また、各検出スイツ
チ１０の開閉作動に伴い安定化電源回路３３から
の定電圧がその消費電流の変動に応じて変動しマ
イクロコンピユータ２０及びCMOS回路３２の
適正な作動を妨たげることとなる。

このようなことを防止するために、例えば、第
２図に示すごとく、CMOS回路３２を各一対の
トランジスタ回路３５，３６を介して各検出スイ
ツチ１０に接続するとともに、バツテリＢを操作
スイツチSW及び各トランジスタ回路３６を介し
各検出スイツチ１０に接続して、CMOS回路３
２のラツチアツプ現象の発生を防止しつつ、各検
出スイツチ１０への給電を安定化電源回路３３に
依存することなくバツテリＢに依存して行ない安
定化電源回路３３の電圧変動を防止するようにし
たものがある。しかしながら、このような構成に
おいては、検出スイツチ１０の数が多い程トラン
ジスタ回路３５，３６の対数も多くなり、その結
果、部品数の増大によりコスト高となつてしま
う。

また、第３図に示すごとく、第１図に示した入
力回路においてバツテリＢを操作スイツチSWを
介し各抵抗３４に直接接続することも考えられる
が、かかる場合には、各検出スイツチ１０への給
電を、第２図の入力回路と同様にして、安定化電
源回路３３に依存することなくバツテリＢに依存
して行なつているため、安定化電源回路３３の電
圧変動は防止し得るものの、各一対の抵抗３１，
３４を介しCMOS回路３２をバツテリＢに接続
する導線に乗る高エネルギーの高電圧ノイズが非
常に高くなり、CMOS回路３２のラツチアツプ
現象を発生させる原因となる。また、各検出スイ
ツチ１０の開成時にバツテリＢから各抵抗３１を
介しCMOS回路３２に加えられる電圧が、この
CMOS回路３２に加わる安定化電源回路３３か
らの定電圧よりも高いため、同様にしてCMOS
回路３２のラツチアツプ現象発生及びCMOS回
路３２の各構成素子の性能劣化の原因となる。

本発明は、このようなことに対処してなされた
もので、その目的とするところは、車両用電子制
御装置のマイクロコンピユータ及び複数の検出器
に適用される入力回路を、少ない部品数で安価に
構成し、かつその安定化電源回路の定電圧の変動
を伴うことなくCMOS回路のラツチアツプ現象
の発生を常に確実に防止し得るようにすることに
ある。

かかる目的を達成するにあたり、本発明の構成
上の特徴は、マイクロコンピユータと、少なくと
も第１及び第２の検出器とを備えた車両用電子制
御装置において、前記マイクロコンピユータに接
続されるCMOS回路と、直流電源から直流電圧
を付与されたとき前記マイクロコンピユータ及び
CMOS回路の各許容電源電圧を第１定電圧とし
て発生し当該マイクロコンピユータ及びCMOS
回路の各電源端子に付与する第１安定化電源回路
と、前記直流電源から直流電圧を付与されたとき
この直流電圧より低く前記第１定電圧より高い第
２定電圧を生じる第２安定化電源回路と、この第
２安定化電源回路、前記第１検出器及び前記
CMOS回路の第１信号入力端子の間に接続した
第１接続導線中に介装されて前記第２安定化電源
回路から前記第１検出器への電流の付与を許容す
るとともに前記第１接続導線に乗る高電圧ノイズ
を減少させつつ前記第２定電圧を前記第１定電圧
より低い電圧に分圧して前記CMOS回路の第１
入力端子に付与する第１抵抗回路と、前記第２安
定化電源回路、前記第２検出器及び前記CMOS
回路の第２信号入力端子の間に接続した第２接続
導線中に介装されて前記第２安定化電源回路から
前記第２検出器への電流の付与を許容するととも
に前記第２接続導線に乗る高電圧ノイズを減少さ
せつつ前記第２定電圧を前記第１定電圧より低い
電圧に分圧して前記CMOS回路の第２入力端子
に付与する第２抵抗回路とを設けたことにある。

しかして、このように本発明を構成したことに
より、前記第２安定化電源回路が、前記直流電圧
の前記第２定電圧への変換時に、前記直流電源と
の接続導線に乗る高エネルギーの高電圧ノイズを
減少させ、かつ前記第１及び第２の抵抗回路が、
それぞれ、前記第１及び第２の接続導線に乗る低
エネルギーの高電圧ノイズを減少させるととも
に、前記第１及び第２の検出器の非作動時に前記
CMOS回路の第１及び第２の入力端子に加わる
電圧を、当該CMOS回路の電源端子に加わる前
記第１定電圧以下に低下させるので、前記
CMOS回路のラツチアツプ現象の発生及びこの
CMOS回路構成素子の性能劣化を確実に防止し
得る。かかる場合、前記CMOS回路が、前記各
検出器への電力供給源たる前記第２安定化電源回
路とは別の前記第１安定化電源回路からの第１定
電圧を受けているので、前記各検出器の作動に伴
い前記第２安定化電源からの流出電流に変動が生
じても、前記第１安定化電源回路からの第１定電
圧が変動することはなく、このため、前記
CMOSは、常に安定な定電圧のもとに、その入
力信号のレベル変換機能を行ない得る。また、本
発明においては、前記第２安定化電源回路及び各
抵抗回路を比較的簡単に構成し得るので、この種
入力回路が安価になる。

以下、本発明の一実施例を図面により説明する
と、第４図は、本発明に係る入力回路が、車両用
電子制御装置を構成するマイクロコンピユータ４
０及び複数の検出スイツチs₁，s₂，…，s_oに適用
された例を示している。入力回路は、主安定化電
源回路５０、補助安定化電源回路６０及び
CMOS回路７０を備えており、主安定化電源回
路５０はその入力端子にて車両のイグニツシヨン
スイツチIGを介してバツテリＢの正側端子に接
続されて、イグニツシヨンスイツチIGの閉成に
よりバツテリＢから直流電圧（＋12V）を受けて
その出力端子から安定度の高い所定の定電圧を発
生しマイクロコンピユータ４０及びCMOS回路
７０の各電源端子に付与する。このことは、マイ
クロコンピユータ４０及びCMOS回路７０がそ
の各電源端子に主安定化電源回路５０から定電圧
を受けて作動状態におかれることを意味する。か
かる場合、主安定化電源回路５０からの定電圧
は、マイクロコンピユータ４０及びCMOS回路
７０の各許容電源電圧を考慮して＋5Vとなつて
いる。なお、CMOS回路７０はその出力端子に
てマイクロコンピユータ４０の入力端子に接続さ
れている。

補助安定化電源回路６０は、パワートランジス
タ６１を有しており、このパワートランジスタ６
１はそのコレクタにてイグニツシヨンスイツチ
IGを介しバツテリＢの正側端子に接続され、そ
のベースにてツエナーダイオード６２を介して接
地されている。ツエナーダイオード６２はツエナ
ー電圧V_z（＋5V〜＋12V）を有するもので、パワ
ートランジスタ６１のベースに接続したカソード
にて抵抗６３を介してパワートランジスタ６１の
コレクタに接続されている。しかして、ツエナー
ダイオード６２は、イグニツシヨンスイツチIG
の閉成下にてバツテリＢから抵抗６３を介し直流
電圧を受けてツエナー電圧V_zを生じパワートラ
ンジスタ６１を導通させる。このことはパワート
ランジスタ６１がその導通によりエミツタ（即
ち、安定化電源回路６０の出力端子）からツエナ
ー電圧V_zを定電圧として発生することを意味す
る。かかる場合、バツテリＢと安定化電源回路６
０との接続導線に乗るバツテリＢからの高エネル
ギーを有する高電圧ノイズがパワートランジスタ
６１、ツエナーダイオード６２及び抵抗６３の協
働作用により減少される。両コンデンサ６４，６
５は、イグニツシヨンスイツチIGの閉成時に、
共にバツテリＢと閉回路を形成し、この閉回路の
接続導線に乗る高周波ノイズを吸収する。

抵抗a₁は、その一端にて安定化電源回路６０の
出力端子に接続されるとともに、その他端にて検
出スイツチs₁を介し接地されて、検出スイツチs₁
の閉成時にこの検出スイツチs₁に安定化電源回路
６０からその定電圧に基き流入する電流を許容値
以下に制限し、抵抗a₂は、その一端にて安定化電
源回路６０の出力端子に接続されるとともに、そ
の他端にて検出スイツチs₂を介し接地されて、検
出スイツチs₂の閉成時にこの検出スイツチs₂に安
定化電源回路６０からその定電圧に基き流入する
電流を許容値以下に制限し、…、かつ抵抗a_oは、
その一端にて安定化電源回路６０の出力端子に接
続されるとともに、その他端にて検出スイツチs_o
を介し接地されて、検出スイツチs_oの閉成時にこ
の検出スイツチs_oに安定化電源回路６０からその
定電圧に基き流入する電流を許容値以下に制限す
る。

抵抗b₁は、その一端にて、抵抗a₁と検出スイツ
チs₁との共通接続端に接続されるとともに、その
他端にてCMOS回路７０の第１入力端子に接続
されて、検出スイツチs₁とCMOS回路７０の第１
入力端子との間の接続導線に乗る当該両車のエン
ジンの点火ノイズ、オルタネータのノイズ等のパ
ルス性高電圧ノイズによるCMOS回路７０への
流入電流を減少させ、抵抗b₂は、その一端にて、
抵抗a₂と検出スイツチs₂の共通接続端に接続され
るとともに、その他端にてCMOS回路７０の第
２入力端子に接続されて、検出スイツチs₂と
CMOS回路７０の第２入力端子との間の接続導
線に乗る前記高電圧ノイズによるCMOS回路７
０への流入電流を減少させ、…、かつ抵抗b_oは、
その一端にて、抵抗a_oと検出スイツチs_oの共通接
続端に接続されるとともに、その他端にて
CMOS回路７０の第ｎ入力端子に接続されて、
検出スイツチs_oとCMOS回路７０の第ｎ入力端子
との間の接続導線に乗る前記高電圧ノイズによる
CMOS回路７０への流入電流を減少させる。

抵抗c₁は、その一端にて接地されるとともにそ
の他端にて抵抗b₁のCMOS回路７０の第１入力端
子との接続端に接続されて、安定化電源回路６０
からの定電圧を抵抗b₁との協働により分圧しこの
分圧電圧をCMOS回路７０の第１入力端子に付
与し、抵抗c₂はその一端にて接地されるとともに
その他端にて抵抗b₂のCMOS回路７０の第２入力
端子との接続端に接続されて、安定化電源回路６
０からの定電圧を抵抗b₂との協働により分圧しこ
の分圧電圧をCMOS回路７０の第２入力端子に
付与し、…、かつ抵抗c_oはその一端にて接地され
るとともにその他端にて抵抗b_oのCMOS回路７０
の第ｎ入力端子との接続端に接続されて、安定化
電源回路６０からの定電圧を抵抗b_oとの協働によ
り分圧しこの分圧電圧をCMOS回路７０の第ｎ
入力端子に付与する。かかる場合、CMOS回路
７０の第１、第２、…、第ｎ入力端子にそれぞれ
付与される分圧電圧が、各検出スイツチs₁，…，
s_oの開成時におけるCMOS回路７０の電源電圧
（5V）以下でCMOS回路７０の入力を高レベルと
判定できる入力電圧（例えば、4V）以上（即ち、
CMOS回路７０がラツチアツプ現象を起こさな
い値で入力を高レベルと判定できる値）となるよ
うに各抵抗c₁，…，c_oの抵抗値が各抵抗a₁，a₂，
…，a_oの抵抗値及び各抵抗b₁，b₂，…，b_oの抵抗
値との関連にてそれぞれ定められている。

以上のように構成した本実施例において、イグ
ニツシヨンスイツチIGの閉成により当該車両を
走行状態におけば、当該車両の点火系統その他の
各種系統が作動状態となり、主安定化電源回路５
０が定電圧を発生しマイクロコンピユータ４０及
びCMOS回路７０の各電源端子に付与してこれ
らを作動状態におき、補助安定化電源回路６０が
定電圧を発生して各抵抗a₁，a₂，…，a_oをそれぞ
れ介し各検出スイツチs₁，s₂，…，s_o及び各抵抗
b₁，b₂，…，b_oに付与する。すると、補助安定化
電源回路６０からの定電圧が各一対の抵抗b₁，
c₁；b₂，c₂；…；b_o，c_oにより分圧されてCMOS
回路７０の第１、第２、…、第ｎの入力端子に付
与される。かかる場合、CMOS回路７０の第１、
第２、…、第ｎの入力端子にそれぞれ付与される
分圧電圧は、CMOS回路７０の電源端子に付与
される主安定化電源回路５０からの定電圧より高
くないので、CMOS回路７０が分圧電圧により
ラツチアツプ現象を生じることはない。

また、バツテリＢと補助安定化電源回路６０と
の間の接続導線にバツテリＢからの高エネルギー
を有する高電圧ノイズが乗つても、この高電圧ノ
イズが補助安定化電源回路６０のパワートランジ
スタ６１、ツエナーダイオード６２及び抵抗６３
の協働作用により減少されるので、このように減
少された高電圧ノイズが補助安定化電源回路６０
からの定電圧と共に各抵抗b₁，b₂，…，b_oに付与
されても、CMOS回路７０の第１、第２、…、
第ｎの入力端子に加わる電圧が、各抵抗b₁，b₂，
…，b_oの作用により、CMOS回路７０の電源端子
に加わる定電圧より高くなることはなく、その結
果CMOS回路７０がバツテリＢからの高電圧ノ
イズの影響を受けてラツチアツプ現象を生じるこ
とはない。また、各検出スイツチs₁，s₂，…，s_o
をCMOS回路７０の第１、第２、…、第ｎの入
力端子にそれぞれ接続する各接続導線に上述した
低エネルギーを有する高電圧ノイズズが乗つて
も、これら高電圧ノイズが各抵抗b₁，b₂，…，b_o
により減少されるので、CMOS回路７０がラツ
チアツプ現象を生じることはない。このようなこ
とは、低エネルギーを有する高電圧ノイズ、高エ
ネルギーの抑制された高電圧ノイズ、及び各抵抗
c₁，c₂，…，又はc_oの分圧電圧が共に重畳されて
も同様である。また、各検出スイツチs₁，s₂，
…，s_oの開閉作動により安定化電源回路６０から
の流出電流に大きな変動が生じても、マイクロコ
ンピユータ４０及びCMOS回路７０が、共に、
補助安定化電源回路６０とは別の主安定化電源回
路５０から給電されているので、主安定化電源回
路５０からの定電圧が容量不足により変動するこ
とはなく、マイクロコンピユータ４０及び
CMOS回路７０の適正な入力信号レベル変換作
動状態を常に維持し得る。なお、バツテリＢと補
助安定化電源回路６０との間の接続導線に高周波
ノイズが乗つても、コンデンサ６４，６５が当該
高周波ノイズを吸収するので、CMOS回路７０
のラツチアツプ現象発生の原因となることはな
い。

また、本発明の実施にあたつては、例えば、各
抵抗c₁，c₂，…，c_oをその各一端にて接地すると
ともにその各他端にて各一対の抵抗a₁，b₁；a₂，
b₂；…；a_o，b_oの共通接続端に接続しても前記実
施例と同様の作用効果を達成し得る。

【図面の簡単な説明】

第１〜第３図は、それぞれ、車両用電子制御装
置に採用された従来の入力回路のブロツク図、及
び第４図は、本発明に係る入力回路を示すブロツ
ク図である。 符号の説明、４０……マイクロコンピユータ、
５０……主安定化電源回路、６０……補助安定化
電源回路、７０……CMOS回路、Ｂ……バツテ
リ、a₁〜a_o，b₁〜b_o，c₁〜c_o……抵抗、s₁〜s_o…
…検出スイツチ。

Claims (1)

【特許請求の範囲】
1. １ マイクロコンピユータと、少なくとも第１及
   び第２の検出器とを備えた車両用電子制御装置に
   おいて、前記マイクロコンピユータに接続される
   CMOS回路と、直流電源から直流電圧を付与さ
   れたとき前記マイクロコンピユータ及びCMOS
   回路の各許容電源電圧を第１定電圧として発生し
   当該マイクロコンピユータ及びCMOS回路の各
   電源端子に付与する第１安定化電源回路と、前記
   直流電源から直流電圧を付与されたときこの直流
   電圧より低く前記第１定電圧より高い第２定電圧
   を生じる第２安定化電源回路と、この第２安定化
   電源回路、前記第１検出器及び前記CMOS回路
   の第１信号入力端子の間に接続した第１接続導線
   中に介装されて前記第２安定化電源回路から前記
   第１検出器への電流の付与を許容するとともに前
   記第１接続導線に乗る高電圧ノイズを減少させつ
   つ前記第２定電圧を前記第１定電圧より低い電圧
   に分圧して前記CMOS回路の第１入力端子に付
   与する第１抵抗回路と、前記第２安定化電源回
   路、前記第２検出器及び前記CMOS回路の第２
   信号入力端子の間に接続した第２接続導線中に介
   装されて前記第２安定化電源回路から前記第２検
   出器への電流の付与を許容するとともに前記第２
   接続導線に乗る高電圧ノイズを減少させつつ前記
   第２定電圧を前記第１定電圧より低い電圧に分圧
   して前記CMOS回路の第２入力端子に付与する
   第２抵抗回路とを設けたことを特徴とする車両用
   電子制御装置のための入力回路。