JPS648845B2 - - Google Patents
Info
- Publication number
- JPS648845B2 JPS648845B2 JP56017573A JP1757381A JPS648845B2 JP S648845 B2 JPS648845 B2 JP S648845B2 JP 56017573 A JP56017573 A JP 56017573A JP 1757381 A JP1757381 A JP 1757381A JP S648845 B2 JPS648845 B2 JP S648845B2
- Authority
- JP
- Japan
- Prior art keywords
- series
- control
- circuit
- control circuit
- waiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices for plural loads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
本発明は電源制御装置に関し、詳しくは情報処
理装置等の多数の機器（テープ装置、デイスク装
置、プリンタ等）に電源投入するに際し、突入電
流の重複をさけて平準化し、しかも短時間に電源
制御できるようにした制御構成に関する。
理装置等の多数の機器（テープ装置、デイスク装
置、プリンタ等）に電源投入するに際し、突入電
流の重複をさけて平準化し、しかも短時間に電源
制御できるようにした制御構成に関する。
従来、この種の電源制御装置は、単系列制御で
多数の機器の電源投入等を逐次行なうため、全体
の電源制御に長時間を要し、情報処理装置のシス
テム運用面からみて無駄な時間を費すという欠点
がある。これを避けるために、単系列制御で同時
に複数台の装置を扱うとシステム全体の突入電流
が重畳されるため、大容量の電源設備を用意しな
ければならなくなる。
多数の機器の電源投入等を逐次行なうため、全体
の電源制御に長時間を要し、情報処理装置のシス
テム運用面からみて無駄な時間を費すという欠点
がある。これを避けるために、単系列制御で同時
に複数台の装置を扱うとシステム全体の突入電流
が重畳されるため、大容量の電源設備を用意しな
ければならなくなる。
本発明の目的は、多系列で並行して各系列ごと
に電源制御し、しかも突入電流を重複させないよ
うにして小容量の電源設備で短時間に制御するこ
とができる電源制御装置を提供することにある。
に電源制御し、しかも突入電流を重複させないよ
うにして小容量の電源設備で短時間に制御するこ
とができる電源制御装置を提供することにある。
本発明の制御装置は、複数の系列毎に１つの系
列制御回路と複数の装置接続回路とが接続され、
前記装置接続回路をその系統毎に系列制御回路に
よつて逐次起動制御する電源制御装置において、
異なる系列下の前記装置接続回路からの完了信号
が一定時間幅内に２つ以上入力したときは先着順
もしくはあらかじめ定めた優先順位に従つて前記
系列制御回路の順位を定める比較回路と、この比
較回路の定めた順位に従つて一定時間間隔をおい
て順次前記系列制御回路の制御を行う待合制御回
路とを備えたことを特徴とする。
列制御回路と複数の装置接続回路とが接続され、
前記装置接続回路をその系統毎に系列制御回路に
よつて逐次起動制御する電源制御装置において、
異なる系列下の前記装置接続回路からの完了信号
が一定時間幅内に２つ以上入力したときは先着順
もしくはあらかじめ定めた優先順位に従つて前記
系列制御回路の順位を定める比較回路と、この比
較回路の定めた順位に従つて一定時間間隔をおい
て順次前記系列制御回路の制御を行う待合制御回
路とを備えたことを特徴とする。
次に、本発明を図面を参照して詳細に説明す
る。
る。
図は本発明の一実施例を示すブロツク図であ
り、電源制御共通回路Ａ、系列制御回路B1〜Bn、
装置接続回路D11〜D1m，D21〜D2m，……，Dn1
〜Dnm、待合制御回路Ｗ、比較回路Ｃ等から構
成される電源制御共通回路Ａは外部から投入・切
断指示を受けると比較回路Ｃを起動する。比較回
路Ｃはあらかじめ定めた優先順位およびまたは外
部指示により起動すべき系列制御回路Ｂの優先順
位を決定して、待合制御回路Ｗに制御を渡す。例
えば、系列制御回路B1から始めて順次Bnを動作
させるものとすると、待合制御回路Ｗは先ず系列
制御回路B1を駆動し、その後数十ミリ秒の一定
時間間隔で順次系列制御回路B2，……，Bnを駆
動する。各系列制御回路Bi（ｉ＝1〜ｎ）は待合制
御回路Ｗから駆動された後は系外下の装置接続回
路Ｄを順次制御して、装置接続回路Ｄに接続され
た図示されない装置の電源の投入・遮断等をさせ
る。例えば、系列制御回路B1は先ず装置接続回
路D11を起動し、それに接続された図示されない
装置の電源の投入・遮断等をさせる。上記装置の
電源投入等の動作はその装置の内蔵するシーケン
ス回路等の動作により複数個所の投入等がされる
場合もあり、一般に１〜２秒程度で動作が完了し
た後装置接続回路D11から完了信号が出される。
この間にも系列制御回路B2，……，Bnは数十ミ
リ秒間隔で起動されて上述と同様に系列下の各装
置接続回路Ｄを起動し、同様な動作を行なつてい
る。そして例えば前記装置接続回路D11から完了
信号が出されると、比較回路Ｃは、他の同様な完
了信号を数十ミリ秒以内に受けていないときは前
記完了信号を待合制御回路Ｗを介して（待合せし
ないで）前記系列制御回路B1に制御を戻す。系
列制御回路B1は、これにより装置接続回路D12を
起動し、それに接続された装置の電源投入・遮断
等をさせる。そして、前述と同様に１〜２秒後に
動作完了すると接続回路D12から完了信号が出さ
れる。若しこのとき、数十ミリ秒以内に他の同様
な完了信号が例えば接続回路D21から出されてい
たとすると、比較回路Ｃによつて直前（数十ミリ
秒以内）に別の完了信号があつたことを判別し、
先着の（接続回路D21からの）完了信号に対して
は前述と同様に待合制御回路Ｗを介して（待合せ
しないで）系列制御回路B2に制御を戻し、系列
制御回路B2は接続回路D22を起動する。一方、後
着の（接続回路D12からの）完了信号に対しては
待合制御回路Ｗによつて（前記系列制御回路B2
起動後）数十ミリ秒間待合せた後に系列制御回路
B1に制御を戻す。従つて、接続回路D13は接続回
路D22が起動されたのち数十ミリ秒後に起動され
ることになる。このため、電源投入時の突入電流
が重複しない。換言すれば、比較回路Ｃは完了信
号が数十ミリ秒以内に複数入力されたときは、先
着順に待合せ制御回路へ入力させ、待合制御回路
は先着の系列から数十ミリ秒間の時間をおいて順
次該当系列へ制御を戻すわけである。若し、複数
の完了信号が同時に比較回路Ｃに入力したとき
は、比較回路Ｃは例えばあらかじめ定めた優先順
位に従つて順位を決定して待合制御回路Ｗに送
る。これらの情報の授受は、例えばデジタル信号
によつて授受してもよく、または、待合制御回路
に順位づけられた待合せ端子を複数設けて、先着
順もしくは優先順位に従つて接続するようにして
もよい。要するに、先着順または所定の優先順位
に従つて順番に数十ミリ秒の突入電流期間が重畳
しないように間隔をおいて各系列に制御を戻すよ
うにすればよい。しかし、完了信号が数十ミリ秒
以内に複数発生しない場合は、完了信号後直ちに
次の装置接続回路が起動されるわけである。そし
て、完了信号が重複した場合でも数十ミリ秒後に
は次の装置接続回路が起動されるから全体の動作
時間のおくれはそれ程大きくならない。すなわ
ち、仮りに、完了信号の重複が全くない場合は、
ｎ個の系列制御回路B1〜Bnによつて平行して各
系列下の接続回路を逐次起動するから、完了信号
間の平均時間をＴ秒とするとmT秒で全部の装置
の電源投入・遮断等が完了するが、もしこの間に
おいて数十回の完了信号の衝突（数十ミリ秒以内
に２以上の完了信号が発生すること）があつたと
しても、そのために延長される時間は待合せ時間
数十ミリ秒の数十倍（２〜３秒）に過ぎない。従
つて、従来の単系列によつて制御する場合に必要
とされる時間ｎ・ｍ・Ｔ秒のほぼ１／ｎの時間で
制御が完了することになり、迅速な制御がされる
という効果がある。また、完了信号が重複したと
きは数十ミリ秒の突入電流期間は次の制御を待合
せるから大きな突入電流が重複することがない。
すなわち、突入電流が平準化されるので過大な容
量の電源を必要とせず、電源設備を効率的経済的
に利用できるという効果がある。このようにｎ個
の系列制御回路Ｂが独立に平行して動作すること
によつて全体の制御時間が単系列制御に比してほ
ぼ１／ｎに短縮されるとともに、同時投入による
突入電流の増大が抑止できる。
り、電源制御共通回路Ａ、系列制御回路B1〜Bn、
装置接続回路D11〜D1m，D21〜D2m，……，Dn1
〜Dnm、待合制御回路Ｗ、比較回路Ｃ等から構
成される電源制御共通回路Ａは外部から投入・切
断指示を受けると比較回路Ｃを起動する。比較回
路Ｃはあらかじめ定めた優先順位およびまたは外
部指示により起動すべき系列制御回路Ｂの優先順
位を決定して、待合制御回路Ｗに制御を渡す。例
えば、系列制御回路B1から始めて順次Bnを動作
させるものとすると、待合制御回路Ｗは先ず系列
制御回路B1を駆動し、その後数十ミリ秒の一定
時間間隔で順次系列制御回路B2，……，Bnを駆
動する。各系列制御回路Bi（ｉ＝1〜ｎ）は待合制
御回路Ｗから駆動された後は系外下の装置接続回
路Ｄを順次制御して、装置接続回路Ｄに接続され
た図示されない装置の電源の投入・遮断等をさせ
る。例えば、系列制御回路B1は先ず装置接続回
路D11を起動し、それに接続された図示されない
装置の電源の投入・遮断等をさせる。上記装置の
電源投入等の動作はその装置の内蔵するシーケン
ス回路等の動作により複数個所の投入等がされる
場合もあり、一般に１〜２秒程度で動作が完了し
た後装置接続回路D11から完了信号が出される。
この間にも系列制御回路B2，……，Bnは数十ミ
リ秒間隔で起動されて上述と同様に系列下の各装
置接続回路Ｄを起動し、同様な動作を行なつてい
る。そして例えば前記装置接続回路D11から完了
信号が出されると、比較回路Ｃは、他の同様な完
了信号を数十ミリ秒以内に受けていないときは前
記完了信号を待合制御回路Ｗを介して（待合せし
ないで）前記系列制御回路B1に制御を戻す。系
列制御回路B1は、これにより装置接続回路D12を
起動し、それに接続された装置の電源投入・遮断
等をさせる。そして、前述と同様に１〜２秒後に
動作完了すると接続回路D12から完了信号が出さ
れる。若しこのとき、数十ミリ秒以内に他の同様
な完了信号が例えば接続回路D21から出されてい
たとすると、比較回路Ｃによつて直前（数十ミリ
秒以内）に別の完了信号があつたことを判別し、
先着の（接続回路D21からの）完了信号に対して
は前述と同様に待合制御回路Ｗを介して（待合せ
しないで）系列制御回路B2に制御を戻し、系列
制御回路B2は接続回路D22を起動する。一方、後
着の（接続回路D12からの）完了信号に対しては
待合制御回路Ｗによつて（前記系列制御回路B2
起動後）数十ミリ秒間待合せた後に系列制御回路
B1に制御を戻す。従つて、接続回路D13は接続回
路D22が起動されたのち数十ミリ秒後に起動され
ることになる。このため、電源投入時の突入電流
が重複しない。換言すれば、比較回路Ｃは完了信
号が数十ミリ秒以内に複数入力されたときは、先
着順に待合せ制御回路へ入力させ、待合制御回路
は先着の系列から数十ミリ秒間の時間をおいて順
次該当系列へ制御を戻すわけである。若し、複数
の完了信号が同時に比較回路Ｃに入力したとき
は、比較回路Ｃは例えばあらかじめ定めた優先順
位に従つて順位を決定して待合制御回路Ｗに送
る。これらの情報の授受は、例えばデジタル信号
によつて授受してもよく、または、待合制御回路
に順位づけられた待合せ端子を複数設けて、先着
順もしくは優先順位に従つて接続するようにして
もよい。要するに、先着順または所定の優先順位
に従つて順番に数十ミリ秒の突入電流期間が重畳
しないように間隔をおいて各系列に制御を戻すよ
うにすればよい。しかし、完了信号が数十ミリ秒
以内に複数発生しない場合は、完了信号後直ちに
次の装置接続回路が起動されるわけである。そし
て、完了信号が重複した場合でも数十ミリ秒後に
は次の装置接続回路が起動されるから全体の動作
時間のおくれはそれ程大きくならない。すなわ
ち、仮りに、完了信号の重複が全くない場合は、
ｎ個の系列制御回路B1〜Bnによつて平行して各
系列下の接続回路を逐次起動するから、完了信号
間の平均時間をＴ秒とするとmT秒で全部の装置
の電源投入・遮断等が完了するが、もしこの間に
おいて数十回の完了信号の衝突（数十ミリ秒以内
に２以上の完了信号が発生すること）があつたと
しても、そのために延長される時間は待合せ時間
数十ミリ秒の数十倍（２〜３秒）に過ぎない。従
つて、従来の単系列によつて制御する場合に必要
とされる時間ｎ・ｍ・Ｔ秒のほぼ１／ｎの時間で
制御が完了することになり、迅速な制御がされる
という効果がある。また、完了信号が重複したと
きは数十ミリ秒の突入電流期間は次の制御を待合
せるから大きな突入電流が重複することがない。
すなわち、突入電流が平準化されるので過大な容
量の電源を必要とせず、電源設備を効率的経済的
に利用できるという効果がある。このようにｎ個
の系列制御回路Ｂが独立に平行して動作すること
によつて全体の制御時間が単系列制御に比してほ
ぼ１／ｎに短縮されるとともに、同時投入による
突入電流の増大が抑止できる。
上述は、切断動作も投入動作に含めて述べてい
るが、切断動作では待合せの必要がないから、比
較回路Ｃから待合制御回路Ｗを経由し、時間差を
設けないで系列制御回路Ｂに制御を戻すようにす
ることもできる。例えば待合制御回路Ｗから投入
制御のみを禁止する信号を一定期間出すようにす
れば、遮断制御は直ちに行うことができる。
るが、切断動作では待合せの必要がないから、比
較回路Ｃから待合制御回路Ｗを経由し、時間差を
設けないで系列制御回路Ｂに制御を戻すようにす
ることもできる。例えば待合制御回路Ｗから投入
制御のみを禁止する信号を一定期間出すようにす
れば、遮断制御は直ちに行うことができる。
以上のように、本願発明においては複数の系列
が並行して非同期に電源起動の制御ができ、系列
間における突入電流期間重複を避けることができ
るように構成されているので、制御時間を大幅に
短縮し、しかも電源容量を効率的に使用できる優
れた効果が得られる。
が並行して非同期に電源起動の制御ができ、系列
間における突入電流期間重複を避けることができ
るように構成されているので、制御時間を大幅に
短縮し、しかも電源容量を効率的に使用できる優
れた効果が得られる。
図は本発明の一実施例を示すブロツク図であ
る。 図において、Ａは電源制御共通回路、B1〜Bn
は系列制御回路、D11〜D1m，D21〜D2m，……，
Dn1〜Dnmは装置接続回路、Ｗ……待合制御回
路、Ｃ……比較回路。
る。 図において、Ａは電源制御共通回路、B1〜Bn
は系列制御回路、D11〜D1m，D21〜D2m，……，
Dn1〜Dnmは装置接続回路、Ｗ……待合制御回
路、Ｃ……比較回路。
Claims (1)
- 【特許請求の範囲】 １ 複数の系列毎に１つの系列制御回路と複数の
装置接続回路とが接続され、前記装置接続回路を
その系統毎に系列制御回路によつて逐次起動制御
する電源制御装置において、 異なる系列下の前記装置接続回路からの完了信
号が一定時間幅内に２つ以上入力したときは先着
順もしくはあらかじめ定めた優先順位に従つて前
記系列制御回路の順位を定める比較回路と、 この比較回路の定めた順位に従つて一定時間間
隔をおいて順次前記系列制御回路の制御を行う待
合制御回路と を備えたことを特徴とする電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017573A JPS57132224A (en) | 1981-02-10 | 1981-02-10 | Power source controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017573A JPS57132224A (en) | 1981-02-10 | 1981-02-10 | Power source controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57132224A JPS57132224A (en) | 1982-08-16 |
| JPS648845B2 true JPS648845B2 (ja) | 1989-02-15 |
Family
ID=11947647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56017573A Granted JPS57132224A (en) | 1981-02-10 | 1981-02-10 | Power source controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57132224A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091822A (ja) * | 1983-10-24 | 1985-05-23 | 富士通株式会社 | 電源制御回路 |
| JPH06230862A (ja) * | 1993-02-03 | 1994-08-19 | Shinko Seisakusho Co Ltd | 端末機のオン、オフ時刻予約システム装置および自動電源制御装置 |
| JPH08202468A (ja) * | 1995-01-27 | 1996-08-09 | Hitachi Ltd | マルチプロセッサシステム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5230338B2 (ja) * | 1974-02-21 | 1977-08-08 | ||
| JPS53138640A (en) * | 1977-05-10 | 1978-12-04 | Fujitsu Ltd | Power source throw-in system |
-
1981
- 1981-02-10 JP JP56017573A patent/JPS57132224A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57132224A (en) | 1982-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648845B2 (ja) | ||
| JPS6057094B2 (ja) | 遠隔データ通信処理装置 | |
| JPH0871892A (ja) | 生産ラインシステム | |
| JPS6213157Y2 (ja) | ||
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPS5831859A (ja) | 用紙処理装置 | |
| JPS6061816A (ja) | 電源制御回路方式 | |
| JPH02173837A (ja) | 計算機システムの障害情報保存方式 | |
| JPS6349872A (ja) | フア−ムウエアロ−ド方式 | |
| JPS63196965A (ja) | 端末装置の接続方式 | |
| JPS5831858A (ja) | 用紙収納装置 | |
| JPH0395642A (ja) | ロギング方式 | |
| JPH11265264A (ja) | バックアップ記憶システム及びバックアップ記憶方法 | |
| JPS61187056A (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS63193252A (ja) | マクロコマンド処理装置 | |
| JPS6188351A (ja) | プログラムロ−ド方式 | |
| JPS5875261A (ja) | 磁気デイスク制御方式 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPS6017123B2 (ja) | デ−タ処理装置の無人運転装置 | |
| JPH1195986A (ja) | コンピュータシステム | |
| JPS59121535A (ja) | 登録固定情報のロ−ド処理方式 | |
| JPS59171093A (ja) | 記憶回路の記憶デ−タ変更方式 | |
| JPS6126683B2 (ja) | ||
| JPH05233962A (ja) | Ｐｏｓシステム | |
| JPS6160157A (ja) | 装置起動制御方式 |