JPS648957B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は全てのチヤンネル・モジユールと全て
の加入者モジユールとの相互接続を行なう時分割
多重内部線路を経て多数のチヤンネル・モジユー
ルを非常に多くの加入者モジユールのうちの１つ
にその都度随意に接続させるための集信装置とし
て特に使用するためのスイツチ回路網に関する。

斯様なスイツチ回路網はいくつかの加入者間で
の接続を形成するため中央交換機、特に、電話交
換における中央交換機に使用されている。一般に
接続された加入者のある一部分のみが同時に話中
である場合があるので、集信装置を複数個の加入
者と実交換機との間に接続しており、またこの集
信装置はスイツチ回路網を具えている。

空間分割形スイツチ回路網は複数個のスイツチ
を具えており、これらスイツチをマトリツクスと
してレイアウトしかつ入力線路及び出力線路に
夫々接続される行及び列導体の交さ点に配置させ
ている。斯様なスイツチ回路網は実際には低周波
信号のみの切換えを行なえればよいのであるが、
それにもかかわらずその構造が相当複雑化してし
まつている。時分割形スイツチ回路網を用いる場
合には、時分割多重線路を経て複数個の入力線路
を周期的に走査し異なる瞬時に読取りを行なつて
いる。一般には、その場合には唯一個の時分割多
重出力線路を利用できるにすぎない。

特に集信装置を用いる場合には、多数の加入者
線路を相当少ない個数の出力線路に集信するよう
になし、その場合これら出力線路を実交換機に接
続しこの交換機の使用効率を最大となるようにな
している。この集信装置は出来るだけその構造を
簡単となし価格とデザインに関する労力とを低減
するようになすことが必要である。

本発明の目的は複数個の出力線路に対する複数
個の入力線路の接続を最小限の価格で行なうこと
ができる上にモジユラー構造となし、イニシヤ
ル・コスト及びデザインの労力がほとんど掛ら
ず、しかも追加の線路に対する拡張を容易に行な
うことができ、全体のコストが線路の数にほぼ比
例して増えるようなスイツチ回路網を提供するに
ある。

この目的を達成するため、本発明によれば、チ
ヤンネル・モジユールの個数と少なくとも等しい
個数の記憶装置を有するメモリを備え、前記チヤ
ンネル・モジユールの各々はこれに固定割当てさ
れた一個の記憶位置を有しており、さらにアドレ
ツシング装置は全ての前記記憶位置を循環する順
序でかつ繰返しアドレツシングすると共に割当て
られた各チヤンネル・モジユールを時分割多重内
部線路に並列に接続し、このアドレス・サイクル
は前記加入者モジユールの信号のサンプリング周
期に等しくなしてあり、さらに前記メモリの出力
部は異なる加入者モジユールに対し異なる番号を
復号するようになした前記加入者モジユールの
各々に対する番号デコーダの各々に並列に接続さ
れており、ある番号デコーダはその番号を復号し
て関連する加入者モジユールを時分割多重内部線
路に接続させるようになしてあり、さらにある加
入者モジユールとあるチヤンネル・モジユールと
の間に接続を形成するために制御回路配置に該加
入者モジユールと関連した番号デコーダの番号を
該チヤンネル・モジユールに割当てられた記憶位
置に書込むようになしてあることを特徴とする。

本発明の斯様な手段を使用することにより、コ
ストとデザインに対する労力とがほとんど掛ら
ず、他方各接続された線路はチヤンネル・モジユ
ールまたは加入者モジユールを必要とするが原理
的にはデコーダを介して夫々制御されるスイツチ
を具えるのみである。

未だ話中にない加入者モジユールからの呼出し
（Call）を簡単に認織出来るようにすると共にそ
の認織に基づいて接続を形成るために、記憶位置
の個数はチヤンネル・モジユールの個数よりも少
なくとも１だけ多く、さらに加入者モジユールは
関連した番号デコーダによつて切換えられる呼出
信号出力線路を有し、さらに前記呼出信号出力線
路は前記時分割多重内部線路を経て相互接続され
ると共に制御回路配置に接続され、さらに該制御
回路配置は繋がれていない加入者モジユールの番
号を数回のアドレス・サイクルにおいてチヤンネ
ル・モジユールが割当てられなかつた記憶位置に
書込みかつこの記憶位置が読取られた時呼出信号
に対する時分割多重内部線路をテストするように
なすのが好適である。

制御を簡単にするためには、制御回路配置は利
用できる番号デコーダによつて復号されない番号
を、接続が割当てられない記憶位置に書込むよう
にするのが有益である。その結果、利用出来ない
接続は利用不可の加入者線路を有する接続として
処理されるので、その場合には切換接続
（SWitchedthrough connection）の場合と全く
同様に制御を行なう。

特に簡単に構成するには、アドレツシング装置
を循環２進カウンタ（cyclic binary counter）
とする。斯様なカウンタは構造が簡単であり、一
般にはこのカウンタの出力部を普通のメモリのア
ドレス入力部に直接接続してもよい。

時分割多重内部接続の使用により、伝送される
べき信号の１つのサンプリング値のみを各アドレ
ス・サイクル中に各加入者モジユールまたはチヤ
ンネル・モジユールから伝送するようになすこと
が出来る。一般に、これらのサンプリング値はア
ナログ・モードで伝送されるのではなく、並列伝
送または直列伝送のためのマルチ―ビツト・コー
ド・ワードをその都度生じるアナログ対デイジタ
ル・コンバータ或いはデルタ変調器を加入者モジ
ユール及びチヤンネル・モジユール間に配置し、
これらコンバータまたはデルタ変調器の出力信号
を常に直列的に伝送させるので、これらサンプリ
ング値はデイジタル・モードで伝送される。アド
レツシング装置からは各アドレス・サイクル中に
クロツク信号をクロツク線路を経て少なくとも全
ての加入者モジユールに供給してこれらモジユー
ルのサンプリングの同期をとるようになすのが有
効的である。従つて、アナログ対デイジタル・コ
ンバータ及び加入者モジユールでのサンプリング
の同期をスイツチ回路網の内部リズム
（internalrhythem）で行なうことができる。

２進カウンタをアドレツシング装置として使用
するときは、この内部リズムを最大値を有する出
力または伝送信号から特に容易に導出することが
出来る。

アドレス・サイクル中、アドレスは著しく高い
割合で現われる。アドレス・サイクルが長くなる
に従つてクロツク信号の周波数は低くなるので、
チヤンネル・モジユール及び加入者モジユールで
はゆつくりと作動するスイツチを使用することが
できる。クロツク信号の供給後であつてあるサイ
クルの第１アドレスの現われる前はこれら回路を
安定作動させるようにするために、アドレツシン
グ装置として所定の期間の間各クロツク信号でチ
ヤンネル・モジユール及び加入者モジユールのア
ドレツシングに割込みを行なうようにすることが
有効である。

以下、図面につき本発明の実施例を説明する。

第１図に示す加入者局は受信側で時分割多重線
路１に接続され送信側で時分割多重線路１１に接
続されていて、これら多重線路によつて他の加入
者局に接続されている。各時分割多重線路は、所
定の多数の個々の時間インターレースされたチヤ
ンネルをもつた加入者局の同期をとるため、時間
期間カウンタ２及び４を２つの時分割多重線路１
及び１１の線路に夫々接続し、このカウンタの計
数位置で所定の瞬時に時分割多重線路１及び１１
の信号を夫々どのチヤンネルから利用出来るかを
指示する。

加えて、あるチヤンネル中で呼出し（Call）を
規定する組合わせ信号を検出すると共に時間期間
カウンタ２から出力線路３を経て得られるチヤン
ネル番号を記憶するコール・デイテクタ６を時分
割多重線路１に接続する。例えばコンピユータの
形状となした制御回路１４でコール・デイテクタ
６に記憶されたチヤンネル番号に対するインタロ
ゲーシヨンを行ない、続いてこのチヤンネルの情
報をアダプタ回路１２を経て取り出して呼出しの
評価を行ない関連する接続を形成する。

時分割多重線路１及び１１の夫々と加入者セツ
ト１８―１，１８―２〜１８―Ｎとの間の接続を
いわゆるサービス・モジユール１０―１〜１０―
ｎを介して行なう。これらサービス・モジユール
の制御はチヤンネル制御回路配置によつて行なう
が、このチヤンネル制御回路配置８は、例えば、
メモリを具えていて、このメモリの制御を時間期
間カウンタ２の出力線路３に現われたチヤンネル
番号によつて行なうと共に送信側では時間期間カ
ウンタ４の出力線路５に現われるチヤンネル番号
によつて行なう。このメモリは、時分割多重線路
１に現われる時分割多重信号の１つのチヤンネル
であつて、この加入者局のある加入者セツトに接
続する必要のある当該チヤンネルと関連した記憶
位置にサービス・モジユールのアドレスを格納し
ており、これらアドレスは全て線路７及び送信側
では線路９を夫々介して並列に供給されるもので
ある。これらサービス・モジユールの各々は、送
受信の両側に、チヤンネル番号用のデコーダを具
えている。デコーダがチヤンネル番号に応動する
と、時分割多重線路１及び１１はそのチヤンネル
でマツチング回路を介して対応する加入者線路に
夫々接続される。

ある加入者セツトからの出呼（outgoing call）
をこの加入者セツトに接続されているサービス・
モジユール１０―１〜１０―ｎで受信しかつ中央
制御回路１４から母線１５を経て全てのサービ
ス・モジユールに対し周期的にインタロゲーシヨ
ンを行なつてこのサービス・モジユールにおいて
この出呼を識別して評価する。その後、この制御
回路１４によつて関連したサービス・モジユール
を経て発呼者及び被呼者のアドレスをもつたコー
ル・コード（Call Code）の伝送を行なう。その
正確な機能は本発明に本質的なことがらではない
ので、その詳細な説明を省略する。

サービス・モジユール１０―１〜１０―ｎはあ
る程度価格の要因となり、他方加入者が占有する
時間は総時間のうちほんの一部分の時間にすぎな
いので、集信装置１６を個々の加入者セツト１８
―１，１８―２〜１８―Ｎとサービス・モジユー
ル１０―１〜１０―ｎとの間に既知方法で接続し
て備える。この集信装置を制御回路１４によつて
母線すなわち多重線路１５を経て制御する。次に
本発明に係る集信装置１６の制御と構成とについ
て第２図を参照して詳述する。

この第２図に示す実施例では、個々の加入者セ
ツトを加入者モジユール４８―１，４８―２〜４
８―２５５を経て時分割多重内部線路４１に接続
する。この場合加入者モジユールが直列データの
みを伝送するように、信号の変換と編成は予め済
ましてあり、しかもそれがためスイツチ或いは切
換モード増幅器が設けられているとする。

第３図は加入者モジユール４８の取り得る構成
を示すブロツク線図である。この実施例には加入
者セツトに導いてある５本の線路を示してあり、
これがため、時分割多重内部線路４１も５本の線
路を有している。２本の線路５１は２つの方向に
使い分けられた２本のデータ線路を含んでおり、
さらに２本の線路５３は信号線路を示しており、
さらに出力線路５９は呼が要求された時すなわち
オフ―フツク状態にある時に作動する。

データ線路５１には、加入者セツトから時分割
多重内部線路４１に至る経路に切換モード増幅器
５０を具え、この増幅器を入力線路５７の信号に
よつて作動し或いはブロツクする。また、時分割
多重内部線路から加入者セツトへ至る経路にはＤ
フリツプフロツプ５２を含んでいて、これにより
時分割多重内部線路４１から入来する情報と入力
線路５７の信号とを取り出しこれを加入者セツト
へ供給する。信号線路５３中の構成成分５４及び
５６も同じように動作する。通話線路（Call
line）には帰路線路がないので、１個の切換モー
ド増幅器５８を含むにすぎない。

従つて、時分割多重内部線路４１は５本の信号
線路を含む。

上述した実施例は実際には唯一の伝送の可能性
を示しているにすぎず、例えば、データ及び信号
符号を一対の線路にわたり或いは一つの線路にわ
たつて両方向に伝送するかのいずれかが可能であ
る。出力線路すなわち呼出出力端子５９の線路
を、以下説明するように、この線路はチヤンネ
ル・モジユールに接続されないので、個別の線路
とすることもできる。

各加入者モジユール４８の入力線路５７を関連
した番号デコーダ（number decoder）４６で駆
動する。すなわち、加入者モジユール４８―１を
番号デコーダ４６―１によつて駆動る等々であ
る。番号デコーダ４６―１〜４６―２５５をメモ
リ３２のデータ出力線路３７に対し並列に接続す
る。この線路は実際にはマルチ―ビート・コー
ド・ワードを伝送するための数本の個別の並列デ
ータ線路から成つている。従つて、８本の並列デ
ータ線路の場合には256の異なる組合わせコード
及び番号が夫々可能であり、各番号を番号デコー
ダ４６―１〜４６―２５５の１つによつて復号す
るので、１つの番号が各加入者セツトに割当てら
れ、かつ１つの加入者セツトとが各番号に割当て
られる。

時分割多重内部線路４１をさらに多数のチヤン
ネル・モジユール４４―５〜４４―２８に接続す
る。これらチヤンネル・モジユールもまた第３図
の場合のように構成するが、通話線路及びこれと
関連した切換モード増幅器５８のみが省かれてい
る。各チヤンネル・モジユールは加入者モジユー
ルの場合と対応する方法でアドレス・サイクル・
デコーダ４２に接続されている。すなわちチヤン
ネル・モジユール４４―５はアドレス・デコーダ
４２―５に接続されている等々である。アドレ
ス・デコーダ４２の入力部を多重線路３５を経て
アドレツシング装置例えば２進カウンタ３４の出
力部に並列接続する。この場合、個々のアドレ
ス・デコーダは各計数位置に夫々応動する。しか
しながら、以下説明するように、いくつかのアド
レスに対してはアドレス・デコーダを設けていな
い。

加えて、時分割多重内部線路４１の通話線路に
のみ接続されるモジユール４０を備えていて、こ
の通話線路は加入者モジユール４８の出力線路５
９を相互に接続し、さらにモジユール４０を附勢
しかつアドレス線路３５に接続されているアドレ
ス・デコーダ３８によつて関連したアドレを受信
してこのアドレスを復号すると、このモジユール
の信号が制御回路配置３０へ供給される。チヤン
ネル・モジユールの出力部を固定割当サービス・
モジユール１０―１〜１０―ｎ（但しこの実施例
ではｎの値を24とする）の対応する多重入力部に
接続する。

メモリ３２のアドレス入力部をカウンタ３４の
出力部が接続されているアドレス線路すなわち多
重線路３５に接続する。このカウンタは第１図の
外部多重線路１及び１１に夫々現われたワード・
リズムの周波数のクロツク信号を二分の一分周器
３６を経て受け取る。このクロツク信号は供給さ
れ続けるので、カウンタ３４は常に全ての計数位
置をかわるがわる取り、各計数位置に対応するメ
モリ３２の記憶位置の読取りを行ない、記憶位置
のうちのある箇所すなわち10進数での指定値５〜
28を与える記憶位置にチヤンネル・モジユール４
４をその都度切換えていき、これにより時分割多
重内部線路４１をこのチヤンネル・モジユールに
割当てられた第１図のサービス・モジユール１０
に接続する。

メモリ３２の各記憶位置は番号を表わす８ビツ
トを有する。番号０に対しては番号デコーダ４６
が設けられていないので、チヤンネル・モジユー
ルが割当てられていないアドレスの記憶位置かま
たは接続が割当てられていないチヤンネル・モジ
ユールの記憶位置にこの番号は格納される。しか
しながら、あるアドレスに別の番号が存在する場
合には、カウンタ３４がこのアドレスに達する
と、該当するサービス・モジユールがこのアドレ
スと関連したチヤンネル・モジユール４４を経て
時分割多重内部線路４１に接続され、これは同時
にこのアドレスに格納されている番号と関連した
加入者モジユールを経て該当する加入者セツトに
接続される。このように、各アドレス・サイクル
中に、加入者セツトは第１図の所定のサービス・
モジユール１０に接続される。メモリ３２への番
号の書込みを制御回路配置３０によつて行なう
が、この制御回路配置は第１図の中央制御回路１
４の一部分を構成するものであつてもよく或いは
これをこの中央制御回路で制御するようになして
もよい。この目的のため、制御回路配置３０は所
望の加入者セツトの番号そ対応する組合わせビツ
トを線路３１を経てメモリ３２のデータ入力部へ
供給すると共に線路３３を経てメモリ３２を読取
りから書込みへ一時的に切換えるようになす。こ
の動作を接続が形成されるべきサービス・モジユ
ール１０或いはチヤンネル・モジユール４４に割
当てられるアドレスで行なう。この目的のため、
制御回路配置３０をアドレス（多重）線路３５に
接続する。その代わりに、メモリ３２が異なるア
ドレスで同時に書込み及び読取り出来るときに
は、書込みアドレス線路３３を経て供給すること
が出来る。

メモリ３２への番号の書込みは接続の形成に役
立つ。この場合、入呼び（incoming call）の評
価を、第１図につき説明したと同様に、中央制御
回路１４によつて行なう。これがため、入れられ
るべき番号は被呼者のアドレスによつて決まり、
一方この番号が書込まれるアドレスは任意のチヤ
ンネル・モジユール及びサービス・モジユールに
よつて定められる。先ず最初、接続された加入者
セツトから発する呼出し（Call）の評価を行なう
必要がある。この目的のため、制御回路配置３０
により、繋がれていない加入者セツトの番号を、
メモリ３２のあるアドレスすなわちチヤンネル・
モジユール４４ではなくモジユール４０が割当て
られているアドレスに、入れる。この目的のため
にアドレス０を使用するのが好ましい。このアド
レスが読取られらると直ちに、この加入者の呼出
要求は関連する加入者モジユール４８の出力部５
９、時分割多重内部線路４１及びモジユール４０
を経て制御回路配置へ供給される。呼出要求があ
ると、その後に制御回路配置はこの番号は繋がれ
ていないあるチヤンネル・モジユールに割当てら
れているメモリ３２のアドレスに書込まれ、そし
てそれ以降の接続が中央制御回路配置１４の制御
によつて関連したサービス・モジユールを経て形
成される。

これに対し呼出要求が無い場合には、次のまた
はいずれか次のアドレス・サイクル中にこのアド
レス０に他の番号が書込まれそしてこの番号に属
する加入者セツトがその呼出要求のためインタロ
ーゲシヨンされる等々である。例えば70msとい
うような予定の最小の応答時間では、ある加入者
の各インタロゲーシヨンの間にインタロゲーシヨ
ンが行なわれず内部制御を解除するような著しく
多くのアドレス・サイクルが存在するかもしれな
い。

個別の線路を両方向に対して使用する場合に
は、各アドレス・サイクルにおいて、接続された
加入者セツトはある信号ビツトを受信すると同時
にある信号ビツトを送出する。内部接続された別
の加入者回路においてこれら信号ビツトの処理の
同期をとるためには、アドレス・サイクルから導
出されるクロツク信号を全ての加入者回路に供給
すると共に全てのサービス・モジユールにも供給
してその簡単化を図つている。このクロツク信号
の供給は２進カウンタ４０の出力線路３９を用い
て行なうが、最上位の出力部または送信用出力部
を使用して簡単に行なつてもよいので、クロツク
信号を線路３９にアドレス０で生じさせる。この
クロツク信号は複数の加入者回路でのいくつもの
処理をトリガできるので、その直後に加入者モジ
ユール４８を切換えていくことは出来ない。この
ような理由のため、先ず第一にある１つのチヤン
ネル・モジユールを10進アドレス５に割当てるの
で、形成された対応する接続によつてこの割当て
られたチヤンネル・モジユール４４―５に接続さ
れる加入者は線路３９にクロツク信号が現われて
から５つのアドレスに対応する時間期間まではイ
ンタロゲーシヨンされない。時分割多重外部線路
１及び１１に4.096MHzの周波数でワード・リズ
ムが生じている場合には、５ビツトすなわち３２
の計数位置を有する２進カウンタ３４は、分周器
３６を考慮に入れて、線路３９に64KHzの周波
数のクロツク信号を生ずる。これがため、このク
ロツク信号と最初のサンプリング動作との間の時
間は2.5μsとなり十分である。クロツク信号が不
安定とならないようにするため、チヤンネル・モ
ジユールをアドレス・サイクルの最後の３つのア
ドレスには割当てを行なつていないので、アドレ
ス２８は最後のチヤンネル・モジユールに割当て
られる。

第１図に示した加入者局と同様に、第２図に示
すスイツチ回路網をモジユラ構造とし得る。すな
わち基本構造は第１図のサービス・モジユール１
０の全て、第２図の対応するチヤンネル・モジユ
ールの全ておよび同様に第２図の加入者モジユー
ル４８の全てを必ずしも含む必要があるわけでは
ない。その結果、このシステムを処理すべきトラ
ヒツク量の増大に応じて容易に適合させることが
させることができる。

【図面の簡単な説明】

第１図は高速時分割多重線路に対する接続のた
めの分散切換用交換機を示すブロツク線図、第２
図は第１図の交換機に使用される本発明のスイツ
チ回路網を示すブロツク線図、第３図は加入者モ
ジユールの構造を略図的に示すブロツク線図であ
る。 １，１１…時分割多重線路、２，４…時間期間
カウンタ、３…出力線路、６…コールデイテク
タ、７，９，３１，３３，４５，５１，５３…線
路、８…チヤンネル制御回路配置、１０―１〜１
０―ｎ…サービス・モジユール、１２…アダプタ
回路、１４…制御回路、１５…母線（または多重
線路）、１６…集信装置、１８―１〜１８―Ｎ…
加入者セツト、３０…制御回路配置、３２…メモ
リ、３４…カウンタ、３５…多重線路（またはア
ドレス線路）、３６…分周器、３８，４２，４２
―５〜４２―２８…アドレス・デコーダ、４０…
モジユール、４１…時分割多重内部線路、４４―
５〜４４―２８…チヤンネル・モジユール、４
６，４６―１〜４６―２５５…番号デコーダ、４
８，４８―１〜４８―２５５…加入者モジユー
ル、５０，５４，５８…切換モード増幅器、５７
…入力線路、５９…出力線路。

Claims (1)

1. 【特許請求の範囲】 １ 多数のチヤンネル・モジユールをそれよりも
   多数の加入者モジユールのうちの１つの加入者モ
   ジユールに対し、これら全てのチヤンネル・モジ
   ユールと全ての加入者モジユールとの相互接続を
   形成する時分割多重内部線路を経て、随意にその
   都度接続するための、特に集信装置としての使用
   のためのスイツチ回路網において、前記チヤンネ
   ル・モジユール４４―５〜４４―２８の個数と少
   なくとも等しい個数の記憶位置を有するメモリ３
   ２を備え、前記チヤンネル・モジユールの各々は
   これに固定割当てされた唯一個の記憶位置を有し
   ており、さらにアドレツシング装置３４は全ての
   前記記憶位置を循環する順序でかつ繰返しアドレ
   ツシングすると共に割当てられた各チヤンネル・
   モジユールを時分割多重内部線路４１に並列に接
   続し、このアドレス・サイクルは前記加入者モジ
   ユール４８―１〜４８―２５５の信号のサンプリ
   ング周期に等しくなしてあり、さらに前記メモリ
   ３２の出力部３７は異なる加入者モジユールに対
   し異なる番号を復号するようになした前記加入者
   モジユール４８―１〜４８―２５５の各々に対す
   る番号デコーダ４６―１〜４６―２５５の各々に
   並列に接続されており、ある番号デコーダはその
   番号を復号して関連する加入者モジユールを時分
   割多重内部線路４１に接続させるようになしてあ
   り、さらにある加入者モジユールとあるチヤンネ
   ル・モジユールとの間に接続を形成するために制
   御回路配置３０に該加入者モジユールと関連した
   番号デコーダの番号を該チヤンネル・モジユール
   に割当てられた記憶位置に書込むようになしてあ
   ることを特徴とするスイツチ回路網。 ２ 記憶位置の個数はチヤンネル・モジユール４
   ４―５〜４４―２８の個数よりも少なくとも１だ
   け多く、さらに各加入者モジユール４８―１〜４
   ８―２５５に関連した番号デコーダ４６―１〜４
   ６―２５５によつて切換えられる呼出信号出力線
   路５９を有し、さらに前記呼出信号出力線路は前
   記時分割多重内部線路４１を経て相互接続される
   と共に制御回路配置３０に接続され、さらに該制
   御回路配置は繋がれていない加入者モジユールの
   番号を数回のアドレス・サイクルにおいてチヤン
   ネル・モジユールが割当てられなかつた記憶位置
   に書込みかつこの記憶位置が読取られた時呼出信
   号に対する時分割多重内部線路をテストするよう
   になしてあることを特徴とする特許請求の範囲１
   記載のスイツチ回路網。 ３ 前記制御回路配置３０は利用出来る番号デコ
   ーダ４６―１〜４６―２５５によつて復号されな
   い番号を接続に割当てられない記憶位置に書込む
   ようになしてあることを特徴とする特許請求の範
   囲１または２記載のスイツチ回路網。 ４ 前記アドレツシング装置３４は循環２進カウ
   ンタとすることを特徴とする特許請求の範囲１〜
   ３のいずれか１つに記載のスイツチ回路網。 ５ 前記アドレツシング装置３４は各アドレスサ
   イクルにおいてクロツク信号を少なくとも全ての
   加入者モジユール４８―１〜４８―２５５に対し
   クロツクパルス線路３９を経て供給してそのサン
   プリングを同期させるようになしてあることを特
   徴とする特許請求の範囲１〜４のいずれか１つに
   記載のスイツチ回路網。 ６ 前記クロツク信号を最上位出力部からの信号
   または前記循環２進カウンタ３２からの伝送信号
   とすることを特徴とする特許請求の範囲４または
   ５記載のスイツチ回路網。 ７ 前記アドレツシング装置３４は前記チヤンネ
   ル・モジユール４２―５〜４２―２８及び前記加
   入者モジユール４８―１〜４８―２５５のアドレ
   ツシングを各クロツク信号で所定の期間にわたり
   割込むようになしてあることを特徴とする特許請
   求の範囲５または６記載のスイツチ回路網。 ８ アドレス・シーケンスが連続的に生じている
   場合には、クロツク信号の直後に続くアドレスに
   対してはチヤンネル・モジユール４４―５〜４４
   ―２８を少なくとも割当てないようになしてある
   ことを特徴とする特許請求の範囲７記載のスイツ
   チ回路網。 ９ チヤンネル・モジユール４４―５〜４４―２
   ８をクロツク信号の直前のアドレスに対しては割
   当てないようになしてあることを特徴とする特許
   請求の範囲８記載のスイツチ回路網。