JPS64897U - - Google Patents
Info
- Publication number
- JPS64897U JPS64897U JP9335387U JP9335387U JPS64897U JP S64897 U JPS64897 U JP S64897U JP 9335387 U JP9335387 U JP 9335387U JP 9335387 U JP9335387 U JP 9335387U JP S64897 U JPS64897 U JP S64897U
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- static rams
- gate array
- whose
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Description
第１図は本考案実施例の回路図である。
１……スタテイツクＲＡＭ、２……電気二重層
コンデンサ、３……ゲートアレイ、４……インバ
ータ、５……論理和回路、６……ダイオード、７
……デコーダ、８……システム・バス。
コンデンサ、３……ゲートアレイ、４……インバ
ータ、５……論理和回路、６……ダイオード、７
……デコーダ、８……システム・バス。
Claims (1)
- 複数個のスタテイツクＲＡＭと、入力信号をデ
コードして前記複数個のスタテイツクＲＡＭをチ
ツプセレクトするデコーダを有するゲートアレイ
とよりなるメモリ装置のメモリバツクアツプ回路
において、前記ゲートアレイ外に、前記各スタテ
イツクＲＡＭすべての電源端子とその供給電源と
の間に供給電源側を正極側として接続されるダイ
オードと、このダイオードの負極側と接地との間
に接続される電気二重層コンデンサとを具備し、
前記ゲートアレイ内に、正極側を前記供給電源に
接続されるインバータと、前記デコーダの各出力
と前記インバータの負極側出力とを入力とし出力
が前記各スタテイツクＲＡＭのそれぞれに入力さ
れる複数個の論理和回路とを具備していることを
特徴とするメモリバツクアツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9335387U JPS64897U (ja) | 1987-06-19 | 1987-06-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9335387U JPS64897U (ja) | 1987-06-19 | 1987-06-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS64897U true JPS64897U (ja) | 1989-01-05 |
Family
ID=30955867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9335387U Pending JPS64897U (ja) | 1987-06-19 | 1987-06-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS64897U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152588A (ja) * | 1983-02-21 | 1984-08-31 | Hitachi Ltd | 半導体メモリシステム |
| JPS60211524A (ja) * | 1984-04-06 | 1985-10-23 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6154828A (ja) * | 1984-08-25 | 1986-03-19 | 松下電工株式会社 | メモリ−バツクアツプ装置 |
-
1987
- 1987-06-19 JP JP9335387U patent/JPS64897U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152588A (ja) * | 1983-02-21 | 1984-08-31 | Hitachi Ltd | 半導体メモリシステム |
| JPS60211524A (ja) * | 1984-04-06 | 1985-10-23 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6154828A (ja) * | 1984-08-25 | 1986-03-19 | 松下電工株式会社 | メモリ−バツクアツプ装置 |