JPWO2000077850A1 - 半導体装置用インターポーザ形成用クラッド板、半導体装置用インターポーザ及びそれらの製造方法 - Google Patents
半導体装置用インターポーザ形成用クラッド板、半導体装置用インターポーザ及びそれらの製造方法Info
- Publication number
- JPWO2000077850A1 JPWO2000077850A1 JP2001-504009A JP2001504009A JPWO2000077850A1 JP WO2000077850 A1 JPWO2000077850 A1 JP WO2000077850A1 JP 2001504009 A JP2001504009 A JP 2001504009A JP WO2000077850 A1 JPWO2000077850 A1 JP WO2000077850A1
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor device
- clad plate
- forming
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
本発明は、安価に製造することができかつ良好な特性を有する半導体装置用インターポーザ形成用クラッド板、半導体装置用インターポーザ及びそれらの製造方法を提供することを目的とする。このため、導体層等10、17、18を形成する銅箔材19、24、33とエッチングストッパー層11、12を形成するニッケルめっき20、21を多層に積層すると共に圧接して半導体装置用インターポーザ形成用クラッド板34を形成し、このクラッド板34を選択的にエッチングして柱状導体17を形成し、配線層10を形成する銅箔材上に絶縁層13を形成し、クラッド板の柱状導体17形成面と反対側に半導体チップ接続用のバンプ18および配線層10を形成することによって、半導体装置用インターポーザを製造する。
Description
技術分野
本発明は、半導体チップを搭載する基板となる、半導体装置用インターポーザ
を形成するためのクラッド板、該クラッド材を用いて製造する半導体装置用イン
ターポーザ及びそれらの製造方法に関するものである。 背景技術 近年、電子機器の小型・軽量化、高機能化に伴い、それに搭載する半導体パー
ケージ装置にも小型化が要求され、小型の半導体パッケージ装置が開発されてき
た。そして、チップサイズとほぼ同程度のサイズの半導体装置が提案されている
。 特開平10−74807号公報にこのような半導体装置の製造方法が開示され
ており、その概略図を図12に示す。インターポーザ100(基板)の片面には
半導体チップ101が搭載され、基板上の配線パターン102と接続されている
。また、配線は、基板の厚み方向に形成されたビアホール103を通じて実装基
板側へ導通がなされ、ビアホールの実装基板側には外部接続用の半田バンプ10
4が形成されている。 以上のような構成の半導体装置において、インターポーザ両面の導通は、スル
ーホールを形成した後、めっき等により導電物質を充填することでなされている
。しかし、微細なスルーホールの形成およびそこへのめっき形成の工程は、技術
的に困難さが伴う上、比較的厚いメッキを施すことになり、コストが高くなると
いう課題があった。 本発明は、このような課題を解決しようとするものであり、安価に製造するこ
とができかつ良好な特性を有する半導体装置用インターポーザ形成用クラッド板
、それを用いた半導体装置用インターポーザ及びそれらの製造方法を提供するこ
とを課題とする。 発明の開示 本発明の半導体装置用インターポーザ形成用クラッド板は、銅箔材とニッケル
箔材を0.1〜3%の圧下率で圧接して製造されることを特徴とする。 本発明のクラッド板は、片面又は両面にニッケルめっきを具備する銅箔材と、
他の銅箔材又は片面にニッケルめっきを具備する銅箔材とを、0.1〜3%の圧
下率で圧接して製造されることを特徴とする。 本発明のクラッド板の他の特徴は、銅/ニッケル/銅/ニッケル/銅の5層で
あることである。 本発明の半導体装置用インターポーザは、前記のいずれかのクラッド板を選択
的にエッチングして、半導体チップとの接続用バンプ、配線層を形成し、半導体
チップと配線層の接続を、異方性導電接着剤を用いて半導体チップ接続用バンプ
を通じて行い、インターポーザの厚み方向の導通を、エッチングにより形成され
た柱状導体を介して行うことを特徴とする。 本発明の半導体装置用インターポーザの製造方法は、導体層等を形成する銅箔
材とエッチングストップ層を形成するニッケル箔材又はニッケルめっきを積層す
ると共に0.1〜3%の圧下率で圧接して半導体装置用インターポーザ形成用ク
ラッド板を形成し、クラッド板を選択的にエッチングして柱状導体を形成し、配
線層を形成する銅箔材上に絶縁層を形成し、クラッド板の柱状導体形成面と反対
側に半導体チップ接続用のバンプおよび配線層を形成することを特徴とする。 本発明のクラッド板の製造方法は、クラッド板を、真空槽内で銅箔とニッケル
箔又はニッケルめっきの接合面を予め活性化処理した後、銅箔とニッケル箔材又
はニッケルめっきを積層して0.1〜3%の圧下率で冷間圧接することによって
形成し、その際、活性化処理を、1×101〜1×10−2Paの極低圧不活
性ガス雰囲気中で、接合面を有する銅箔とニッケルめっきをそれぞれアース接
地した一方の電極Aとし、絶縁支持された他の電極Bとの間に1〜50MHzの
交流を印加してグロー放電を行わせ、かつ、グロー放電によって生じたプラズ
マ中に露出される電極の面積が、電極Bの面積の1/3以下で、スパッタエッ
チング処理することを特徴とする。 発明を実施するための最良の形態 以下、図1〜図10に示す一実施の形態を参照して、本発明を具体的に説明す
る。まず、本発明の一実施の形態に係る半導体装置の構造について、図10を参
照して説明する。 図示するように、銅箔からなる配線層10(厚み10〜100μmが好適であ
る)の両面にはニッケルめっきからなるエッチングストッパー層11、12(厚
み0.1〜3μmが好適である)が接合されている。配線層10の半導体チップ
1搭載側先端には、半導体チップ1との接続用バンプ18(厚みは10〜100
μmが好適である)が形成されている。また、配線層の実装基板側には絶縁樹脂
13が形成され、柱状導体17(厚み10〜100μmが好適である)によって
実装面との導通がなされ、実装面には半田バンプ2が形成されている。 次に、上記した半導体装置用インターポーザの製造方法について説明する。ま
ず、半導体装置用インターポーザを製造した際に内部導体層10となる銅箔19
(厚み10〜100μm好適である)の両面にエッチングストッパー層11、1
2となるニッケルめっき20、21を施してニッケルめっき銅箔材22を製造す
る(図1参照)。 次に、ニッケルめっき銅箔材22を、図11に示すクラッド板製造装置におけ
る巻き戻しリール23に巻き付ける。また、柱状導体17となる銅箔材24を巻
き戻しリール25に巻き付ける。巻き戻しリール23、25からニッケルめっき
銅箔材22と銅箔材24を同時に巻き戻し、その一部をエッチングチャンバ26
内に突出した電極ロール27、28に巻き付け、エッチングチャンバ26内にお
いて、スパッタエッチング処理して活性化する。 この際、活性化処理は、本出願人が先に特開平1−224184号公報で開示
したように、1×101〜1×10−2Paの極低圧不活性ガス雰囲気中で、
接合面を有するニッケルめっき銅箔材22と銅箔材24をそれぞれアース接地
した一方の電極Aとし、絶縁支持された他の電極Bとの間に1〜50MHzの交
流を印加してグロー放電を行わせ、かつ、前記グロー放電によって生じたプラ
ズマ中に露出される電極の面積が、電極Bの面積の1/3以下で、スパッタエ
ッチング処理することによって行う。 その後、真空槽29内に設けた圧延ユニット30によって冷間圧接し、3層構
造を有する半導体装置用インターポーザ形成用クラッド板31を巻き取りロール
32に巻き取る。 次に、この3層構造を有する半導体装置用インターポーザ形成用クラッド板3
1を再度巻き戻しリール23に巻き付ける。また、接続用バンプ18となる銅箔
材33(図1参照)を巻戻しリール25に巻き付ける。巻き戻しリール23、2
5からクラッド板31と銅箔材33をそれぞれ巻き戻し、その一部をエッチング
チャンバ26内に突出した電極ロール27、28に巻き付け、エッチングチャン
バ26内において、スパッタエッチング処理され活性化する。 この場合も、活性化処理は、同様に、1×101〜1×10−2Paの極低
圧不活性ガス雰囲気中で、接合面を有する半導体装置用クラッド板31と銅箔
材33をそれぞれアース接地した一方の電極Aとし、絶縁支持された他の電極B
との間に1〜50MHzの交流を印加してグロー放電を行わせ、かつ、前記グ
ロー放電によって生じたプラズマ中に露出される電極の面積が、電極Bの面積の
1/3以下で、スパッタエッチング処理することによって行い、図1に示すよ
うに、5層構造を有する半導体装置用クラッド板34を製造する。 なお、上記においては、銅箔材に予めニッケルめっきをしたものを圧接する例
を説明したが、ニッケルめっきに代えて上記設備を用いて銅箔材にニッケル箔を
圧接したものを用いることもできる。この場合銅箔材の両面にニッケル箔を圧接
したものも適用できる。 また、上記設備を使用して圧接を繰返し行うことにより、銅/ニッケル/銅/
ニッケル/銅という順番で、銅層を表裏層に設け、中間層にニッケル層を介した
多層のクラッド板を製造することができる。 さらに、上記巻き戻しリールを3台以上設けこれらのリールに銅箔材やニッケ
ル箔材などを設置し、3台以上のリールから箔材の供給を同時に受けることによ
り、1回の圧接で多層構造のクラッド板を製造することができる。 半導体装置用インターポーザ形成用クラッド板34を所望の大きさに切断した
後、図2〜図9を参照して説明する以下の工程を経て半導体装置用インターポー
ザを製造する。まず、図2に示すように、銅箔材24の表面にフォトレジスト膜
35を形成した後、露光・現像する。 次に、図3に示すように、銅箔材24の選択エッチングを行い、銅箔材24を
、柱状導体17を残して除去する。エッチング液としては、硫酸+過酸化水素水
液または過硫酸アンモニウム液等を用いることが望ましい。 そして、図4に示すように、ニッケル層20を選択エッチングにより除去する
。エッチング液としては、市販のNiエッチング液(例えばメルテックス社製、
メルストリップNー950)を用いることが望ましい。 次に、図5に示すように、絶縁樹脂39を塗布する。絶縁樹脂39としては、
例えばエポキシもしくはポリイミド樹脂等を用いることが望ましい。 そして、図6に示すように、樹脂39の表面を均一にするため、研磨を行う。
このとき、柱状導体17の頭部が表面に露出するようにする。又、上記研磨の代
わりに、柱状導体上の樹脂を化学的に除去して、頭部を露出させることも可能で
ある。 さらに、図7に示すように、銅箔材33の選択エッチングを行い、銅箔材33
を、柱状導体18を残して除去する。エッチング液としては、硫酸+過酸化水素
水液または過硫酸アンモニウム液等を用いることが望ましい。 次に、図8に示すように、ニッケル層21を除去する。エッチング液としては
、市販のNiエッチング液(例えばメルテックス社製、メルストリップNー95
0)を用いることが望ましい。 そして、図9に示すように、銅箔材の表面にフォトレジスト膜37を形成する
と共に露光、現像を行い、塩化第二鉄や硫酸+過酸化水素等を用いて銅箔19を
エッチング処理する。これにより、配線層が形成される。 図10に示すように、半導体チップ1を、導電粒子3を含む異方性導電接着剤
4によって、配線層の表面に接続する。また、実装基板側の柱状導体17に対応
する位置に、半田バンプ2を形成する。 産業上の利用可能性 以上説明してきたように、本発明の半導体装置用インターポーザ形成用クラッ
ド板においては、銅箔材とニッケル箔材を0.1〜3%の低圧下率で圧接したり
、片面又は両面にニッケルめっきを具備する銅箔材と、他の銅箔材又は片面にニ
ッケルめっきを具備する他の銅箔材を積層した状態で、0.1〜3%の低圧下率
で圧接する。このため、接合界面のストレスを低く抑えることによって接合界面
の平坦度を保持でき、かつ、加工性回復のための熱処理も不要であるため界面に
合金属は生成しないので、選択エッチング性に優れた半導体装置用インターポー
ザ形成用クラッド板を製造することができる。 本発明の半導体装置用インターポーザにおいては、上記した半導体装置用イン
ターポーザ形成用クラッド板を、選択的にエッチングして、半導体チップとの接
続用バンプ、配線層を形成し、インターポーザの厚み方向の導通を、エッチング
により形成された柱状導体を介して行うようにしているので、小型半導体装置に
対応できる半導体装置用インターポーザを、効率よく安価に製造することができ
る。また、半導体チップと配線層の接続を、導電粒子を含む異方性導電接着剤を
用いて半導体チップ接続用バンプを通じて行うようにしているので、半導体チッ
プ上にバンプを形成する必要がなく、半導体装置の低コスト化が図れる。 本発明の半導体装置用インターポーザの製造方法においては、導体層を形成す
る銅箔とエッチングストップ層を形成するニッケルめっきを積層すると共に圧接
して半導体装置用クラッド板を形成し、クラッド板を選択的にエッチングして柱
状導体を形成し、配線層を形成する銅箔材上に絶縁層を形成し、クラッド板の柱
状導体形成面と反対側に半導体チップ接続用のバンプおよび配線層を形成するこ
とによって半導体装置用インターポーザを製造するようにしているので、小型半
導体装置に対応できる半導体装置用インターポーザを効率よくかつ安価に製造す
ることができる。 本発明の半導体装置用インターポーザ形成用クラッド板の製造方法においては
、クラッド板を真空槽内で銅箔とニッケルめっきの接合面を予め活性化処理した
後、銅箔とニッケルめっきを積層して0.1〜3%の低圧下率で冷間圧接するこ
とによって形成するようにしたので、接合界面のストレスを低く抑えることによ
って接合界面の平坦度を保持でき、かつ、加工性回復のための熱処理も不要であ
り界面に合金層が生成しないので、選択エッチング性に優れた半導体装置用イン
ターポーザ形成用クラッド板を製造することができる。
を形成するためのクラッド板、該クラッド材を用いて製造する半導体装置用イン
ターポーザ及びそれらの製造方法に関するものである。 背景技術 近年、電子機器の小型・軽量化、高機能化に伴い、それに搭載する半導体パー
ケージ装置にも小型化が要求され、小型の半導体パッケージ装置が開発されてき
た。そして、チップサイズとほぼ同程度のサイズの半導体装置が提案されている
。 特開平10−74807号公報にこのような半導体装置の製造方法が開示され
ており、その概略図を図12に示す。インターポーザ100(基板)の片面には
半導体チップ101が搭載され、基板上の配線パターン102と接続されている
。また、配線は、基板の厚み方向に形成されたビアホール103を通じて実装基
板側へ導通がなされ、ビアホールの実装基板側には外部接続用の半田バンプ10
4が形成されている。 以上のような構成の半導体装置において、インターポーザ両面の導通は、スル
ーホールを形成した後、めっき等により導電物質を充填することでなされている
。しかし、微細なスルーホールの形成およびそこへのめっき形成の工程は、技術
的に困難さが伴う上、比較的厚いメッキを施すことになり、コストが高くなると
いう課題があった。 本発明は、このような課題を解決しようとするものであり、安価に製造するこ
とができかつ良好な特性を有する半導体装置用インターポーザ形成用クラッド板
、それを用いた半導体装置用インターポーザ及びそれらの製造方法を提供するこ
とを課題とする。 発明の開示 本発明の半導体装置用インターポーザ形成用クラッド板は、銅箔材とニッケル
箔材を0.1〜3%の圧下率で圧接して製造されることを特徴とする。 本発明のクラッド板は、片面又は両面にニッケルめっきを具備する銅箔材と、
他の銅箔材又は片面にニッケルめっきを具備する銅箔材とを、0.1〜3%の圧
下率で圧接して製造されることを特徴とする。 本発明のクラッド板の他の特徴は、銅/ニッケル/銅/ニッケル/銅の5層で
あることである。 本発明の半導体装置用インターポーザは、前記のいずれかのクラッド板を選択
的にエッチングして、半導体チップとの接続用バンプ、配線層を形成し、半導体
チップと配線層の接続を、異方性導電接着剤を用いて半導体チップ接続用バンプ
を通じて行い、インターポーザの厚み方向の導通を、エッチングにより形成され
た柱状導体を介して行うことを特徴とする。 本発明の半導体装置用インターポーザの製造方法は、導体層等を形成する銅箔
材とエッチングストップ層を形成するニッケル箔材又はニッケルめっきを積層す
ると共に0.1〜3%の圧下率で圧接して半導体装置用インターポーザ形成用ク
ラッド板を形成し、クラッド板を選択的にエッチングして柱状導体を形成し、配
線層を形成する銅箔材上に絶縁層を形成し、クラッド板の柱状導体形成面と反対
側に半導体チップ接続用のバンプおよび配線層を形成することを特徴とする。 本発明のクラッド板の製造方法は、クラッド板を、真空槽内で銅箔とニッケル
箔又はニッケルめっきの接合面を予め活性化処理した後、銅箔とニッケル箔材又
はニッケルめっきを積層して0.1〜3%の圧下率で冷間圧接することによって
形成し、その際、活性化処理を、1×101〜1×10−2Paの極低圧不活
性ガス雰囲気中で、接合面を有する銅箔とニッケルめっきをそれぞれアース接
地した一方の電極Aとし、絶縁支持された他の電極Bとの間に1〜50MHzの
交流を印加してグロー放電を行わせ、かつ、グロー放電によって生じたプラズ
マ中に露出される電極の面積が、電極Bの面積の1/3以下で、スパッタエッ
チング処理することを特徴とする。 発明を実施するための最良の形態 以下、図1〜図10に示す一実施の形態を参照して、本発明を具体的に説明す
る。まず、本発明の一実施の形態に係る半導体装置の構造について、図10を参
照して説明する。 図示するように、銅箔からなる配線層10(厚み10〜100μmが好適であ
る)の両面にはニッケルめっきからなるエッチングストッパー層11、12(厚
み0.1〜3μmが好適である)が接合されている。配線層10の半導体チップ
1搭載側先端には、半導体チップ1との接続用バンプ18(厚みは10〜100
μmが好適である)が形成されている。また、配線層の実装基板側には絶縁樹脂
13が形成され、柱状導体17(厚み10〜100μmが好適である)によって
実装面との導通がなされ、実装面には半田バンプ2が形成されている。 次に、上記した半導体装置用インターポーザの製造方法について説明する。ま
ず、半導体装置用インターポーザを製造した際に内部導体層10となる銅箔19
(厚み10〜100μm好適である)の両面にエッチングストッパー層11、1
2となるニッケルめっき20、21を施してニッケルめっき銅箔材22を製造す
る(図1参照)。 次に、ニッケルめっき銅箔材22を、図11に示すクラッド板製造装置におけ
る巻き戻しリール23に巻き付ける。また、柱状導体17となる銅箔材24を巻
き戻しリール25に巻き付ける。巻き戻しリール23、25からニッケルめっき
銅箔材22と銅箔材24を同時に巻き戻し、その一部をエッチングチャンバ26
内に突出した電極ロール27、28に巻き付け、エッチングチャンバ26内にお
いて、スパッタエッチング処理して活性化する。 この際、活性化処理は、本出願人が先に特開平1−224184号公報で開示
したように、1×101〜1×10−2Paの極低圧不活性ガス雰囲気中で、
接合面を有するニッケルめっき銅箔材22と銅箔材24をそれぞれアース接地
した一方の電極Aとし、絶縁支持された他の電極Bとの間に1〜50MHzの交
流を印加してグロー放電を行わせ、かつ、前記グロー放電によって生じたプラ
ズマ中に露出される電極の面積が、電極Bの面積の1/3以下で、スパッタエ
ッチング処理することによって行う。 その後、真空槽29内に設けた圧延ユニット30によって冷間圧接し、3層構
造を有する半導体装置用インターポーザ形成用クラッド板31を巻き取りロール
32に巻き取る。 次に、この3層構造を有する半導体装置用インターポーザ形成用クラッド板3
1を再度巻き戻しリール23に巻き付ける。また、接続用バンプ18となる銅箔
材33(図1参照)を巻戻しリール25に巻き付ける。巻き戻しリール23、2
5からクラッド板31と銅箔材33をそれぞれ巻き戻し、その一部をエッチング
チャンバ26内に突出した電極ロール27、28に巻き付け、エッチングチャン
バ26内において、スパッタエッチング処理され活性化する。 この場合も、活性化処理は、同様に、1×101〜1×10−2Paの極低
圧不活性ガス雰囲気中で、接合面を有する半導体装置用クラッド板31と銅箔
材33をそれぞれアース接地した一方の電極Aとし、絶縁支持された他の電極B
との間に1〜50MHzの交流を印加してグロー放電を行わせ、かつ、前記グ
ロー放電によって生じたプラズマ中に露出される電極の面積が、電極Bの面積の
1/3以下で、スパッタエッチング処理することによって行い、図1に示すよ
うに、5層構造を有する半導体装置用クラッド板34を製造する。 なお、上記においては、銅箔材に予めニッケルめっきをしたものを圧接する例
を説明したが、ニッケルめっきに代えて上記設備を用いて銅箔材にニッケル箔を
圧接したものを用いることもできる。この場合銅箔材の両面にニッケル箔を圧接
したものも適用できる。 また、上記設備を使用して圧接を繰返し行うことにより、銅/ニッケル/銅/
ニッケル/銅という順番で、銅層を表裏層に設け、中間層にニッケル層を介した
多層のクラッド板を製造することができる。 さらに、上記巻き戻しリールを3台以上設けこれらのリールに銅箔材やニッケ
ル箔材などを設置し、3台以上のリールから箔材の供給を同時に受けることによ
り、1回の圧接で多層構造のクラッド板を製造することができる。 半導体装置用インターポーザ形成用クラッド板34を所望の大きさに切断した
後、図2〜図9を参照して説明する以下の工程を経て半導体装置用インターポー
ザを製造する。まず、図2に示すように、銅箔材24の表面にフォトレジスト膜
35を形成した後、露光・現像する。 次に、図3に示すように、銅箔材24の選択エッチングを行い、銅箔材24を
、柱状導体17を残して除去する。エッチング液としては、硫酸+過酸化水素水
液または過硫酸アンモニウム液等を用いることが望ましい。 そして、図4に示すように、ニッケル層20を選択エッチングにより除去する
。エッチング液としては、市販のNiエッチング液(例えばメルテックス社製、
メルストリップNー950)を用いることが望ましい。 次に、図5に示すように、絶縁樹脂39を塗布する。絶縁樹脂39としては、
例えばエポキシもしくはポリイミド樹脂等を用いることが望ましい。 そして、図6に示すように、樹脂39の表面を均一にするため、研磨を行う。
このとき、柱状導体17の頭部が表面に露出するようにする。又、上記研磨の代
わりに、柱状導体上の樹脂を化学的に除去して、頭部を露出させることも可能で
ある。 さらに、図7に示すように、銅箔材33の選択エッチングを行い、銅箔材33
を、柱状導体18を残して除去する。エッチング液としては、硫酸+過酸化水素
水液または過硫酸アンモニウム液等を用いることが望ましい。 次に、図8に示すように、ニッケル層21を除去する。エッチング液としては
、市販のNiエッチング液(例えばメルテックス社製、メルストリップNー95
0)を用いることが望ましい。 そして、図9に示すように、銅箔材の表面にフォトレジスト膜37を形成する
と共に露光、現像を行い、塩化第二鉄や硫酸+過酸化水素等を用いて銅箔19を
エッチング処理する。これにより、配線層が形成される。 図10に示すように、半導体チップ1を、導電粒子3を含む異方性導電接着剤
4によって、配線層の表面に接続する。また、実装基板側の柱状導体17に対応
する位置に、半田バンプ2を形成する。 産業上の利用可能性 以上説明してきたように、本発明の半導体装置用インターポーザ形成用クラッ
ド板においては、銅箔材とニッケル箔材を0.1〜3%の低圧下率で圧接したり
、片面又は両面にニッケルめっきを具備する銅箔材と、他の銅箔材又は片面にニ
ッケルめっきを具備する他の銅箔材を積層した状態で、0.1〜3%の低圧下率
で圧接する。このため、接合界面のストレスを低く抑えることによって接合界面
の平坦度を保持でき、かつ、加工性回復のための熱処理も不要であるため界面に
合金属は生成しないので、選択エッチング性に優れた半導体装置用インターポー
ザ形成用クラッド板を製造することができる。 本発明の半導体装置用インターポーザにおいては、上記した半導体装置用イン
ターポーザ形成用クラッド板を、選択的にエッチングして、半導体チップとの接
続用バンプ、配線層を形成し、インターポーザの厚み方向の導通を、エッチング
により形成された柱状導体を介して行うようにしているので、小型半導体装置に
対応できる半導体装置用インターポーザを、効率よく安価に製造することができ
る。また、半導体チップと配線層の接続を、導電粒子を含む異方性導電接着剤を
用いて半導体チップ接続用バンプを通じて行うようにしているので、半導体チッ
プ上にバンプを形成する必要がなく、半導体装置の低コスト化が図れる。 本発明の半導体装置用インターポーザの製造方法においては、導体層を形成す
る銅箔とエッチングストップ層を形成するニッケルめっきを積層すると共に圧接
して半導体装置用クラッド板を形成し、クラッド板を選択的にエッチングして柱
状導体を形成し、配線層を形成する銅箔材上に絶縁層を形成し、クラッド板の柱
状導体形成面と反対側に半導体チップ接続用のバンプおよび配線層を形成するこ
とによって半導体装置用インターポーザを製造するようにしているので、小型半
導体装置に対応できる半導体装置用インターポーザを効率よくかつ安価に製造す
ることができる。 本発明の半導体装置用インターポーザ形成用クラッド板の製造方法においては
、クラッド板を真空槽内で銅箔とニッケルめっきの接合面を予め活性化処理した
後、銅箔とニッケルめっきを積層して0.1〜3%の低圧下率で冷間圧接するこ
とによって形成するようにしたので、接合界面のストレスを低く抑えることによ
って接合界面の平坦度を保持でき、かつ、加工性回復のための熱処理も不要であ
り界面に合金層が生成しないので、選択エッチング性に優れた半導体装置用イン
ターポーザ形成用クラッド板を製造することができる。
図1は、本発明の一実施の形態に係る半導体装置用インターポーザの製造方法
の工程説明図である。図2は、本発明の一実施の形態に係る半導体装置用インタ
ーポーザの製造方法の工程説明図である。図3は、本発明の一実施の形態に係る
半導体装置用インターポーザの製造方法の工程説明図である。図4は、本発明の
一実施の形態に係る半導体装置用インターポーザの製造方法の工程説明図である
。図5は、本発明の一実施の形態に係る半導体装置用インターポーザの製造方法
の工程説明図である。図6は、本発明の一実施の形態に係る半導体装置用インタ
ーポーザの製造方法の工程説明図である。図7は、本発明の一実施の形態に係る
半導体装置用インターポーザの製造方法の工程説明図である。図8は、本発明の
一実施の形態に係る半導体装置用インターポーザの製造方法の工程説明図である
。図9は、本発明の一実施の形態に係る半導体装置用インターポーザの製造方法
の工程説明図である。図10は、本発明の一実施の形態に係る半導体装置用イン
ターポーザの製造方法の工程説明図である。図11は、クラッド板の製造装置の
断面正面図である。図12は、従来の半導体装置用インターポーザの断面図であ
る。
の工程説明図である。図2は、本発明の一実施の形態に係る半導体装置用インタ
ーポーザの製造方法の工程説明図である。図3は、本発明の一実施の形態に係る
半導体装置用インターポーザの製造方法の工程説明図である。図4は、本発明の
一実施の形態に係る半導体装置用インターポーザの製造方法の工程説明図である
。図5は、本発明の一実施の形態に係る半導体装置用インターポーザの製造方法
の工程説明図である。図6は、本発明の一実施の形態に係る半導体装置用インタ
ーポーザの製造方法の工程説明図である。図7は、本発明の一実施の形態に係る
半導体装置用インターポーザの製造方法の工程説明図である。図8は、本発明の
一実施の形態に係る半導体装置用インターポーザの製造方法の工程説明図である
。図9は、本発明の一実施の形態に係る半導体装置用インターポーザの製造方法
の工程説明図である。図10は、本発明の一実施の形態に係る半導体装置用イン
ターポーザの製造方法の工程説明図である。図11は、クラッド板の製造装置の
断面正面図である。図12は、従来の半導体装置用インターポーザの断面図であ
る。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,CY,
DE,DK,ES,FI,FR,GB,GR,IE,I
T,LU,MC,NL,PT,SE),OA(BF,BJ
,CF,CG,CI,CM,GA,GN,GW,ML,
MR,NE,SN,TD,TG),AP(GH,GM,K
E,LS,MW,MZ,SD,SL,SZ,TZ,UG
,ZW),UA(AM,AZ,BY,KG,KZ,MD,
RU,TJ,TM),AE,AG,AL,AM,AT,
AU,AZ,BA,BB,BG,BR,BY,CA,C
H,CN,CR,CU,CZ,DE,DK,DM,DZ
,EE,ES,FI,GB,GD,GE,GH,GM,
HR,HU,ID,IL,IN,IS,JP,KE,K
G,KP,KR,KZ,LC,LK,LR,LS,LT
,LU,LV,MA,MD,MG,MK,MN,MW,
MX,MZ,NO,NZ,PL,PT,RO,RU,S
D,SE,SG,SI,SK,SL,TJ,TM,TR
,TT,TZ,UA,UG,US,UZ,VN,YU,
ZA,ZW
(72)発明者 大澤 真司
山口県下松市東豊井1296番地の1 東洋鋼
鈑株式会社技術研究所内
(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作
成したものである。
なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の
効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)に
より生ずるものであり、本掲載とは関係ありません。
Claims (6)
- 【請求項1】 銅箔材とニッケル箔材を0.1〜3%の圧下率で圧接して製造さ
れる半導体装置用インターポーザ形成用クラッド板。 - 【請求項2】 片面又は両面にニッケルめっきを具備する銅箔材と、他の銅箔材
又は片面にニッケルめっきを具備する銅箔材とを、0.1〜3%の圧下率で圧接
して製造される半導体装置用インターポーザ形成用クラッド板。 - 【請求項3】 前記クラッド板が、銅/ニッケル/銅/ニッケル/銅の5層であ
る請求項1又は2のクラッド板。 - 【請求項4】 請求項1〜3のいずれかに記載のクラッド板を選択的にエッチン
グして、半導体チップとの接続用バンプ、配線層を形成し、半導体チップと配線
層の接続を、異方性導電接着剤を用いて半導体チップ接続用バンプを通じて行う
ようにし、インターポーザの厚み方向の導通を、エッチングにより形成された柱
状導体を介して行う、半導体装置用インターポーザ。 - 【請求項5】 導体層等を形成する銅箔材とエッチングストップ層を形成するニ
ッケル箔材又はニッケルめっきを積層すると共に0.1〜3%の圧下率で圧接し
て半導体装置用インターポーザ形成用クラッド板を形成し、該クラッド板を選択
的にエッチングして柱状導体を形成し、配線層を形成する銅箔材上に絶縁層を形
成し、該クラッド板の柱状導体形成面と反対側に半導体チップ接続用のバンプお
よび配線層を形成することを特徴とする半導体装置用インターポーザの製造方法
。 - 【請求項6】 前記半導体装置用インターポーザ形成用クラッド板は、真空槽内
で前記銅箔と前記ニッケル箔又はニッケルめっきの接合面を予め活性化処理した
後、前記銅箔と前記ニッケル箔材又はニッケルめっきを積層して0.1〜3%の
圧下率で冷間圧接することによって形成し、その際、前記活性化処理を、1×
101〜1×10−2Paの極低圧不活性ガス雰囲気中で、接合面を有する前
記銅箔と前記ニッケルめっきをそれぞれアース接地した一方の電極Aとし、絶縁
支持された他の電極Bとの間に1〜50MHzの交流を印加してグロー放電を行
わせ、かつ、前記グロー放電によって生じたプラズマ中に露出される電極の面
積が、電極Bの面積の1/3以下で、スパッタエッチング処理することによっ
て行うようにしたことを特徴とする請求項1〜3記載のいずれかに記載の半導体
装置用インターポーザ形成用クラッド板の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-164454 | 1999-06-10 | ||
| JP16445499 | 1999-06-10 | ||
| PCT/JP2000/003746 WO2000077850A1 (fr) | 1999-06-10 | 2000-06-09 | Plaquage destine a former un element intercalaire dans un dispositif a semi-conducteur, un tel element intercalaire, et procede de fabrication associe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2000077850A1 true JPWO2000077850A1 (ja) | 2003-01-14 |
| JP4408009B2 JP4408009B2 (ja) | 2010-02-03 |
Family
ID=15793493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001504009A Expired - Fee Related JP4408009B2 (ja) | 1999-06-10 | 2000-06-09 | 半導体装置用インターポーザの製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6838318B1 (ja) |
| EP (1) | EP1193755B1 (ja) |
| JP (1) | JP4408009B2 (ja) |
| KR (1) | KR100711539B1 (ja) |
| CN (1) | CN1190836C (ja) |
| AU (1) | AU5246600A (ja) |
| TW (1) | TW495436B (ja) |
| WO (1) | WO2000077850A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196381A (ja) * | 2000-01-12 | 2001-07-19 | Toyo Kohan Co Ltd | 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法 |
| JP4447762B2 (ja) * | 2000-10-18 | 2010-04-07 | 東洋鋼鈑株式会社 | 多層金属積層板及びその製造方法 |
| JP4748340B2 (ja) * | 2001-03-22 | 2011-08-17 | 日立化成工業株式会社 | 金属薄膜層が形成された接続用導体内蔵の両面板製造方法 |
| AU2003220938A1 (en) * | 2002-05-28 | 2003-12-12 | Hitachi Chemical Co., Ltd. | Substrate, wiring board, semiconductor package-use substrate, semiconductor package and production methods for them |
| JP4288912B2 (ja) * | 2002-08-08 | 2009-07-01 | 日立化成工業株式会社 | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 |
| US7462942B2 (en) * | 2003-10-09 | 2008-12-09 | Advanpack Solutions Pte Ltd | Die pillar structures and a method of their formation |
| JP4105202B2 (ja) * | 2006-09-26 | 2008-06-25 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| EP1986230A2 (en) * | 2007-04-25 | 2008-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate and method of manufacturing semiconductor device |
| US20090196999A1 (en) * | 2007-12-12 | 2009-08-06 | Rohm And Haas Electronic Materials Llc | Adhesion promotion |
| US7863106B2 (en) | 2008-12-24 | 2011-01-04 | International Business Machines Corporation | Silicon interposer testing for three dimensional chip stack |
| US11315831B2 (en) | 2019-07-22 | 2022-04-26 | International Business Machines Corporation | Dual redistribution layer structure |
| KR102849670B1 (ko) * | 2021-09-30 | 2025-08-22 | 롯데에너지머티리얼즈 주식회사 | 캐리어박 부착 극박동박 및 이를 이용한 임베디드 기판의 제조 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0818145B2 (ja) * | 1988-02-26 | 1996-02-28 | 株式会社神戸製鋼所 | 電子部品用積層材の製造方法 |
| JPH0755384B2 (ja) * | 1988-03-02 | 1995-06-14 | 東洋鋼板株式会社 | クラッド金属板の製造法及びその装置 |
| JPH01278977A (ja) * | 1988-04-28 | 1989-11-09 | Japan Steel Works Ltd:The | 銅‐ニッケルクラッド材の製造方法 |
| US4896813A (en) * | 1989-04-03 | 1990-01-30 | Toyo Kohan Co., Ltd. | Method and apparatus for cold rolling clad sheet |
| KR100274764B1 (ko) * | 1991-11-29 | 2001-01-15 | 이사오 우치가사키 | 배선판의 제조법 |
| US5156923A (en) * | 1992-01-06 | 1992-10-20 | Texas Instruments Incorporated | Heat-transferring circuit substrate with limited thermal expansion and method for making |
| JPH05291744A (ja) * | 1992-04-10 | 1993-11-05 | Hitachi Chem Co Ltd | 多層配線板の製造法および多層金属層付絶縁基板 |
| SG44726A1 (en) * | 1993-04-27 | 1997-12-19 | Hitachi Chemical Co Ltd | Wiring board for electrical tests and method of manufacturing the same |
| US5482784A (en) * | 1993-12-24 | 1996-01-09 | Mitsui Mining And Smelting Co., Ltd. | Printed circuit inner-layer copper foil and process for producing the same |
| JP2833996B2 (ja) | 1994-05-25 | 1998-12-09 | 日本電気株式会社 | フレキシブルフィルム及びこれを有する半導体装置 |
| JP2630293B2 (ja) * | 1995-02-28 | 1997-07-16 | 日本電気株式会社 | 多層配線基板 |
| TW355162B (en) * | 1996-02-15 | 1999-04-01 | Toyo Kohan Co Ltd | Clad material |
| US5844310A (en) * | 1996-08-09 | 1998-12-01 | Hitachi Metals, Ltd. | Heat spreader semiconductor device with heat spreader and method for producing same |
| TW585813B (en) * | 1998-07-23 | 2004-05-01 | Toyo Kohan Co Ltd | Clad board for printed-circuit board, multi-layered printed-circuit board, and the fabrication method |
| JP2000188455A (ja) * | 1998-10-16 | 2000-07-04 | Hitachi Metals Ltd | 転写法用複合材およびその製造方法ならびにそれを用いたプリント基板および半導体装置 |
-
2000
- 2000-06-09 KR KR1020017015669A patent/KR100711539B1/ko not_active Expired - Fee Related
- 2000-06-09 US US10/009,196 patent/US6838318B1/en not_active Expired - Fee Related
- 2000-06-09 JP JP2001504009A patent/JP4408009B2/ja not_active Expired - Fee Related
- 2000-06-09 WO PCT/JP2000/003746 patent/WO2000077850A1/ja not_active Ceased
- 2000-06-09 AU AU52466/00A patent/AU5246600A/en not_active Abandoned
- 2000-06-09 CN CNB008087296A patent/CN1190836C/zh not_active Expired - Fee Related
- 2000-06-09 EP EP00937200A patent/EP1193755B1/en not_active Expired - Lifetime
- 2000-06-09 TW TW089111218A patent/TW495436B/zh not_active IP Right Cessation
-
2003
- 2003-04-10 US US10/410,256 patent/US6949412B2/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4110440B2 (ja) | リードフレーム用クラッド板の製造方法及びリードフレームの製造方法 | |
| JPWO2000019533A1 (ja) | リードフレーム用クラッド板、それを用いたリードフレーム及びその製造方法 | |
| KR100615382B1 (ko) | 프린트회로기판용 클래드판, 이를 사용한 다층프린트회로기판 및 그의 제조방법 | |
| JPWO2000077850A1 (ja) | 半導体装置用インターポーザ形成用クラッド板、半導体装置用インターポーザ及びそれらの製造方法 | |
| JP4408009B2 (ja) | 半導体装置用インターポーザの製造方法 | |
| JP4409137B2 (ja) | プリント配線板の製造方法 | |
| JP4195162B2 (ja) | 多層プリント配線板及びその製造方法 | |
| JP2011211248A (ja) | Qfn用金属積層板を用いたqfnの製造方法 | |
| JPWO2000076279A1 (ja) | プリント配線板、icカード及びプリント配線基板の製造方法 | |
| JPWO2001000508A1 (ja) | 半導体パッケージ用クラッド材およびそれを用いた半導体パッケージ | |
| JP4623622B2 (ja) | 半導体パッケージ用クラッド材の製造方法および半導体パッケージの製造方法 | |
| WO2001047330A1 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP5105625B2 (ja) | 半導体パッケージユニットの製造方法 | |
| JP2004058578A (ja) | キャリア付き積層金属箔及びそれを用いたパッケージの製造方法 | |
| JPWO2000005934A1 (ja) | プリント基板用クラッド板、それを用いた多層プリント配線基板及びその製造方法 | |
| JPWO2000078108A1 (ja) | 実装用材料、それを用いた実装用回路それを用いたプリント配線板 | |
| TW495438B (en) | Material for mounting, circuit for mounting using that material, printed circuit board using that circuit | |
| JPWO2001009950A1 (ja) | 半導体パッケージユニット | |
| JPWO2001047330A1 (ja) | 多層プリント配線板及びその製造方法 | |
| JP4190955B2 (ja) | 選択エッチング加工用導電板積層材の製造方法 | |
| JP2008147237A (ja) | Qfn用金属積層板及びその製造方法、並びに該qfn用金属積層板を用いたqfnの製造方法 | |
| JP2002329972A (ja) | 多層プリント配線基板の製造方法および多層プリント配線基板 |