KR0144246B1 - 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 LDD 구조의 트랜지스터 제조방법에 관한 것으로 폴리실리콘의 식각시 언더컷 현상을 이용하므로 소자의 크기를 줄이고 집적도를 향상시킴과 동시에 핫-캐리어에 대한 신뢰성을 개선하는 잇점이 있다.

이와 같은 본 발명의 LDD 구조의 트랜지스터 제조방법은 제1도전형 기판상에 제1절연막, 제1폴리실리콘, 제2절연막을 차례로 형성하는 공정과, 상기 제2저연막을 게이트 패턴으로 패터닝하는 공정과, 상기 패터닝된 제2절연막을 마스크로 이용하여 언더컷이 되도록 제1폴리실리콘을 습식 식각하는 공정과, 전면에 제2폴리실리콘을 형성하는 공정과, 상기 제1, 제2절연막 표면이 노출될 때까지 제2폴리실리콘을 에치백하여 게이트 패턴내에만 남도록 형성하는 공정과, 전면에 고농도 제2도전형 불순물을 주입하여 고농도 제2도전형 소오스 및 드레인영역을 형성하는 공정과, 상기 제2절연막을 제거하고 제2폴리실리콘 두께만큼 에치백하는 공정과, 전면에 저농도 제2도전형 불순물을 틸트 이온주입하여 저농도 제2도전형 소오스 및 드레인 영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.

Description

트랜지스터 제조방법

제1도는 종래의 LDD 구조의 트랜지스터 제조 공정단면도.

제2도는 본 발명의 LDD 구조의 트랜지스터 제조 공정단면도.

*도면의 주요부분에 대한 부호의 설명

11:실리콘기판12:산화막

13:제1폴리실리콘14:질화막

14a:질화막 마스크15:감광막

16:제2폴리실리콘17:소오스영역

18:드레인영역

본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 소자의 크기를 줄이고 핫 캐리어(Hot Carrier)에 의한 신뢰성을 개선하는데 적당하도록 한 트랜지스터 제조방법에 관한 것이다.

이중, 종래에 사용하던 한가지 방법을 제1도를 참조하여 설명하면 다음과 같다.

우선, 제1도(a)에 도시한 바와 같이 반도체기판(1)상에 산화막(2)을 성장시키고 액티브 마스크(Active Mask)(도시하지 않음)를 이용하여 필드 이온(도시하지 않음)을 주입한다.

그리고, O₂분위기에서 열처리를 행하여 소자 분리용인 제1필드산화막(3)을 형성한 후 상기 액티브 마스크를 제거한다.

이어서, 제1도(b)에 도시한 바와 같이 전면에 폴리실리콘(4)과 제1산화막(5)을 차례로 증착한 다음 질화막(6)을 증착하고 상기 질화막(6)을 액티브 영역에 게이트 패턴으로 패터닝(Patterning)한다.

다음에, 제1도(c)에 도시한 바와 같이 폴리실리콘(4)을 O₂분위기에서 열처리하여 열산화막(7)을 형성한다.

이때, 상기 폴리실리콘의 산화되지 않은 부분은 사다리꼴 형태를 갖는다.

이어서, 제1도(d)에 도시한 바와 같이 상기 열산화막(7)을 액티브 영역의 반도체 기판이 노출될 때까지 이방성 식각함으로써 사다리꼴 형태의 게이트전극(4a)을 형성한다.

다음에 제1도(e)와 같이 액티브영역의 노출된 상기 반도체 기판(1)과 게이트전극(4a) 표면상에 제2산화막(8)을 형성하고 고농도 n형 이온(As)주입하고 열처리하여 트랜지스터의 고농도 n형 소오스 및 드레인영역(9,10)을 정의한다.

이어서, 제1도(f)와 같이 상기 질화막(6)을 제거하고 저농도 n형 이온(P)을 주입하고 열처리하여 저농도 n형 소오스 및 드레인영역(n^-)을 형성하고 LDD 구조의 트랜지스터를 완성한다.

그러나, 종래의 LDD 구조의 트랜지스터 제조방법에 있어서는 폴리실리콘(4)을 열처리하여 열산화막(7)을 형성할 때, 실리콘기판도 함께 열산화되어 열산화막이 형성되게 되고, 이후 열산화막을 제거하면 실리콘기판이 리세스되어 채널이 짧아지는 숏채널(short chaanel)현상이 발생하며, 격리막 특성이 저하되는 문제점이 있었다.

본 발명은 이와같이 상술한 문제점을 해결하기 위하여 안출한 것으로 폴리실리콘의 습식 식각시 언더컷(Under Cut)현상을 이용하여 소자의 크기가 축소되므로 집적도의 향상과 실리콘기판이 열산화되지 않아 숏채널 편상의 발생을 방지하므로 소자의 신뢰성을 개선하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 트랜지스터 제조방법은 제1도전형 기판상에 제1절연막, 제1폴리실리콘, 제2절연막을 차례로 형성하는 공정과, 상기 제2절연막을 게이트 패턴으로 패터닝하는 공정과, 상기 패터닝된 제2절연막을 마스크로 이용하여 언더컷이 되도록 제1폴리실리콘을 습식 식각하는 공정과, 전면에 제2폴리실리콘을 형성하는 공정과, 상기 제1, 제2절연막 표면이 노출될 때까지 제2폴리실리콘을 에치백(Etch-back)하여 게이트 패턴내에만 남도록 형성하는 공정과, 전면에 고농도 제2도전형 불순물을 주입하여 고농도 제2도전형 소오스 및 드레인영역을 형성하는 공정과, 상기 제2절연막을 제거하고 제2폴리실리콘 두께만큼 에치백하는 공정, 전면에 저농도 제2도전형 불순물을 틸트 이온주입하여 저농도 제2도전형 소오스 및드레인영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.

이하, 참부된 제2도를 참조하여 본 발명을 상세히 설명하면 다음과 같다.

우선 제2도(a)와 같이 실리콘기판(11)상에 산화막(12)을 성장시키고 상기 산화막(12)상에 1200Å 이하의 두께를 가지는 제1폴리실리콘(13)과 1000Å 이하의 두께를 가지는 질화막(14)을 차례로 증착한다.

이어서, 제2도(b)와 같이 질화막(14) 위에 감광막(15)을 증착하고 노광 및 현상공정으로 감광막(f15)을 게이트 패턴으로 패터닝한 후 상기 감광막(15)을 마스크로 사용하여 상기 질화막(14)을 건식 식각함으로써 질화막 마스크(14a)를 형성한다.

다음에, 제2도(c)와 같이 상기 감광막(15)을 제거한 후 상기 질화막 마스크(14a)를 마스크로 하여 언더컷 현상을 이용한 습식 식각으로 상기 제1폴리실리콘(13)을 선택적으로 제거한다.

이때, 언더컷 현상으로 식각되는 상기 제1폴리실리콘(13)의 길이(△L)는 500Å 이상이다.

이어서 제2도(d)와 같이 전면에 500Å 이하의 두께를 갖는 제2폴리실리콘(16)을 증착한다.

이어서, 제2도(e)와 같이 상기 질화막 마스크(14a)의 표면 및 산화막(12)의 표면이 들어날 때까지 에치백하여 게이트 패턴을 패터닝된 상기 질화막 마스크(14a)의 하단 부분에만 남도록 상기 제2폴리실리콘(16)을 패터닝한다.

이어서, 제2도(f)와 같이 상기 질화막 마스크(14a)를 마스크로 하여 고농도 n형 이온을 주입하고 열처리하여 고농도 n형 소오스 및 드레인영역을 정의한다.

다음에, 제2도(g)와 같이 마스크로 사용된 상기 질화막 마스크(14a)를 식각하여 제거한다.

이어서, 제2도(h)와 같이 상기 제1폴리실리콘(13)과 제2폴리실리콘(16)을 상기 제2폴리실리콘(16)의 형성 두께만큼 에치-백(etch-back)한다.

그리고, 저농도 n형 이온을 틸트(Tilt) 공정으로 주입하고, 열처리하여 저농도 n형 소오스 및 드레인영역을 형성하므로써 본 발명의 LDD 구조의 트랜지스터를 완성한다.

이때, 상기 저농도 n형 이온을 큰 각도의 틸트 공정으로 주입할 때에는 첫째, 제2도(c)에 도시된 바와 같이 500Å 이상의 길이로 제1폴리실리콘(13)을 식각하는 공정 이후에 실시하여도 무방하고, 둘째, 제2도(f)에 도시된 바와 같이 고농도 n형 이온을 주입한 이후에 실시하여도 무방하다.

이상에서 상술한 본 발명의 LDd 구조의 트랜지스터 제조방법은 제1폴리실리콘의 식각시 언더컷 현상을 이용함으로, 소자의 크기가 축소되어 집적도가 향상되고 실리콘기판이 열산화되지 않아 숏채널 편상의 발생을 방지하므로 소자의 신뢰성을 개선하는 효과가 있다.

Claims (4)

1. 제1도전형 기판상에 제1절연막, 제1폴리실리콘, 제2절연막을 차례로 형성하는 공정과, 상기 제2절연막을 게이트 패턴으로 패터닝하는 공정과, 상기 패터닝된 제2절연막을 마스크로 이용하여 언더컷이 되도록 제1폴리실리콘을 습식 식각하는 공정과, 전면에 제2폴리실리콘을 형성하는 공정과, 상기 제1, 제2절연막 표면이 노출될 때까지 제2폴리실리콘을 에치백하여 게이트패턴내에만 남도록 형성하는 공정과, 전면에 고농도 제2도전형 불순물을 주입하여 고농도 제2도전형 소오스 및 드레인영역을 형성하는 공정과, 상기 제2절연막을 제거하고 제2폴리실리콘 두께만큼 에치백하는 공정과, 전면에 저농도 제2도전형 불순물을 틸트 이온주입하여 저농도 제2도전형 소오스 및 드레인 영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 트랜지스터 제조방법.
2. 제1항에 있어서, 상기 제1폴리실리콘의 두께는 2000Å 이하의 두께로 형성함을 특징으로 하는 트랜지스터 제조방법.
3. 제1항에 있어서, 상기 제2절연막은 1000Å 이하의 두께로 형성함을 특징으로 하는 트랜지스터 제조방법.
4. 제1항에 있어서, 제2폴리실리콘의 두께는 500Å 이하로 형성됨을 특징으로 하는 트랜지스터 제조방법.