KR100190801B1 - 광전지와, 그의 제조방법 및 제조장치 - Google Patents

Abstract

본 발명은, 고효율, 저열화를 나타내는 광전지의 제작을 목적으로 하며, 또한, 이광전지를 롤 투 롤법에 의해 대형면적에 불균일성없이 균일하게 고속으로 형성하는 것을 목적으로 한다.

i형 반도체층의 상부셀은 RF플라즈마CVD법으로, 중간셀 및/또는 하부셀은 마이크로파플라즈마CVD법으로 형성한다. 또, 광입사측의 불순물도핑층의 상부셀은 플라즈마도핑으로, 중간셀 및/또는 하부셀은 RF플라즈마CVD법으로 형성한다.

상기 목적은, 2층 또는 3층 탠덤형 광전지의 각 층에 대응한 막형성실을 설치하여, 롤 투 롤법으로 반도체층막을 연속적으로 형성함으로써 달성된다.

Description

광전지와, 그의 제조방법 및 제조장치

제 1도는 본 발명에 의한 2층탠덤형 광전지의 연속제조장치의 일례를 도시한 개략단면도

제 2도는 본 발명에 의한 3층탠덤형 광전지의 연속제조장치의 일례를 도시한 개략단면도

제 3도는 본 발명에 의한 장치에 있어서의 마이크로파플라즈마CVD방법에 의한 막형성실의 일례를 도시한 개략단면도

제 4도는 막형성실유닛의 일례를 도시한 개략도

제 5도는 본 발명에 의한 장치에 있어서의 RF플라즈마CVD방법에 의한 막형성실의 일례를 도시한 개략단면도

제 6도(A)는 본 발명에 의한 장치에 있어서의 스트립형 기판풀기실의 일례를 도시한 개략단면도이고, 제 6도(B)는 스트립형 기판감기실의 일례를 도시한 개략단면도

제 7도는 스티어링기구의 일례를 도시한 개략도

제 8도는 본 발명에 의한 2층탠덤형 광전지의 연속제조장치의 일례를 도시한 개략단면도

제 9도는 본 발명에 의한 2층탠덤형 광전지의 연속제조장치의 다른 일례를 도시한 개략단면도

제 10도는 본 발명에 의한 3층탠덤형 광전지의 연속제조장치의 다른 일례를 도시한 개략단면도

제 11도는 본 발명에 의한 3층탠덤형 광전지의 연속제조장치의 다른 일례를 도시한 개략단면도

제 12도는 본 발명에 의한 2층탠덤형 광전지의 일례를 도시한 개략단면도

제 13도는 본 발명에 의한 다른 2층탠덤형 광전지의 일례를 도시한 개략단면도

제 14도는 본 발명에 의한 또다른 2층탠덤형 광전지의 일례를 도시한 개략단면도

제 15도는 본 발명에 의한 3층탠덤형 광전지의 일례를 도시한 개략단면도

제 16도는 본 발명에 의한 다른 3층탠덤형 광전지의 일례를 도시한 개략단면도

제 17도는 본 발명에 의한 또다른 3층탠덤형 광전지의 일례를 도시한 개략단면도

* 도면의 주요부분에 대한 부호의 설명

(101),(201),(702A) : 스트립형 기판풀기실

(102A),(102B),(102C),(202A),(202B),(202C) : RF플라즈마CVD법에 의한 n(또는 p)형 반도체층 막형성실

(103A),(103B),(203A),(203B) : 마이크로파플라즈마CVD법에 의한 i형 반도체층 막형성실

(104),(204) : RF플라즈마CVD법에 의한 i형 반도체층 막형성실

(105C),(205C) : 플라즈마도핑에 의한 p(또는 n)형 반도체층 막형성실

(106),(206),(702B) : 스트립형 기판감기실

(107),(207),(403),(404),(603),(604),(705A),(705B) : 가스게이트

(108),(208),(401),(501),(601),(701A),(701B),(801) : 스트립형 기판

(109),(209),(703A) : 스트립형기판풀기용의 보빈

(110),(210),(703B) : 스트립형기판감기용의 보빈

(211A),(211B),(212A),(212B) : RF플라즈마CVD법에 의한 i형반도체층 막형성실

(1201),(1301),(1401),(1501),(1601),(1701) : 기판

(1202A),(1202B),(1302A),(1402A),(1402B),(1502A),(1502B),(1602A), (1702A),(1702B) : RF플라즈마CVD법에 의한 n형 반도체층

(1203),(1303),(1403),(1503),(1603),(1703) : 마이크로파플라즈마CVD법에 의한 i형반도체층

(1204),(1304),(1404),(1408),(1409),(1504),(1604),(1704),(1708),(1709) : RF플라즈마CVD법에 의한 i형 반도체층

(1205A),(1305A),(l305B),(1405B),(1505A),(1605A),(1605B),(1705B) : RF플라즈마CVD법에 의한 i형 반도체층

(1206),(1406),(1506),(1706) : 플라즈마도핑에 의한 p형 반도체층

(1210),(1310),(1410),(1510),(1610),(1710) : 투명도전막

(1211),(1311),(1411),(1511),(1611),(1711) : 집전전극

(1307),(1607) : 플라즈마도핑에 의한 n형 반도체층

본 발명은 태양전지 등의 광기전력소자인 광전지(photovoltaic cell)의 고속제조방법 및 장치에 관한 것으로서, 특히 실리콘계 비정질반도체로 이루어지고 플라즈마CVD공정에 의해 제조되어 높은 변환효율을 제공하는 광전지에 관한 것이다.

최근, 환경오염의 각종 심각한 문제들이 발생되어 보고되어 왔다. 그 동안, 빛을 이용한 광전변환소자인 태양전지를 사용하는 발전방식은, 핵발전에 의한 방사능오염,화력발전에 의한 지구온난화경향 및 지구의 각 부분에 비추는 태양의 경우에 있어서는 예상되지 않는 에너지원의 불균일한 분포라고 하는 문제점이 없고, 커다한 복잡한 설비를 필요로함이 없이 비교적 높은 발전효율을 얻을 수 있으며, 또한 지구환경에의 파괴적인 영향을 주지 않고 미래의 전력에 대한 증가하는 수요에 대응할 수 있는 청정한 발전장치로서 관심과 주의를 끌어왔다. 따라서, 이의 실용화를 위해 각종 연구와 개발을 수행하고 있다.

이상으로부터 알 수 있는 바와 같이, 전력에 대한 각종 수요를 커버하기 위한 수단으로서 태양전지를 사용하는 발전장치를 설치하는 데 기본적으로 필요한 것은, 사용할 태양전지가 충분히 높은 광전변환효율과 우수한 특성안정성을 제공함과 동시에 대량생산 가능성이다.

이와 관련해서, 각 일반 가정의 전력에 대한 모든 수요를 수용하기 위해서 1세대당 대략 3kw출력의 태양전지가 필요하다는 것은 일반적으로 공지되어 있다. 예를 들어 태양전지의 광전변환효율이 대략 l0%라고 가정하면, 각 세대가 필요로 하는 전력을 얻기 위한 태양전지의 총면적은 대략 30m²이다. 따라서, 예를 들면, 100,000세대에 전력을 공급하기 위해서는 총면적이 3,000,000m²인 태양전지가 필요하다.

이상의 점으로부터, 쉽게 얻을 수 있는 실란 등의 재료가스를 글로방전공정에 의해 분해해서, 유리 또는 금속시트로 이루어진 비교적 값싼 기판상에 비정질실리콘등의 비정질반도체막을 퇴적함으로써 제조할 수 있는 이들 태양전지는, 단결정실리콘을 이용해서 형성한 태양전지에 비해서 양산효율이 높고 제조비용이 낮다는 점에서 우수하므로, 이러한 태양전지에 대한 각종 제조방법 및 장치가 제안되어 있다.

예를 들면, 미국특허공보 제 4,400,409호 명세서에는 롤 투 롤 방식(roll-to-roll system)을 이용한 연속 플라즈마 CVD장치가 개시되어 있으며, 이 장치에 의하면, 해당 장치내에 복수의 글로방전영역을 형성하고, 소망의 폭과 충분한 길이를 지닌 가요성스트립형 기판을, 해당 기판이 상기 글로방전영역을 순차 통과하는 경로를 따라 배치하고, 각 글로방전역역에서 기판상에 소요의 도전성 반도체층을 퇴적하면서 기판을 그의길이방향으로 연속적으로 반송함으로써 반도체접합을 지닌 대형면적의 전지를 연속적으로 형성할 수 있다. 이상의 기재로부터 이 롤 투 롤방식은 각각 대형 면적을 지닌 반도체소자의 양산에 적합한 방법인 것으로 알려져 있다.

한편, 마이크로파를 이용한 플라즈마처리가 이 분야에 있어서 최근 주목되고 있다. 마이크로파는, 그들의 높은 주파수에 의해 고주파 등의 종래의 높은 주파수보다 높은 레벨로 에너지밀도를 상승시킬 수 있으므로, 플라즈마의 효율적인 발생과 적절한 유지에 적합하다.

예를 들면, 일본국 특개평 3-30419호 공보에는 마이크로파플라즈마CVD처리를 이용한 롤 투 롤형 퇴적막형성방법 및 장치가 개시되어 있으나, 마이크로파에 의해 플라즈마를 발생함으로써 저압하에서도 퇴적막을 형성할 수 있고, 이 퇴적막의 특성열화의 원인으로 되는 활성종의 중합이 방지되어 고품질의 퇴적막이 얻어지며, 플라즈마내에서 폴리실란 등의 입자의 형성이 제어되어, 막형성 속도를 현저히 향상시킬 수 있다.

또, 일본국 특개평 3-30419호공보에는, p-i-n구조의 광전지를 롤 투 롤형 방법에 의해 연속적으로 제조하기 위하여, 마이크로파플라즈마CVD법에 의해 i형 반도체층을, RF플라즈마CVD법에 의해 n및 p형 반도체층을 형성하는 구성의 장치가 개시되어 있다.

비정질실리콘으로 이루어진 광전지에 대해서는, 일반적으로 p-i-n 또는 n-i-p형 막구조가 사용되나, 이러한 층구조에 있어서, i형 반도체층은 입사광을 흡수하도록 소정의 특정막두께를 필요로 하는 한편, n형 및 p형 반도체층은 i형 반도체층의 약 1/10정도의 극히 작은 막두께만을 필요로 하므로, 롤 투 롤 방식에 있어서 높은 막형성속도를 제공하는 마이크로파플라즈마CVD법에 의해 소정의 막두께를 필요로 하는 i형 반도체층을 형성할 경우에 있어서도, n형 및 p형 반도체층은 막형성속도가 비교적 낮은 RF플라즈마CVD법에 의해 형성할 수 있다. 또, 극히 높은 막형성속도를 제공하는 마이크로파플라즈마CVD법에 의해 극히 얇은 반도체박막을 재현성좋게 형성하기 위해서는 고도의 숙련된 기술을 요하므로, 비교적 막형성 속도가 낮은 RF플라즈마CVD법에 의해서는 극히 얇은 반도체박막을 우수한 재현성으로 보다 쉽게 형성할 수 있다.

높은 막형성속도를 제공하는 마이크로파플라즈마CVD법을 이용해서 롤 투 롤방식으로 i형 반도체층을 형성할 경우, RF플라즈마CVD법에 비해서 스트립기판의 반송속도를 실제로 가속시킬 수 있다. 스트립형 기판의 반송속도를 높이면, n형 및 p형 반도체층의형성시 막형성에 요하는 시간을 일정하므로, 막형성실의 길이는 스트립형 기판반송방향에 있어서 반송속도에 비례해서 확장시킬 필요가 있다. 그러나, RF플라즈마CVD법에 있어서도 대형면적상에 재현성높게 얇고 균질의 비정질반도체층을 형성하는 데는 한계가 있고, 또, 예를 들면 특정막두께보다 두껍거나 얇은 등의 막두께의 편차발생 그리고 도전성 등의 특성의 불균일을 피할 수 없다. 특히, i형반도체층의 광입사측에 배열된 p형 또는 n형 불순물도핑층의 막두께는, 적어도 해당 불순물 도핑층에 의한 광의 흡수에 기인해서 i형 반도체층으로의 입사광량이 감소하는 것을 방지하기 위해서 감소시킬 필요가 있다. 그러나, 종레의 RF플라즈마CVD법에 의해서는 확장된 막형성실내에서 얇고 균질의 불순물도핑층을 대형 면적으로 형성하기가 곤란하고, 이러한 곤란성은 이와같이 해서 형성된 광전지의 특성의 편차 및 불균일의 원인으로 되고 있었다.

대부분의 경우, 예를 들면 태양전지 또는 배터리 등의 광전지는, 광전지의 단위모듈을 직렬 또는 병렬 접속해서 유닛화하여 소망의 전류 또는 전압을 얻는 데 사용되고, 이들 단위모듈은, 단위 모듈간의 출력전압 및 출력전류의 특성의 편차 및 불균일을 보다 적게 할 필요가 있고, 또 단위모듈형성단계에 있어서, 해당 특성을 결정하는 최대요인인 반도체적층막의 특성이 균일성을 가질 필요가 있다. 단위모듈조립공정을 간단화하기 위하여, 대형면적에 걸쳐 특성이 우수한 반도체적층막을 형성할 수 있도록 함으로써, 태양전지 등의 광전지의 양산성을 증가시킴과 동시에 제조비용을 대폭 삭감할수 있다. 이와 관련해서, 종래의 i형 반도체를 마이크로파CVD법에 의해 형성하고 또 n형 및 p형 반도체층을 RF플라즈마CVD법에 의해 형성하는 반도체적층막의 연속형성장치에 있어서는, 제조될 광전지용의 반도체적층막의 특성에 있어서 편차 및 불균일을 나타내기 쉽다고 하는 문제점이 있다.

또한, n형 및 p형 비정질반도체층의 형성방법으로서는 이온주입법이 공지되어 있다.이 이온주입법에 의하면, 불순물이온의 주입강도를 제어함으로써 n형 및 p형 반도체층의 두께를 제어할 수 있다. 일반적으로, 이온생성유닛, 이온을 빔으로 추출하는 유닛, 빔 주사유닛으로 구성된, 불순물이온을 주입하는 이온주입장치는, 구조가 복잡하고 값비싸므로, 비정질반도체로 이루어진 광전지를 높은 생산성으로 저렴하게 생산하기에는 부적합하여, 불순물도핑층의 형성수단으로서는 사용되지 않았다.

한편, 초LSI 등에 필요한 극히 얕은 광접합을 형성하는 방법으로서는, 상기 이온주입법에 의해서가 아니라, 불순물가스의 플라즈마에 의해서 불순물을 도입하는 플라즈마도핑법이 최근 주목되고 있고, 초LSI프로세스핸드북(사이언스포럼, 1990년 발간)에 보고 되어 있다. 또 1988년 제 35화 응응물리학관계연합강연회 강연예고집 30p-N-6의 콜렉션에는, i형비정질실리콘막을 불순물가스의 고주파플라즈마로 노광해지 비정질실리콘막에 불순물을 도핑하는 것이 개지되어 있다. 그러나, 이 플라즈마도핑법을 태양전지 등의 광전지의 불순물도핑층의 형성에 적용하는 것은 개시되어 있지 않고, 탠덤형 장전지의 제조시에 상기 플라즈마도핑법에 의해 만족할 만한 광전지를 제조하는 방법에 대해서는 전혀 알려져 있지 않다.

또, 결정계 태양전지에지는 발견되지 않는 광조사에 따라 발생되는 특성열화현상(Staebler-Wronski effect )이 비정질실리콘계 태양전지에지 나타나므로, 고효율배향기술 및 대형면적제조기술에 의거한 비용삭감의 성취뿐만 아니라 전력적용의 수행에 대해서 중요한 과제이다. 광열화기재의 해결책 및 그의 대책에 대해서는, 불순물감소의 점에서의 반도체재료, 탠덤형전지구조의 점에서의 소자 및 가열어닐링처리 등의 특성을 회복하기 위한 처리에 관한 각종면에서 많은 조사와 연구가 행해져 왔다. 특히, 최근, i형반도제층의 막두께의 감소 및 광열화의 제어가 가능한 탠덤형 전지구조의 사용에 대해서 다수의 밴드갭을 지닌 태양전지률 적층함으로씨 고효율을 달성할 수 있으므로 주목되고 있다. 특히 이들 탠덤형 전지구조중에서도 3층 탠덤형전지구조는, 2층 탠덤형 구조에 비해서 보다 넓은 파장범위에 있어서 입사광스팩트럼을 사용할 수 있으므로, 높은 광전변환효율과 높은 출력전압을 얻을 수 있다는 점에서 우수하다.

그러나, 2층 또는 3층탠덤형 광전지는 6층 또는 9층 이상의 복수층으로 이루어져 있으므로, 이 경우의 과제는, 다층구조로 이루어진 반도체적층막을 어떻게 고속으로 재현성 높게 연속적으로 형성할 수 있느냐에 있다.

이상 설명한 바와 같이, 종래의 롤 투 롤형 반도체적층막연속형성장치는, 막두께가 두꺼운 i형 반도체층을 고속막형성이 가능한 마이크로파플라즈마 CVD법에 의해 형성한 때에, 제조되는 광전지의 특성에 편차 및 불균일성이 나타나기 쉽다고하는 문제점이 있다, 이러한 문제점을 감안해서 이루어진 본 발명의 목적은, 우수한 특성을 지닌 광전지용의 반도체적층막이 편차 및 불균일성없이 대형 면적상에 형성된 광전지와, 이러한 광전지를 고속으로 연속적으로 제조가능한 제조방법 및 장치를 제공하는데 있다.

본 발명의 다른 목적은, 특성의 열화를 제어함과 동시에 높은 광전변환효율 및 높은 출력전압을 제공가능한 2층 또는 3층탠덤형 광전지용 반도체적층막과, 이러한 광전지를 재현성 우수하게 고속으로 연속제조가능한 장치를 제공하는 데 있다,

본 발명에 의한 2층탠덤형 광전지와, 그의 제조방법 및 제조장치는 다음과 같다.

2층탠덤형의 광전지는, 실리콘계 비정질(amorphous) 또는 미정질(microcrystalline)반도체로 이루어진, 적어도 제 1도전형을 지닌 제 1반도체층과, 주요부가 마이크로파플라즈마 CVD법에 의해 형성된 제 li형 반도체층과, 상기 제 1도전형과는 반대의 도전형을 지닌 제 2반도체층과, 상기 제 1도전형을 지닌 제 3반도체층과, RF플라즈마 CVD법에 의해 형성된 제 2i형 반도체층과, 상기 제 1도전형과는 반대의 도전형을 지닌 제 4반도체층을 순차적으로 구비한 적층구조를 지님으로써, 상기 제2반도체층이 RF플라즈마 CVD법에 의해 형성되고 상기 제 4반도체층이 플라즈마도핑에 의해 형성된 것을 특징으로 한다.

또, 기관상에 실리콘계 비정질 또는 미정질 반도체의 적층막을 형성한 광전지의 제조방법은, RF플라즈마 CVD법에 의해 n(또는 p)형 반도체층을 형성하는 공정과, 마이크로파플라즈마 CVD법에 의해 i형 반도체층을 형성하는 공정과, RF플라즈마 CVD법에 의해 p(또는 n)형 반도체층을 형성하는 공정과, RF플라즈마 CVD법에 의해 n(또는 p)형 반도체층을 형성하는 공정과, RF플라즈마 CVD법에 의해 i형 반도체층을 형성하는 공정과, 플라즈마도핑에 의해 p(또는 n)형 반도체층을 형성하는 공정이 순차적으로 이루어진 것을 특징으로 한다.

스트립형 기관상에 실리콘계 비정질 또는 미정질 반도체의 적층막을 연속적으로 형성하는 광전지제조장치는, 적어도 스트립형 기관풀기실과, RF플라즈마 CVD법에의한 n(또는 p)형 반도체층 막형성실과, 마이크로파플라즈마 CVD법에 의한 i형 반도체층 막형성실과, RF플라즈마 CVD법에 의한 P(또는 n)형 반도체층막형성실과, RF플라즈마 CVD법에 의한 n(또는 P)형 반도체층 막형성실과, RF플라즈마 CVD법에 의한 i형 반도체층 막형성실과, 플라즈마도핑에 의한 p(또는 n)형 반도체층 막형성실과, 스트립형 기관감기실을 구비하고, 상기 각 막형성실은 상기 스트립형 기관의 이동방향을 따라 상기한 순서로 배치되고, 또 각가 가스게이트를 개재해서 접속되어, 상기 각 막형성실을 관통해서 연속적으로 이동하는 상기 스트립형 기관상에 실리콘계 비정질 또는 미정질반도체층의 적층막을 연속적으로 형성하도록 구성된 것을 특징으로 한다.

바람직하게는, 본 발명에 의한 광전지의 제조장치에 있어서, 상기 가스게이트를 개재해서 배치된 상기 마이크로파플라즈마 CVD법에 의한 상기 i형 반도체층 막형성실과 상기 RF플라즈마 CVD법에 의한 상기 p(또는 n)형 반도체층 막형성실 사이에는, 또, RF플라즈마 CVD법에 의한 i형 반도체층막형성실이 가스게이트를 개재해서 설치되는 것을 특징으로 한다.

또한, 바람직하게는, 본 발명에 의한 광전지의 제조장치에 있어서, 상기 가스게이트를 개재해서 배치된 상기 마이크로파플라즈마 CVD법에 의한 상기 i형 반도체층막형성실과 상기 RF플라즈마 CVD법에 의한 상기 n(또는 p)형 반도체층 막형성실사이에는, 또 RF플라즈마 CVD법에 의한 i형 반도체층막형성실이 가스게이트를 개재해서 설치되어 있는 것을 특칭으로 한다.

다음에, 본 발명에 의한 3층탠덤형 광전지와, 그의 제조방법 및 제조장치는 다음과 같다.

3층탠덤형의 광전지는, 실리콘계 비정질 또는 미정질 반도체로 이루어진, 제 1도전형을 지닌 제 1반도체층과, 주요부가 마이크로파플라즈마 CVD법에 의해 형성된제 1 i형 반도체층과, 상기 제 1도전형과는 반대의 도전형을 지닌 제 2반도체층과, 상기 제 1도전형을 지닌 제 3반도체층과, 주요부가 마이크로파플라즈마 CVD법에 의해 형성된 제 2i형 반도체층과, 상기 제 1도전형과는 반대의 도전형을 지닌 제 4반도체층과, 상기 제 1도전형을 지닌 제 5반도체층과, RF플라즈마 CVD법에 의해 형성된 제 3i형 반도체층과, 상기 제 1도전형과는 반대의 도전형을 지닌 제 6반도체층을 순차적으로 구비한 적층구조를 지님으로써, 상기 제 2반도체층과 상기 제 4반도체층이 RF플라즈마 CVD법에 의해 형성되고, 상기 제 6반도체층이 플라즈마도핑에 의해 형성된 것을 특징으로 한다.

또, 기판상에 실리콘계 비정질 또는 미정질 반도체의 적층막을 형성한 광전지의 제조방법은, RF플라즈마 CVD법에 의해 n(또는 p)형 반도체층을 형성하는 공정과, 마이크로파플라즈마 CVD법에 의해 i형 반도체층을 형성하는 공정과, RF플라즈마 CVD법에 의해 p(또는 n)형 반도체층을 형성하는 공정과, RE플라즈마 CVD법에 의해 n(또는 p)형 반도체층을 형성하는 공정과, 마이크로파플라즈마 CVD법에 의해 i형 반도체층을 형성하는 공정과, RF플마즈마 CVD법에 의해 p(또는 n)형 반도체층을 형성하는 공정과, RF플라즈마 CVD법에 의해 p(또는 n)형 반도체층을 형성하는 공정과, RF플라즈마 CVD법에 의해 i형 반도체층을 형성하는 공정과, 플라즈마도핑에 의해 p(또는 n)형 반도체층을 형성하는 공정으로 이루어진 것을 특징으로 한다.

또한, 스트립형 기판상에 실리콘계 비정질 또는 미정질 반도체의 적층막을 연속적으로 형성하는 광전지제조장치는, 적어도 스트립형 기판풀기실과, RF플라즈마 CVD법에 의한 n(또는 p)형 반도체층 막형성실과, 마이크로파플라즈마 CVD법에 의한 i형 반도체층 막형성실과, RF플라즈마 CVD법에 의한 p(또는 n)형 반도체층막형성실과, RF플라즈마 CVD법에 의한 n(또는 p)형 반도체층 막형성실과, 마이크로파플라즈마 CVD법에 의한 i형 반도체층 막형성실과, RF플라즈마 CVD법에 의한 p(또는 n)형 반도체층막형성실과, RF플라즈마 CVD법에 의한 n(또는 p)형 반도체층막형성실과, RF플라즈마CVD법에 의한 i형 반도체층 막형성실과, 플라즈마도핑에 의한 p(또는 n)형 반도체층 막형성실과, 스트립형 기판감기실을 구비하고, 상기 각 막형성실은 상기 스트립형 기판의 이동방항을 따라 상기한 순서로 배치되고, 또 각각 가스게이트를 개재해서 접속되어, 상기 각 막형성실을 관통해서 연속적으로 이동하는 상기 스트립형 기판상에 실리콘계 비정질 또는 미정질 반도체층의 적층막을 연속적으로 형성하도록 구성된 것을 특징으로 한다.

바람직하게는, 본 발명에 의한 광전지의 제조장치에 있어지, 상기 가스게이트를 개재해지 배치된 상기 마이크로피플라즈마CVD법에 의한 상기 i형 반도체층 막형성실과, 상기 RF플라즈마CVD법에 의한 상기 p(또는 n)형 반도세층 막형성실사이에는, 또 RF플라즈마CVD법에 의한 i형 반도체층막형성실이 가스게이트를 개재해서 설치되어 있는 것을 특징으로 한다.

또한, 바람직하게는, 본 발명에 의한 광전지의 제조장치에 있어서, 상기 가스게이트를 개재해서 배치된 상기 마이크로마플라즈마CVD법에 의한 상기 i형 반도체층 막형성실과 상기 RF플라즈마CVD법에 의한 상기 n(또는 p)형 반도체층막형성실사이에는, 또 RF플라즈마CVD법에 의한 i형 반도체층막형성실이 가스게이트를 개재해서 실치되어 있는 것을 특징으로 한다.

이하, 첨부도면을 참조하면서, 본 발명의 바람직한 실시예를 상세히 설명하다.

[2층탠덤형 광전지]

제 1도는 본 발명에 의한 반도체적층막의 연속형성장치의 기본적인 일례를 도시한 개략도이다. 제 1도에 있어서, 본 발명에 의한 반도체적층막의 연속형성장치는 기본적으로, 부재용의 스트립형 기판풀기실(101)과, RF(고주파)플라즈마CVD법에 의해 제 1도 전형 반도체층을 형성화는 n(또는 p)형 반도체층막형성실(102A)과, 마이크로파플라즈마CVD법에 의한 3개의 막형성실을 내부에 구비한 i형 반도체층막형성실(103)과, RF플라즈마CVD법에 의한 상기 제 l도전형과는 다른 제 2도전형의 p(또는 n)형 반도체층막형성실(105A) 각, RF플라즈마CVD법에 의한 n(또는 p)형 반도체층막형성실 (102B)과, RF플라즈 CVD법에 의한 i형반도체층막형성실(104)과, 플라즈마도핑에 의한 p(또는 n)형 반도체층 막형성실 (105B)과, 스트립형 기판감기실(106)을, 상호가스게이트(107)로 접속해서 구성되어 있다.

본 발명에 의한 장치에 있어서, 스트립형 기판(l08)은, 스트립형 기판풀기실(101)에서 보빈(109)으로부터 풀려, 해당 스트립형 기판이 스트립형 기판감기실(106)에서 보빈(110)에 의해 감길때까지, 가스게이트에 의해 상호 접속된 6개의 막형성실을 통과해서 이동함으로써, 해당표면상에 n-i-p-n-i-p구조 또는p-i-n-p-i-n구조의 비정질반도체로 이루어진 적층막이 형성된다.

본 발명지들은 예의 연구결과 얻어진 이하의 지견에 의거하고 또 검토를 반복해서 본 발명을 완성하였다.

본 발명자들은, 제 1도에 도시한 롤 투 롤형 장치에 있어서, RF플라즈마CVD법에 의해 광입사면에서 보아서 비교적 막두께가 얇은 최상층의 i형 반도체층을, 마이크로파플라즈마CVD법에 의해 광입사면에서 보아서 비교적 막두께가 두꺼운 최하층의 i형 반도체층을, 그리고 RF플라즈마CVD법에 의해 n형 및 p형 반도체층을 형성함으로써, n-i-p-n-i-p구조 또는 p-i-n-p-i-n구조를 지닌 비정질 실리콘계 반도체로 이루어진 2층 탠덤형 광전지를 형성하였다.

이 장치에 있어서, 마이크로파플라즈마CVD법에 의한 i형 반도체층막형성실(103)에서의 막형성속도는 약 8nm/sec의 극히 고속이므로 2층탠덤형 광전지용의 반도체적층막의 고속막형성이 가능하였다. 상부의 n-i-p-구조 광전지의 i형 반도체층을 비교적 막형성속도가 느린 RF플라즈마CVD법에 의해 형성하더라도, 2층 탠덤형 광전지에 있어서의 상부전지의 i형 반도체층상에 하부전지의 i형 반도체층에 대한 것보다도 강한 빛을 조사하면 하부전지의 i형 반도체층보다도 상부전지의 i형 반도체층의 두께를 얇게 할 수 있어 동등한 레벨의 출력전류를 얻을 수 있으므로, i형 반도체층의 저속막형성속도에 의해 반도체층의 전체막의 고속형성을 방해하지 않았다. 이러한 고속막형성에 의해서 스트립형 기판의 반응속도를 높이는 것이 가능하였다. 예를 들면, 스트립형 기판의 반응속도률 약 100cm/min까지 올린다고 하더라도, i형 반도체층막형성실(103)내에 각각 길이가 20cm정도인 3개의 막형성실을 형성해 놓음으로써 i형 반도체층을 약300nm 형성할 수 있었다.

또, 광전지의 i형 반도체층의 광입사측의 불순물도핑층으로서는, 불순물도핑층에 의한 광흡수를 방지하기 위하여, 밴드갭이 큰 비정질실리콘카바이드 및 단파장의 흡수율이 작은 미세결정 실리콘 등의 실리콘계 재료를 사용하는 것이 바람직하다. 이와 관련해서, 본 발명자들은 광입사측에서의 불순물도핑층에서 비정질실리콘보다도 약 3자리수 높은 도전율율 얻을 수 있는 미세결정 실리콘을 사용하였다. 이 경우, RF플라즈마CVD법에 의해 불순물이 도입된 도전율이 높은 미세결장층의 고속형성시에 다음과 같은 문제점이 있었다.

구체적으로는, 실리콘원자를 함유하는 재료가스의 유량을 증가시켜 막형성속도를 상승시키면, 재료가스의 유량에 대한 고주파전력의 비율이 낮아져서 미세결정막을 형성할 수 없게 되어, 이 막은 비정질층으로서 형성되어, 도전율이 급격히 낮아짐으로써, 광전지의 특성열화를 일으킨다고 하는 문제점이 있다. 한편, 고주파력을 증가지키고 막형성속도률 상승시키면, 막형성속도 및 막형성영역내의 도전율이 증가하여, 막형성영역전체에 걸쳐서 극히 얇은 막을 균일하게 형성할 수 없고, 미세결정화를 위해서는 거대한 양의 고주파전력이 요구되고, 또 극히 큰 전원이 필요해짐과 동시에 전력을 균일하게 공급하기도 어렵게 된다. 또, 비정상 방전이 일어나기 쉽다는 문제점이 있다.

이상의 이유에 의해, RF플라즈마CVD법은 전도율이 높은 미세결정실리콘의 극히 얇은 층의 고속형성에 한계가 있으므로, 10nm정도의 박층은 약 10nm/min이하의 막형성속도에서 형성할 필요가 있다.

따라서, 종래의 롤 투 롤형 장치에 있어서의 마이크로파플라즈마CVD법에 의해 i형반도체층을 형성한 경우, i형 반도체층의 광입사측에서 불순물도핑층을 형성하기 위해서는 스트립형 기판의 반송방향으로 긴 막형성실을 필요로 하였다.

그러한 긴 막형성실(105A),(105B)에처,10nm정도의 극박막의 불순물도핑층을 품질좋고 균일하게 형성하는 것이 매우 곤란하였음에도 불구하고, 본 발명자들은 보다 양호한 막형성조건을 발견하기 위아여 도입하는 재료가스의 유량을 변화시켜서 제조한 광전지의 특성에 대한 막형성조건의 적응성을 연구하였다. 이 연구를 통해서, 본 발명들은 가장 입사광쪽에 불순물도입층을 형성하는 막형성실(105B)에 공급하는 실리콘재료가스SiH₄유량을 감소시켜 최종적으로는 0이 되도록해서 광전지를 제조할 수 있다는 것을 발견하였다. 즉, 본 발명자들은, 실리콘원자의 재료가스를 함유하지 않는 플라즈마에 의해서도 i층반도체층상에 불순물도핑층을 형성할 수 있는 동시에, n-i-p-n-i-p또는 p-i-n-p-i-n구조의 2층탠덤형 광전지를 제조할 수 있다는 것을 발견하였다. 이러한 발견결과는, 불순물을 도핑한 실리콘막을 적층해서 불순물도핑층을 형성하는 종래의 사상으로부터는 결코 추측할 수 없는 것이다.

2차이온질량분광분석법(SIMS)에 의해, 제작된 광전지의 실리콘원소와 불순물원소의 막두께방향의 분포를 분석한 결과, i형 반도체층의 표면을 SiH₄를 유입시킴이 없이 플라즈마에 노출시킨 경우에도 i층 반도체층상에 10nm정도의 고농도의 극박막의 불순물도핑층이 형성되었음을 확인하였다. 이와 마찬가지로, 제작된 광전지의 i층반도체층상의 불순물도핑층의 편차 및 불균일상의 분석에 의해서, SiH₄를 공급하지 않는 경우에 있어서의 불순물도핑층의 막두께의 균일성이 소정막두께를 지니는 막을 적층하는데 필요한 정도의 SiH₄를 공급한 경우에 있어서보다도 높은 것을 확인하였다.

이와 같이 SiH₄의 실리콘재료가스를 공급하지 않고도 불순물도핑층이 형성된 이유는, 불순물을 함유하는 실리콘계 비정질반도체가 퇴적되지않고 B₂H₆, PH₃등의 불순물을 함유하는 도핑가스가 플라즈마에 의해 불순물이온으로 이온화되어, 플라즈마에너지에 의해 i층 반도제층의 표면근방의 극박막영역에 주입되는 소위 플라즈마도핑이 행해지기 때문인 것으로 생각된다.

또, 그 원인은 알려지 있지 않으나, 본 발명자들은 그들의 실험을 통해서, 광전지의 불순물도핑층 등의 50nm정도의 비교적 얇은 미세결정막을 형성하는 경우에 있어서, SiH₄만을 함유하는 플라즈마에 의해 i층막을 퇴적한 후에 B₂H₆및 기타 불순물을 함유하는 플라즈마에 의해 i충막을 플라즈마도핑해서 형성한 p형 미세결정막의 결정성은, SiH₄의 실러콘재료가의 B₂H₆의 불순물가스를 함유하는 혼압가스의 플라즈마에 의해 퇴적한 p형 미세결정막보다도 양호하다는 것을 발견하였다. 미세결정 i형반도세층을 플라즈마도핑할 경우, i형 반도체층의 결정성의 열화를 방지하는 것이 중요하다.

이를 위하여, 플라즈마도핑시 불순물원소를 함유하는 가스와 동시에 수소가스를 다량 공급하는 것이 바람직하다.

수소가스는 플라즈마에 의해 여기상태의 수소로 되어 막표면에 작용해서 막표면을 미세화하여, 형성되는 불순물도핑층의 결정성을 항상시킨다. 이 때의 수소가스의 유량은 불순물원소률 함유하는 가스(희석되지 않은 것)보다도 10배이상인 것이 바람직하고, 보다 바람직하게는 100배 이상이다.

퇴적막의 표면상의 온도가 높을 때, 막표면에 대한 여기상태의 수소의 작용은, 퇴적막의 표면으로부터 수소의 제거에 의해 저하되므로, 플라즈마도핑시의 기판온도는 400℃이하가 바람직 하고, 보다 바람직 하게는 300℃이하, 최적으로는 200℃이하이다.

플라즈마CVD법에 의해 p형불순물로서 B를 함유하는 미세결정막을 퇴적할 때, 결정성이 열화하기 쉬워, 비정질막이 형성되는 경향이 있다.

이것은, 2층이상의 다층으로 p-i-n접합을 지닌 광전지를 적층할 때에도 마찬가지이다.

전술한 바와 같이 SiH₄가스의 공급없이 i형반도체층상에 플라즈마도핑에 의한 광전지의 제조에 있어서, 본 발명지들은, 방전전력을 일정레벨로 유지하면지 방전주파수를 1KHz에서부터 10KHz, 75KHz, 400KHz, 1MHz, 40MHz, 13.56MHz로 변화시키고 또 이들 각 방전주파수에서 플라즈마도핑을 행하여 7종류의 광전지를 제작하였다. 그 결과, 본 발명자들은 1KHz∼13.56MHz의 각 방전주파수에서 만족할 만한 특성을 지닌 광전지를 대형 면적으로 편차 및 불균일성이 없이 형성할 수 있음을 발견하였다.

또, 본 발명자들은 제 1도에 도시한 장치를 이용해서 막형성실(l05A)내에지도 SiH₄가스를 공급함이 없이 i형 반도체층의 광입사측에서 불순물도핑층을 전부 형성하였다.

SiH₄가스를 공급하면서 RF플라즈마CVD법에 의해 각층을 형성한 경우에 비해서, 상기 제조한 탠덤형 광전지의 출력특성(광의 조사시의 전압-전류특성)에 있어서 곡선인자의 저하가 관찰되었으며, 광전지의 특성을 충분히 얻을 수 없었다. 그러나, 막형성실(105B)에tj 광입사측에 가장 가까운 불순물도핑층만을 플라즈마도핑에 의해 형성한 경우에는, 이러한 곡선인자의 저하는 관찰되지 않았다.

제 1도에 도시한 장치에 있어서 막형성실(102A),(103),(105A)에지만 막을 형성해서 마이크로마플마즈마CVD법에 의해 형성한 i형 반도체층을 지닌 싱글형 광전지를 제조한경우, 상기 곡선인자의 저하는 관찰되지 않고, 막형성실(l05A)에처의 불순물도핑층의 형성방법을 RF플라즈마CVD법에서 플라즈마도핑법으로 변경하더라도 광전지의 특성은 충분하게 얻어졌다.

즉, i형반도체층의 광입사측에지 불순물도핑층을 플라즈마도핑에 의해 형성하고 이 불순물도핑층상에 반대도전형의 반도체층을 또 퇴적한 정우에만 곡선인자의 저하가 관장되는 것은 명백하다.

상기 연구결과에 의거한 본 발명은, 편차 및 불균일성이없이 고속으로 대형면적상에 고품위의 광전지를 제조가능한 장치의 실현을 목적으로 한다. 구체적으로는, 본 발명은 마이크로파플라즈마CVD법에 의해 i형반도체층을, RF플라즈마CVD법에 의해 n형 및 p형반도체층을 형성한 반도체적층막을 위해서 종래의 롤 투 롤형 연속형성장치에 있어서, i형 반도체층상에 대형면적의 얇고 균질의 불순물도핑층을 형성하기 곤란하다는 문제점과, 상기 장치를 이용해서 제조한 광전지의 특성에 있어서 편차 및 불균일성이 발생하기 쉽다는 문제점을, 가장 광입사속에 위치하는 불순물도입층을 플라즈마도핑에 의해 형성함으로써 해소함과 동시에, 편차 및 불균일성없이 대형면적상에 고속으로 고품위의 2층탠덤형 광전지를 연속적으로 제조하는 데 그 목적이 있다.

[3층 탠덥형 광전지]

제 2도는 본 발명에 의한 반도체적층막의 연속형성장치의 기본적인 일례를 도시한 개략도이다. 제 2도에 있어서, 본 발명에 의한 반도체적층막의 연속형성장치는 기본적으로 스트립형 기판풀기실(101)과, RF플라즈마CVD법에 의한 n(또는 p)형 반도체층막형성실(102A)과, 마이크로파플라즈마CVD법에 의한 3개의 막형성실을 내부에 구비한 i형 반도체층막형성실(103A)과, RF플마즈마CVD법에 의한 p(또는 n)형 반도체층 막형성실(105A)과, RF플라즈마CVD법에 의한 n(또는 p)형 반도체층막형성실(102B)과, 마이크로마플라즈마CVD법에 의한 3개의 막형성실을 내부에 구비한 i형반도체층막형성실(103B)과, RF플라즈마CVD법에 의한 p(또는 n)형 반도체층막형성실(l05B)과, RF플라즈마CVD법에 의한 n(또는 p)형 반도체층 막형성실(102c)과, RF플라즈마CVD법에 의한 i형 반도체층막형성실(104)과, 플라즈마도핑에의한 p(또는n)형반도체층막형성실(105c)과, 스트립형 기판감기실(106)을, 상호 가스게이트(l07)로 접속해서 구성되어 있다.

본 발명에 의한 장치에 있어서, 스트립형 기판(108)은, 스트립형 기판풀기실(101)에 서 보빈(109)으로부러 풀려, 스트립형 기판이 스트립형 기판감기실(106)에서 보빈(1l이에 의해 감길때까지, 가스게이트에 의해 상호 접속된 9개의 막형성실을 통과함으로써, 해당 표면상에 n-i-p-n-i-p-n-i-p구조 또는 p-i-n-p-i-n-p-i-n구조의 비정질반도체로 이루어진 적층막이 형성된다.

본 발명지들은 예의 연구결과 얻어진 이하의 지견에 의거하고 또 검토를 반복해서 본 발명을 완성하였다.

본 발명자들은, 제 2도에 도시한 롤 투 롤형 장치에 있어지, RF플라즈마CVD법에 의해 광입사면에서 보아서 비교적 막두께가 얇은 최상층의 2개의 i형 반도체층을, 마이크로파플라즈마CVD법에 의해 광입사면에처 보아서 비교적 막두께가 두꺼운 최하층의 2개의 i형반도체층을, 그리고 RF플라즈마CVD법에 의해 n형 및 p형 반도체층을 형성함으로써, n-i-p-n-i-p-n-i-p구조 또는 p-i-n-p-i-n-p-i-n구조를 지닌 비정질 실리콘계 반도체로 이루어진 3층 탠덤형 광전지를 형성하였다.

이 장치에 있어서, 마이크로파플라즈마CVD법에 의한 i형 반도체층막형성실(103A),(103B)에처의 막형성속도는 약 8nm/sec의 극히 고속이므로 3층탠덤형 광전지용의 반도체적층막의 고속막형성이 가능하였다. 최상부의 n-i-p구조 광전지의 i형 반도체층을 비교적 막형성속도가 느린 RF플라즈마CVD법에 의해 형성하더라도, 직렬로 접속된 3층탠덤형 광전지에 있어서의 최상부전지의 i형 반도체층상에 강한 빛을 조사하면 3개의 전지의 i형 반도체층중에서 최상부전지의 i형 반도세층의 두께를 보다 얇게 할수 있어 동동한 레벨의 출력전류를 얻을 수 있으므로, i형 반도체층의 지속막형성속도에 의해 반도체층의 전체막의 고속형성을 방해하지 않았다. 이러한 고속막형성에 의해서 스트립형 기판의 반송속도를 높이는 것이 가능하였다. 예를 들면, 스트립형 기판의 반송속도를 약 100cm/min까지 올린다고하더라도, i형 반도체층막형성실(103A),(103B)내에 각각 길이가 20cm정도인 3개의 막형성실을 형성해 놓음으로써 i형 반도체층을 약300nm 형성할 수 있었다.

상기 2층탠덤형 광전지와 마찬가지로 광전지의 i형 반도체층의 광입사측의 불순물도핑층으로서는, 불순물 도입층에 의한 광흡수를 방지하기 위하여, 밴드갭이 큰 비정질실리콘카바이트 및 단파광의 흡수율이 작은 미세결정 실리콘 등의 실리콘계 재료를 사용하는 것이 바람직하다. 이와 관련해서, 본 발명자들은 광입사측에서의 불순물도핑층에서 비정질실리콘보다도 약 3자리수 높은 도전율을 얻을 수 있는 미세결정실리콘을 사용하였다. 이 경우, RF플라즈마CVD법에 의해 불순물이 도입된 도전율이 높은 미세결정층의 고속형성시에 상기 2층탠덤형 전지에 대해처 설명한 바와 같은 문제점이 있었다.

즉, 본 발명자들은, 실리콘원자의 재료가스를 함유하지 않는 가스플라즈마에 의해서 i형반도체층상에 불순물도핑층을 형성함과 동시에, n-i-p-n-i-p-n-i-p또는p-i-n-p-i-n-p-i-n구조의 3층탠덤형 광전지를 제조할 수 있다는 것을 발견하였다. 이러한 발견결과는, 불순물을 도핑한 실리콘막을 적층해서 불순물도핑층을 형성하는 종래의 사상으로부터는 결코 얻을 수 없는 것이다.

또, 본 발명자들은 제 2도에 도시한 장지를 이용해서 막형성실(105A),(105B)내에서도 SiH₄가스를 공급함이 없이 i형 반도체층의 광입사속에서 불순물도밍핑층을 전부 형성하였다.

SiH₄가스를 공급하면서 RF플라즈마CVD법에 의해 각층을 형성한 경우에 비해서, 상기 제조한 탠덤형 광전지의 출력특성(광의 조사지의 전압-전류특성)에 있어서 곡선인자의 저하가 관찰되었으며, 광전지의 특성을 충분히 얻을 수 없었다. 그러나, 막형성실(105C)에서 광입사측에 가장 가까운 불순물도핑층만을 플라즈마도핑에 의해 형성한 경우에는, 이러한 곡선인자의 저하는 관찰되지 않았다.

제 2도에 도시한 장치에 있어처 막형성실(102A),(103A),(105A)에서만 막을 형성해서 마이크로파플라즈마CVD법에 의해 형성한 i형 반도체층을 지닌 싱글형 광전지를 제조한 경우, 상기 곡선인자의 저하는 관찰되지 않고, 막형성실(105A)에지의 불순물도핑층의 형성방법을 RF플라즈마CVD법에서 플라즈마도핑법으로 변경하더라도 광전지의 특성은 충분하게 얻어졌다.

즉, i형반도체층의 광입사측에서 불순물도핑층을 플라즈마도핑에 의해 형성하고 이 불순물도핑층상에 반대도전형의 반도체층을 또 퇴적한 경우에만 곡선인자의 저하가 관찰되는 것은 명백하다.

상기 연구결과에 의거한 본 발명은, 편차 및 불균일성이없이 고속으로 대형면적상에 고품위외 광전지를 제조가능한 장치의 실현을 목적으로 한다. 구체적으로는, 본 발명은 마이크로파플라즈마CVD법에 의해 i형반도체층을, RF플라즈마CVD법에 의해 n형 및 p형반도체층은 형성한 반도체적층막은 위해서 종래의 롤 투 롤형 연속형성장치에 있어서, i형 반도체층상에 대형면적의 얇고 균질의 불순물도핑층을 형성하기 곤란하다는 문제점과, 상기 장치를 이용해서 제조한 광전지자의 특성에 있어서 편차 및 불균일성이 발생하기 쉽다는 문제점을, 가장 광입사속에 위치하는 불순물도입층을 플라즈마도핑에 의해 형성함으로써 해소함과 동시에, 편차 및 불균일성없이 대형면적상에 고속으로 고품위의 3층탠덤형 광전지를 연속적으로 제조하는 데 그 목적이 있다.

(마이크로플마즈마CVD법에 의한 i형 반도체층막형성실)

본 발명에 의한 2층 또는 3층 탠덤형 광전지를 사용하는 장치에 있어서, 마이크로파플라즈마CVD법에 의한 i형반도체층 막형성실이란, 연속적으로 이동하는 스트립형 기판상에 마이크로마플라즈마CVD법에 의해 대략 순수한 실리콘계 비정질반도체층을 연속해서 형성하기 위한 막형상실을 말한다.

본 발명에 의한 장치에 있어서 마이크로파플라즈마CVD법에 의한 복수의 i형 반도체층막형상실은, 복수의 막형성조건하에서 1층을 형성하기 위하여 또는 소정치수에 걸쳐서 1개의 막형성실의치수를 일정크기이상으로 확장함이 없이 스트립형 기판의 이동속도의 고속화에 부응하기 위하여, 상호 연결가능하게 실치되어 있다.

또, 본 발명에 의한 장치에 있어서, 플라즈마를 형성하기 위한 마이크로파전력은 마이크로파플라즈마CVD법에 의한 막형성실내로 도입할 필요가 있다. 이 경우, 마이크로파전력공급수단이란, 일본국 특개명 3-30419호 공보에 개시된 바와 같은 마이크로파투과성부재로 이루어진 마이크로파도입창, 일본국 특개명 3-30420호 공보에 개시된 바와 같은 마이크로파누설도파관 및 일본국 특개명 3-30421호 공보에 개시된 바와 같은 마이크로파방사안테나 등의 수단과 이들 수단과 자기형성장치화를 조합해서 ECR조건을 충족시키는 수단일 수 있다.

마이크로파전력투입수단으로서 사용되는 마이크로파투과성부재를 구비한 마이크로파도입창에 대해서는 이하에 상세히 설명한다.

마이크로마투과성부재는 마이크로파도입창의 선단부에 설치되어, 마이크로파도입창이 설치된 외기와 막형성실내의 진공분위기를 분리함과 동시에, 내부공간과 외부공간과의 압력차를 견딜 수 있는 구조로 설계되어 있다. 특히, 마이크로파루과성부재는, 마이크로파의 진행방항을 따른 단면형상이 바람직하게는 원형, 직사각형 또는 타원형인 평판 또는 벨자(bell jar)형, 태블릿형 또는 원추형이다.

마이크로파투과성부재의 마이크로파진행방항에 있어서의 두께는, 마이크로파의 반사가 최소로되도록 사용되는 재료의 유전율을 고려해서 설계하는 것이 바람직하다.

예를 들면, 마이크로파투과성부재가 평판형인 경우, 그 두께는 마이크로파의 파장의1/2과 대략 동일한 것이 바람직하다. 또, 마이크로파투과성부재의 재질로서는, 마이크로파도입장을 통해서 방사되는 마이크로파에너지를 최소의 손실로 막형성실내로 투과시킬 수 있는 동시에 막형성실안으로의 공기를 흐름을 완전히 방지하는 기밀성이 우수한것이 바람직하며, 구체적으로는, 석영, 알루미나, 질화규소, 베릴리아, 마그네시아, 지르코니아, 질화붕소 및 탄화규소로 이루어진 유리 또는 파인세라믹을 들 수 있다.

또, 마이크로파는, 마이크로파에너지 및/또는 플라즈마에너지에 의한 가열에 기인한 열열화(균열 및 파손)를 방지하기 위하여 균일하게 냉각시키는 것이 바람직하다.

구체적인 냉각수단으로서는, 상기 마이크로파투과성 부재의 외기측에 대향하는 표면상에 도입되는 냉각기류, 마이크로파도입창을 냉각시키는 공기, 물, 오일 및 프레온 등의 냉매 또는 마이크로파도입창과 접촉하는 부분을 통해서 마이크로파투과성 부재를 냉각지키는 냉각수단을 들 수 있다. 마이크로파투과성 부재를 충분히 낮은 온도까지 냉각시킴으로써, 비교적 높은 파워의 마이크로파전력율 막형성실내에 도입해도, 발생하는 열에 의해서 마이크로파투과성부재에 균열 등의 어떠한 손상도 일으킴이 없이, 고전자밀도의 플라즈마를 발생할 수 있다.

또, 스트립 형 기판상에는, 마이크로파플라즈마에 노출되는 마이크로파투과성부재의 일부에 막의 퇴적이 일어나고 퇴적되는 막의 유형 및 특성에 따라 마이크로파도입장으로 방사되는 마이크로파전력이 적층막에 의해 흡수 또는 반사되어, 스트립형 기판에 의해 형성된 막형성실안으로의 마이크로파에너지의 입력량이 저감되고, 마이크로파에너지의 편차값은 방사개시직후에 비해서 현저하게 증가하면, 마이크로파플라즈마를 유지하기가 곤란할 뿐만 아니라 퇴적막의 막형성속도로 저감되어 특성이 변화할 수 있게된다. 이 경우, 마이크로파투과상부재상에 퇴적된 막은 건식에칭, 습식에칭 또는 블라스팅 등의 기계적방법에 의해 제거화면 초기상태로 회복 될 수 있다. 특히, 진공상태를 유지한 채로 퇴적된 막을 제거하기 위한 방법으로서는 건식애칭이 더욱 바람직하다.

마이크로파투과성 부재는, 마이크로파인가수단과 함께 막형성실내의 진공상태를 유지한 채로 소위 로드록방법에 의해 막형성실로부터 빼내고, 해당 마이크로파투과성부재상에 적층된 막은 습식에칭 또는 기계적 제거방법에 의해 박리해서 재이용하거나, 또는 신품과 교환할 수 있다.

또, 마이크로파투과성부재와 동등한 마이크로파투과성재료로 이루어진 시트를 막형성실쪽에서 마이크로파투과성부재의 표면을 따라 연속적으로 급송하면서 이 시트상에 적층막을 부착해서 형성하고, 이 시트를 마이크로파플라즈마영역으로부터 배출하는 다른방법도 사용할 수 있다.

또한, 일본국 특개명 3-110798호 공보에 개시된 바와 같이 마이크로파투과성부재의막형성실쪽에, 마이크로파전계를 수직으로 미세하게 분할하는 급속부재 또는 마이크로파반사부재를 배치해서, 마이크로파전력은 막형성실안으로 도입됨에도 불구하고, 이 분할된 부분에서는 플라즈마가 발생하기 어렵도록 함으로써, 막형성실내의 플라즈마의 마이크로파도입창간의 거리를 확장해서 적층막이 마이크로파도입장위에 접착되는 것을 방지해도 된다.

마이크로파도입창은, 마이크로파전원으로부터 공급된 마이크로파전력을 막형성실안으로 도입하여, 이 막형성실안으로 도입된 적층막을 형성하기 위한 재료가스를 플라즈마로 변환시킬 수 있는 구조를 지닌다.

구체적으로는, 기밀을 유지할 수 있도록 마이크로파전송용 도파관의 선단부상에 장착된 마이크로파투과성부재가 사용된다. 마이크로파도입창은 마이크로파전송용 도파관과 동일한 규격에 의거한 것이나, 또는 따른 규격에 따라 만들어진 것이어도 된다.

또, 마이크로파도입창의 치수와 형상은, 마이크로파도입창의 마이크로파전송모드가 단일 모드에서 막형성실내에 있어서의 마이크로파전력의 효율적인 전송을 확보할 수 있는 동시에 마이크로파플라즈마의 발생, 유지 및 제어가 안정하도록 결정·설계하는 것이 바람직하다. 마이크로파전력이 복수의 모드로 전송되는 마이크로파도입창의 경우에도, 재료가스, 압력 및 마이크로파 전력 등의 마이크로파플라즈마발생조건은 적절하게 선택함으로써 사용가능하다. 단일 모드를 수용하도록 설계된 마이크로파도입창의 전송모드로서는, 예를 들면 TE₁₀모드, TE₁₁모드, eH₁모드, TM₁₁모드 및 TM₁모드 등을 들수 있으며, 바람직하게는 TE₁₀모드, TE₁₁모드 및 eH₁모드가 선택된다. 상기 전송모드의 전송을 가능하게 하는 도파관은 마이크로파도입창에 접속되고, 바람직하게는, 도파관중의 전송모드는, 마이크로파인가수단에 있어서의 전송모드와 동일할 필요가 있다. 도파관의 종류는, 마이크로파주파수 및 전송모드에 따라 적절하게 선택하고, 적어도 차단주파수는 사용하는 주파수보다도 작은 것이 바람직하며, 구체적으로는, JlS, EIAJ, IEC, JAN 등의 규격의 직사각형, 원형 또는 타원형의 단면을 지니는 도파관이외에, 2.45GHz의 마이크로파용으로서, 직사각형 단면의 내경으로 폭 96cmx높이 27cm인 도파관을 들 수 있다.

마이크로파전원으로부터 공급되는 마이크로파전력은, 마이크로파도입창을 개재해서막형성실안으로 효율좋게 도입되므로, 마이크로파도입창에 의한 반사된 마이크로파에관한 문제점을 쉽게 피할 수 있는 동시에, 3스텝동조기 또는 E-H동조기 등의 마이크로파정합회로를 사용함이 없이 마이크로파회로에 있어서 비교적 안정한 방전을 유지할 수 있다. 그러나, 방전개시전 후에 비정상방전에 의한 강한 반사마이크로파를 발행할 경우에 있어서는, 상기 마이크로파정합회로를 설치하여 마이크로파전원을 보호하는 것이 바람직하다.

본 발명에 의한 장치에 있어서, 상기 마이크로파플라즈마CVD법에 의한 막형성실내에 마이크로파전력을 도입하는 수단에 의한 마이크로파도입방향은, 예를 들면, 막형성실내에 플라즈마를 발생할 때의 스트립형기판의 반도체층형성면에 대해서 수직인 방향, 스트립형 기판의 반도체층형성면에 대해서 평행하고, 또 해당기판의 이동방향에 대해서 수직인 방향 또는 스트립형 기판의 반도체층 형성면에 대해서 평행한 동시에 기판의 이동방향에 대해서 평행한 방향 등의 어느 방향으로 해도 되고, 또는 동시에 여러방향에서 도입해도 된다. 바람직하게는, 마이크로파전력은 스트립형 기판의 반도체층형성면에 대해서 평행인 동시에 해당 기판의 이동방향에 대해서 수직인 방향으로 도입하면 된다.

마이크로파 플라지마CVD 법에 의한 막형성실에 마이크로파전력을 도입하는 수단의 수는, 막형성실내에 플라즈마가 형성되는 한 몇개이어도 좋으나, 플락즈마 형성공간이 넓은 경우에는, 복수개의 수단을 설치하는 것이 바람직하다.

스트립형기판의 반도체층 형성면에 대해서 평행하고 또 그 이동방향에 대해서 수직인 방향으로 마이크로파전력을 도입하는 경우에는, 스트립형기판의 폭이 비교적 작다면 스트립형기판의 한쪽으로부터 마이크로파를 도입하는 것만으로 스트립형기판에 거의 균일한 플라즈마를 형성할 수 있지만, 스트립형기판의 폭의 크다면 스트립형기판의 양쪽으로부터 마이크로파를 도입하는 것이 바람직하다.

복수의 마이크로파 도입수단이 실시된 경우에는,이들 각수단에 마이크로파전력을 공급하기 위해서는 각각 마이크로파전원을 설치하거나, 몇개의 전원으로 부터의 마이크로파전력을 파워분할기에 의해 분할해서 각각의 수단에 공급할 수도 있다.

본 발명에 의한 장치의, 마이크로파 플라즈마CVD 법에 의한 막형성실내에 있어서 ,복수의 마이크로파 도입수단을 상호 대향시켜서 배치하는 경우에는, 한쪽의 마이크로파 도입수단으로부터 방사되어 다른쪽 마이크로파 도입수단에 의해 수신되는 마이크로파전력이 상기 다른쪽 마이크로파 도입수단에 접속되어 있는 마이크로파 전원에까지 도달해서, 해당 마이크로파 전원에 손상을 주거나 마이크로파의 발전에 이상을 일으키는 등의 악영향을 주지 않도록 이들 수단을 배치할 필요가 있다.

구제적으로, 복수의 마이크로파 도입수단은, 마이크로파도입수단을 통해서 진행하는 마이크로파의 전계의 방향이 서로 평행하지 않도록 배치되어야 한다.

즉, 마이크로파도입수단에 접속되는 도파관의 긴 변 또는 장축을 포함하는 표면이 서로 평행하지 않도록 도파관을 배치해야 한다.

본 발명에 의한 장치에 있어서, 스트립형기판은 반도체층을 연속적으포 형성하기 위하여 마이크로파 플라즈마CVD 법인 작용되는 막형성실을 통과해야 한다.

막형성실의 스트립형기판의 형상으로서는, 기술특허 제 4566403호 명세서에 개시된 평면형상 및 일본국 특개평3-30419호에 개시된 Ω 형상을 들수 있다.

본 발명에 의한 장치에 있어서, 마이크로파 플라즈마CVD법에 의한 막형성실내에서, 적층막형성용의 원료가스는 스트립형기판이 통과하는 막형성실내에 배치된, 단일의 가스 방출구멍 또는 복수의 가스방출구멍을 지닌 가스도입관으로부터 막형성실내로 방출되고, 도입되는 마이크로파 전력에 의해 플라즈마화되어, 마이크로파 플라즈마영역을 형성한다. 가스도입관을 구성하는 재질로서는, 마이크로파플라즈마중에서 손상받지 않는 재료를 사용하는 것이 바람직하다. 구제적으로는, 이 재료로서는 스텐레이스강, Ni, Ti 및 W등의 내열성급속 및 이들 금속상에 알루미나 및 질화규소 등의 세라믹스를 화염피복한 것을 들수 있다.

원료가스의 도입은 막형성실의 어떠한 위치에서도 행할 수 있지만, 플라즈마가 스트립형기판의 적어도 폭방향으로 균일헤게 형성되도록 원료가스를 스트립형기판의 폭방향으포 복수의 위지로부터 도입하는 것이 바람직하다.

본 발명에 의한 장치에 있어서, 마이크로파 플라즈마CVD 법에 의한 막형성실을 반도제층형성에 적합한 압력으로 배기하는 수단으로서는 진공펌프가 사용된다.

마이크로파플라즈마CVD법에서는 , RF플리즈마CVD법에서 보다도 낮은 압력으로 플라즈마의 유지가 가능하며, 적층막형성실의 압력을 낮춤으로서 보다 고품질의 적층막을 고속으로 형성하는 것이 가능하므로, RF프라즈마CVD법에 의한 막형성실에서 보다 고진공을 얻을 수 있는 진공펌프에 의해 배기하는 것이 바람직하다.

구체적으로, 이와 같은 고진공을 얻기에 적합한 진공펌프로서는, 터보분자펌프,오일확산펌프,사이크로펌프 및 이들 펌프중의 하나와 로터리 펌프 또는 기계식 부스터펌프를 조합한 펌프를 들수 있으며, 바람직하게는, 터보분자펌프 또는 오일확산펌프에 로터리펌프 또는 기계식부스터펌프를 조합시킨 펌프가 사용된다.

마이크로파플라즈마법에 의한 막형성실을 배기하는 배기관(배기구)은, 대량의 원료 가스 및 원료가스의 분해가스를 배기하기 위하여, 막형성실을 구분새서 복수의 플라즈막공간을 형성할때에 각 플라즈마공간의 가스를 상호확산시킴이 없이 배기하기 위하여, 막형성실에서 복수의 방향으로의 원료가스의 흐름을 형성하기 위하여, 또는 배기수단을 저진공을 얻기 위한 대강의 배기수단과 고진공을 얻기 위한 배기수단으로 분리하기 위한, 등의 목적을 위하여 복수개 설치해도 된다.

또, 마이크로파플라즈마법에 의한 막형성실을 배기하는 배기관(배기구)에는, 막형성실내에 공급되는 마이크로파전력이 막형성실의 플라즈마형성공간으로부터 외부에 누설되어, 플라즈마가 불안정해지거나, 외부의 전자기기에 노이즈를 들여보내지 않도록, 마이크로파의 누설을 방지하면서 가스를 통과시킴 동시에 마이크로파의 통과를 방지할 수 있을 정도의 작은 구멍을 높은 밀도로 지닌 금속메시 또는 금속시트로 이루어진 것을 배치하는 것이 바람직하다.

본 발명에 의한 장치에 있어서, 마이크로파플라즈마CVD법에 의한 막형성실내에는, 해당 막형성실을 이동하면서 그 표면에 반도체층을 형성하는 스트립형기판을,반도체층의 형성에 적당한 온도로 제어하기 위한 온도제어수단을 설치하는 것기 바람직하다.

마이크로파플라즈마CVD법에 적합한 낮은 압력하에서는 가스의 대류에 의한 기판의 냉각효과가 낮으므로, 스트립형기판은 반도체층이 형성되는 과정에서 고밀도마이크로파플라즈마에 노출됨으로써 소정의 온도이상으로 가열될 수 있다.

따라서, 스트립형기판이 플라즈마형성공간에 들어가기 전에 반도체층의 형성에 적압한 온도에서 가열되어, 플라즈마형성공간에 있어서의 일정온도가 유지되도록, 온도제어수단을 설치하는 것이 바람직하다. 예를 들면, 도입되는 마이크로파전력이 큰 경우, 플라즈마형성공간앞에는 가스게이트를 통과해서 온도가 낮아진 스트립 형기판을 가열하기 위한 히터를 배치하고,플라즈마형성공간에는 플라즈마에 의해서 더욱 가열되는 스트립형기판을 일정온도에서 유지하기 위한 냉각수단을 배치한다.

막형성실내에서 스트립형기판의 표면에는 반도체층이 형성되므로, 막형성시의 온도제어는 스트립형기판의 이면쪽으로부터 행하는 것기 바람직하다.

또 막형성실내에서 스트립형기판은 연속적으로 이동하므로, 스트립형기판의 가열을 위해서는 비접촉으로 가열이 가능한 램프히터 등의 방사형히터수단을 사용하는 것이 바람직하며, 스트립형기판의 온도를 제어하기 위한 온도측정수단으로서는, 이동표면의 온도측정이 가능하고 또 열용량의 적고 응답속도가 빠른 열전쌍을 사용한 이동표면온도계 또는 비접촉으로 측정이 가능한 방사온도계를 사용하는 것이 바람직하다.

제3도는 본 발명에 의한 장치에 사용하는 마이크로파플라즈마CVD 법에 의한 막형성실의 바람직한 일례를 도시한 개략단면도이다.[ 방전실유닛 ]

제 3도에 있어서, 스프립형기판(401)은 가스게이트(403)를 통해서 진공용기(402)에 들여가서, 왼쪽에서 오른쪽으로 이동해서 가스게이트(404)로 나간다.

진공용기 (402)내부에는 박스 형상의 막형성실 유닛 (405)이 착탈가능 하게 설치 되고 막형성실(405)의 내부공간을 천공된 칸막이판(421),(422),(423)및 (424)으로 분할해서 만들어진 막형성실(406),(407) 및 (408)의 내부에 플라즈마를 형성함으로서, 막형성실의 상부를 이동하는 스트립형기판의 표면(하부면)에 실리콘계 비정질 반도제층을 형성한다.

i형 반도체층을 형성하기 위한 막형성실이 복수개 설치되어 있는 것은, 각 막형성실내의 막형성조건을 변화시킴으로써 각 막두께 방향으로 밴드갭 등의 막의 특성이 변화한 i형 반도체층을 형성하기 위한 것이며, 예를들면 3개의 막형성실(406),(407) 및 (408)에서 1.7eV, 1.6eV 및 1.5eV의 밴드갭을 가진 적층막을 형성함으로써, 연속적으로 이동하는 스트립형기판상에는 막두께 방향으로 1.7eV, 1.6eV 및 1.5eV로 변화한 밴드갭을 지닌 i형 반도체층을 형성할 수 있다.

또, 각 막형성실에서의 막형성속도를 변화시키거나, 이동가능하게 설치된 막형성실간을 칸막이하는 천공된 칸막이판(422) 및 (423)의 의치를 이동시킴으로써, 각 막형성실에서 형성되는 적층막의 막두께를 변화시킬 수 있는 동시에 막두께 방향의 특성의 프로필을 변화시킬 수 있다.

또한, 천공된 칸막이판(422) 및 (423)의 개구율을 변화시킴으로써도 막두께방향의 특성의 프로필을 변화시킬 수 있다. 칸막이판의 개구율을 낮게함으로써, 각 막형성실의 원료가스의 상호혼입을 제어하고, 막형성실에 의한 원료가스의 조성이 연속적으로 변화하도록 해서, 형성되는 막의 특성을 막두께 방향으로 비 연속적으로 변화시키는 것이 가능하다. 또, 칸막이판의 개구율을 높게함으로써, 각 막형성실의 연료가스를 칸막이판 근방에서 상호혼입시켜, 막형성실의 원료가스의 조성이 연속적으로 변화시키도록 해서, 형성되는 막의 특성을 막두께 방향으로 연속적으로 변화시키는 것이 가능하다.

막형성실(406),(407) 및 (408)의 박닥면에는 여러위치에 구멍이 형성되어 있으며 도시하지 않은, 원료가스공급계에 접속된 원료가스도입관(409),(410) 및 (411)각,압력게이지에 접속된 압력측정관(412),(413) 및 (414)각, 상기한 것과 동일한 구조이기 때문에 도시를 생략한 각 막형성실에 접속된 바이어스전극(415),(416) 및(417)이 도입되어, 각 막형성실에의 원료가스의 도입과, 압력측정과 DC 또는 바이어스전력의 공급이 행해진다.

막형성실에는 각 막형성실유닛의 측벽과 접해져 배치되어, 도시하지 않은 마이크로파전원에 접속된 마이크로파도입창(418),(419) 및 (420)에 대응한 개구부가 형성되어, 각 막형성실에의 마이크로가전력의 공급이 행해진다.

또, 원료가스도입관(409),(410) 및 (411)은 스트립형기판의 폭방향으로 복수의 노즐을 구비하고 있어, 스트립형기판의 폭방향으로 균일하게 원료가스를 도입할수 있도록해서 있으며, 바이어스전극(415),(416) 및 (417)은 진공용기내의 동축구조부 분에 접속부를 구비하고, 또한 막형성실에서 마이크로파도입창의 중앙의 앞쪽에 스트립형 기판의 폭방향으로 뻗어 있다. 이들 바이어스전극은 Sus 및 Ni 등의 급속으로 이루어진 T자형전극부와 진공용기의 벽의 전류도입단자에 접속된 도체부로 분할가능하게 되어 있다.

각 막형성실은 천공된 금속칸막이판(421),(422),(423) 및 (424)에 의해 분할되어 있고, 막형성실내의 가스는 간 천공된 칸막이판의 거의 전표면에 걸쳐 형성된 작은구멍을 통해 막형성실유닛(405)밖으로 재기되어, 가스게이트(403) 및 (404)로부터 유입되는 게이트가스와 함께, 게이트밸브를 개재해서 고진공펌프(도식생략)에 접속된 배기관(425) 및 (426)으로 부터 각각 진공용기(402)밖으로 배기된다.

또, 진공용기(402)에는 배기관(425) 및 (426)외의 저진공펌프에 접속된 대강의 배기를 위한 배기관(427)이 설치되어 있다.

천공된 급속칸막기판(421),(422),(423) 및 (424)의 구멍은 막형성실에 도입되는 마이크로파가 투과하지 못할 정도로 작고, 또 가스가 충분히 통과할 수 있을 정도로 크게 거의 접표면에 형성되어 있으며, 천공된 칸막이판 바깥쪽에는 입자수용판(428)이 설치되어 있어, 막형성실내에서 발생된 실리콘입자 및 막조각이 천공된 칸막이판의 구멍으로부터 배출된 것을 모아서 배기관(425) 및 (428)에 떨어지는 것을 방지하도록 되어 있다.

또한, 막형성실유닛(405)의 스트립형기판(401)의 입구, 출구 및 양쪽단부에는 플라즈마누설가드(429)가 배치되어 있어, 막형성실내의 플라즈마가 외부로 누설되는 것을 방지하고 있다. 막형성실(406) 및 (408)에서 형성되는 반도체막의 두께는, 막형성실(406) 및 (408)상부에 설치된 플라즈마누설가드(429)의 부분의 길이를 스트립형기판의 이동방향으로 조절함으로써 조정할 수 있다.

막형성실유닛(405)은 막형성실상에 장착할 수 있게 배치되어 있어, 가열 및 냉각에 의한 온도조절이 가능하도록 되어 있다. 막형성실온도제어유닛(430)에 의해서 막형성실유닛(405)을 막형성전에는 가열해서 스트립형기판의 베이킹을 행하였으나, 막형성중에는 냉각 또는 가열에 의해 막형성실의 벽면온도의 변화를 제한 또는 제어할 수 있다.

제 4도는 제 3도에 도시한 막형성실유닛의 사시도를 도시한 개략도이다.

제 4도에 있어서, 스트립형기판과 막형성실유닛은 부분적으로 절단되어 있고, 마이크로파도입창은 본래의 위치로부터 약간 이동되어 표시되어 있어, 내부구성을 더 명확히관찰할 수 있게 되어 있다. 제 4도의 (501) 내지 (529)는 제 3도의 (401) 내지 (429)에 대응하며, 또한 그것과 동일하다.

제 3도 및 제 4도에서 알 수 있는 봐와 같이, 스트립형기판이 막형성실을 통해서 공급될 때, 막형성실은 진공용기의 상부덮개(431)를 개방해서 막형성실내의 바이어스 전극의 전극부를 분리해냄으로써 진공용기로부터 위쪽으로 떼어낼 수 있다.

대량의 실리콘층이 막형성실의 내부벽에 퇴적되면, 막형성실을 진공용기로부터 떼어내서 에칭 또는 블라스트처리 등의 화학적 또는 물리적 수단에 의해서 용이하게 세척할 수 있다.

[마이크로파도입창]

제 3도 및 4도에 표시한 마이크로파 플락즈마CVD법에 의한 막형성실에 있어서, 막형성실에 마이크로파를 도입하는 마이크로파도입창은 제 4도에 도시한 바와같이, 도시하지 않은 마이크로파전원으로부터 아이솔레이터, 파워모니터 및 정합유닛을 개재해서 도파관에 공급된 마이크로파전력을 각 막형성실내에 효율적으로 도입하는 수단이다.

정방형도파관(550)을 통해서 공급된 2.45GHz의 연속적인 마이크로파전력은 공동공진기형의 모드변환기(55)에 의해 정방형TE₁₀모드로부터 원형TE₁₁모드로 변환되며, 또한 마이크로파의 파장의 l/2과 1/4의 두께를 가진 알루미나세라믹스의 원판(552) 및 (553)을 겹친 마이크로파 도입창(518),(519) 및 (520)을 통해서 압력이 저감된 막형성실내에 도입된다.

막형성실의 기밀성은 2매 겹쳐진 알루미나세락믹스 원판중의 모드변환기폭의 파장의 1/2두께의 원판(552)에 의해 유지되며, 막형성실의 주변은 수냉각되고, 대기쪽은 보르텍스쿨러(상표 )에 의해 강제적으로 공냉되고 있다. 알루미늄세락믹스로 만들어진 작은 원주형의 원판(도시생략)이, 파장의 1/2두께의 원판(552)의 공기측표면의 두위치에 접착되어, 막형성실내로의 마이크로파 전력의 도입효율을 높이기 위한 정합을 실행하고 있다. 파장의 1/4두께의 원판(553)의 막형성실측면에 다량의 실리콘막이 퇴적되면, 이 파장의 1/4두께의 원판만을 떼어내서 에칭처리, 블라스트처리 또는 유사한 처리에 의해 용이하게 청소할 수 있게 되어 있다.

[스트립형기판의온도제어기구]

제 3도에 표시한 마이크로파플라즈마CVD 법에 의한 막형성실에 있어서, 진공용기(402)의 개폐가능한 덮개(431)에 고정된 램프히터(432)와 기판온도제어유닛(433),(434)및밋 (435 )이 진공용기(402)내의 스트립형기판(401)의 상부(뒤쪽)표면에 설치되어, 스트립형기판의 이면과 대향접촉을 유지한 용량이 작고 접촉면이 넓은 박판형 열전쌍(436),(437),(438) 및 (439)에 의해 온도를 측정하면서 스트립형기판(401)을 뒤쪽으로부터 소정의 온도로 온도제어한다.

스트립형기판의 온도는 가스게이트(403)를 통과할 때에 낮아지지만, 방전실(406)앞에 배치된 램프히터(432)에 의해 방전실(406)에 스트립형기판이 도달할 때까지 막형성에 적합한 소정의 온도로 가열되며, 또한 방전실(406),(407) 및 (408)에 설치된 기판온도제어유닛(433),(434) 및 (435)에 의해 적층막의 형성시에 일정온도로 되도록 조정된다.

램프히터(432)는, 스트립형기판의 폭을 균일하게 가열할 수 있을 만큼의 길이를 복수의 봉형상 적외선 램프가 스트립형 기판의 이동방향에 대해서 수직인 방향으로 배치된 구조이며, 또한 2중 구조의 리플렉터(440)가 설치되어 있어, 램프로부터 스트립형기판쪽으로 방사되는 광을 모아서 가열효율을 높이는 동시에 진공용기의 덮개(431)가 가열되는 것을 방지하고 있다. 램프히터(432)에 전력을 공급하는 전기배선에는 , 도시하지 않은 배선커버가 설치되어 있어, 방전실유닛(405)으로 부터의 누설플라즈마로 인한 전기배선에의 점화 및 누전을 방지하게 되어있다.

방전실상의 온도제어유닛(433),(434) 및 (435)은 막형성중인 스트립형기판의 온도를 제어하는 데에 사용되고 있으며, 램프히터(432)에 의해 소정의 온도로 가열된 스트립형기판의 온도는 막형성실에 도입된 원료가스에 의한 냉각 또는 고에너지 플라즈마에 의한 가열에 의해서 연화되고 또한 막형성중의 스트립형기판의 온도를 소정레벨로유지하도록 제어되고 있다.

[스트립형 기판지지기구]

제 3도에 표시한 마이크로파 플라즈마CVD법에 의한 막형성실에서는, 스트립형기판의 이면을 회전·지지하는 지지롤러(441)가 진공용기(402)내에 스트립형기판(40 )의 상부면(이면)과 대향하는 쪽의 여러위치에 설치되어 있어서, 스트립형기판(401)이 진공용기(402)내에서 직선적으로 인장되도록 되어 있다.

지지롤로(441)의 내부에는, 고큐리점을 가지며 플라즈마에 영향을 끼지지 않을정도로 큰 자력을 발생하는 도시하지 않은 영구자석이 설치되어, 페라이트계 스테인레스강 등의 자성체로 이루어진 스트립형기판이 사용된 경우에, 지지롤러와 스트립형 기판을 서로 밀착시키도록 하고 있다.

또, 지지롤로(441)의 표면은 스텐인레스강 등의 도전성재료로 형성되어 전기적으로 접지되어 있어, 도전성의 스트립형기판(401)을 접지하고 있다.

[RF풀라즈마 CVD법에 의한 막형성실]

본 발명에 의한 전지를 사용하는 장치에 있어서, RF플라즈마CVD법에 의한 막형성실이란, 연속적으로 이동하는 스트립형기판상에 RF플라즈마CVD법에 의해 실리콘계비정질반도체를 연속적으로 형성하기 위한 것이다.

본 발명에 있어서, RF플라즈마CVD법에 의한 막형성실은 광입사측에 가장 가까운 불순물도핑층을 제외한 불순물도핑층과 광입사층에 가장 가까운 i형 반도체층을 형성하기 위하여 배치되어 있으며, 또한 바람직하게는 불순물도핑층을 형성하기 위한 막형성실과 마이크로파플라즈마 CVD법에 의한 i형 반도체층을 형성하기 위한 막형성실 사이에, 또 RF플라즈마CVD법에 의한 극히 얇은 i형 반도체층을 형성하기 위한 막형성실로서 배치된다.

광전지의 제조를 위해서, i형 반도체층을 형성하는 마이크로파플라즈마CVD법에 의해 형성된 플라즈마는 고에너지를 제공하므로, i형 반도체층의 형성이 개시되면, i형 반도체층 밑의 불순물도핑층은 방전조건에 따라서 약간 스퍼터에칭될 가능성이 있다.

i형 반도체층 형성시에 불순물도핑층이 스퍼터엑칭되면, i형반도체층에 불순물이 도핑되어 i형반도체층의 특성이 변화해서 광전지의 특성에 편차를 발생한다.

이와 같은 마이크로파플라즈마에 의한 불순물도핑층의 스퍼터에칭을 방지하기 위해서, i형 반도체층 밑의 불순물도핑층과 마이크로파플라즈마CVD법에 의해 형성된 i형 반도체층 사이에 RF플라즈마CVD법에 의해 형성된 저에너지플라즈마에 의해서 i형 반도체층을 형성하는 막형성실을 또 배치하여, 불순물도핑층상에 RF플라즈마CVD법에 의한 얇은 i형 반도체층을 형성해서 불순물도핑층이 마이크로파플라즈마에 직접 노출되지 않도록 하는 것이 바람직하다.

또, 이유는 아직 명확하지 않지만, 본 발명자들은, i형반도체층과 그위에 형성되는 분순물도핑층사이에 RF플라즈마CVD 법에 의해 형성된 약 10내지 20nm의 극히 얇은 i형 반도체층을 삽입함으로써 제조되는 광전지의 특성의 향상될 수 있다는 것을 확인하었다. 따라서, 마이크로파 플라즈마CVD법에 의해 i형 반도체층을 형성하는 막형성실과 RF플라즈마 CVD법에 의해 불순물 도핑층을 형성하는 막형성실 사이에 RF플라즈마CVD법에 의해 i형 반도체층을 형성하는 막형성실을 또 배치해서, 마이크로파 CVD법에 의해 형성된 i형반도체층과 그위에 형성되는 불순물도핑층 사이에 RF플라즈마CVD법에 의해 극히 얇은 i형 반도체층을 형성하는 것이 바람직하다.

본 발명에 의한 반도체장치에 있어서, RF플라즈마CVD법에 의한 막형성실은, 각 막형성실의 치수를 확대하지 않고 스트립형기판의 보다 빠른 이동속도에 대응하거나 1개의 층을 복수의 막형성조건으로 형성하기 위하여, 복수개 연결해서 설치해도 된다.

본 발명에 의한 장치에 있어서 RF플라즈마CVD법에 의한 막형성실에 RF전력을 도입하는 방식으로서는, 방전전극을 사용하는 용량결합방식, 또는 RF코일을 사용하는 유도결합장치를 들수 있다. 바람직하게는, 평행한 평판전극을 사용하는 용량 결합방식이 사용된다.

본 발명에 의한 장치에 있어서, RF플라즈마CVD법에 의한 막형성실내에는, 온도제어수단을 설치해서, 막형성실내를 이동하면서 그 표면에 반도체층을 형성하는 스트립형기판을, 반도체층형성에 적합한 온도로 제어하기 위한 온도제어수단을 설치하는 것이 바람직하다.

반도체막형성시에 스트립형기판의 온도를 일정온도로 유지하기 위해서는, 스트립형기판이 플라즈마형성공간에 들어가기 전에 반도체층을 형성하기에 적합한 온도까지 스트립형기판을 가열하여, 플라즈마형성공간내에서는 그 온도를 유지할 수 있는 온도제어수단을 설치하는 것이 바람직하다.

또, 막형성실내에서의 스트립형기판의 표면에는 반도체층이 형성되므로, 막형성시의 온도제어는 스트립형기판의 이면쪽으로부터 행하는 것이 바람직하다.

스트립형기판은 막형성실내에서 연속적으로 이동하므로, 스트립형기판을 가열하기 위해서는 방사형가열수단, 예를들면, 비접촉으로 가열이 가능한 램프히터등을 사용하고, 또한 스트립형기판의 온도를 측정하기 위해서는 이동하는 물체의 표면온도의 측정이 가능하고 또 열용량이 작고 응답속도가 빠른 열전쌍을 이용한 이동표면온도계 또는 비접촉으로 측정이 가능한 방사온도계 등의 온도측정수단을 사용하는 것이 바람직하다.

제 5도는 본 방법에 의한 장치에 있어서 RF플라즈마CVD법에 의한 막형성실의 개략단면도이다.

[방전실]

제 5도에 있어서, 스트립형기판(601)은 가스게이트(603)를 통해서 진공용기로 들어가서 , 도면의 왼쪽으로부터 오른쪽으로 이동해서 , 가스게이트(604)로 나간다.

진공용기(602)의 내부에는 방전실(605)이 설치되어, 전기적으로 접지된 스트립형 기판과 방전전극 사이에 도시하지 않은 RF전원으로부터 RF전력을 도입함으로써 방전실(605)내에 플라즈마를 형성해서 스트립형기판의 하부면(표면)에 실리콘계 비정질반도체를 형성한다. 방전실(605)에는, 도시하지 않은 원료가스공급계에 접속된 원료가스도입관(607) 및 도시하지 않은 배기유닛에 접속된 배기관(608)이 설치되어, 스트립형기판의 이동방향과 평행한 가스흐름을 형성한다.

원료가스용유입경로에는 블록히터(609)가 설치되어, 플라즈마에 의한 분해전에 원료가스를 예열하고 방전실을 가열해서, 불어내기부 부근에서의 원료가스의 분해의 촉진과 방전실(605)의 내벽과 폴리실란입자의 부착량의 저감을 도모한다. 배기가스의 배출경로에는 방전실출구포트(610)가 설치되어, 방전실(605)의 외부가스 (가스게이트로 부터 유입되는 게이트가스 , 진공용기(602)의 내벽으로부터의 방출가스 등등)가 방전실(605)을 통과하지 않고 배기관(608)으로 배출되도록 해서,적층막에의 불순물의 혼입을 방지하고 있다.

플라즈마누설가드(611)가 방전실(605)의 상부의, 스트립형기판(601)의 입구, 출구 및 폭방향 양단부에 설치되어, 방전실(605)로 부터의 플라즈마의 누설을 방지하고 있다.

[스트립형기판의 온도제어기구]

제 5도에 표시한 RF플라즈마CVD 법에 의한 막형성실에 있어서, 진공용기(602)의 개폐가능한 덮개(612)에 고정된 램프히터(613) 및 (614)가 진공용기(602)내의 스트립형기판(601)의 상부면(이면)쪽에 설치되어, 스트립형기판의 이면과 접촉을 유지하고 있는 열전쌍(615),616)에 의해 기판의 온도를 감시하면서 스트립형기판(601)을 그 이면으로부터 소정의 온도로 가열한다. 스트립형기판(601)의 온도는, 가스게이트(603)를 통과할 때, 낮아지지만, 방전실(605)안에 설치된 램프히터(613)에 의해 방전실(605)에 스트립형 기판(601)이 도달할 때까지 막형성이 적합한 소정의 온도에까지 가열되어, 방전실(605)상에 설치된 램프히터(614)에 의해 적층막 형성중에 일정온도로 되도록 온도유지가 행해진다.

램프히터(613),(614)는 스트립형기판의 폭을 균일하게 가열할 수 있을 만큼의 길이를 지닌 복수의 봉형상 적외선 램프가 스트립형기판의 이동방향에 대해서 수직인 방향으로 배치된 구조이며, 이들 램프의 간격은 방전실(605)앞에서는 고밀도로 배치되고 방전실(605)뒤쪽에서는 방전실(605)로부터 멀어질수록 드문드문 배치되도록 조정되어 있다. 또 램프히터(603),(614)에는 각각 램프로부터 방사된 광을 스트립형 기판상에 모으는 2중구조의 리플렉터(617)가 배치되어, 가열 효율을 높이는 동시에 진공용기의 덮개(612)가 가열되는 것을 방지하고 있다. 또한, 램프히터(613),(614)에 전력을 공급하는 전기배선에는 도시하지 않은 배선커버가 배치되어, 방전실(605)로부터의 누설플라즈마로 인한 스파크 및 누전을 방지하도록 하고 있다.

[스트립형기판지지기구]

RF플라즈마CVD법에 의한 막형성실에 있어서, 진공용기(602)의 입구 및 출구근방에는 스트립형기판의 이면을 회전·지지하는 지지롤러(618)가 배시되어, 진공용기(602)내에서 스트립형기판(601)이 직선적으로 인장되어 방전전극(606)과의 거리가 일정하게 유지되도록 이면으로부터 지지하고 있다.

지지롤러(618)의 내부에는 고큐리점을 가지며 플라즈마에 영향을 끼지지 않을 정도로 큰 자력을 발생하는 도시하지않은 영구자석이 설치되어, 페라이트계스테인레스강 등의 자성체로 이루어진 스트립형 기판을 사용한 경우에, 지지롤로(618)와 스트립형기판(601)을 서로 밀착시키도록 하고 있다.

또, 지지롤러(618)의 표면은 스테인레스강 등의 도전성재료로 형성되어 전기적으로 접지되어, 도전성의 스트립형기판(601)을 접지하고 있다.

[플라즈마도핑에 의한 막형성실]

본 발명에 의한 광전지를 사용하는 장치에 있어서, 플라즈마도핑에 의한 막형성 실이란, 연속적으로 이동하는 스트립형 기판상의 i형 반도체층의 표면을, 불순물 원소를 함유한 가스의 글로방전플라즈마에, 또 플라즈마도핑에 의해 불순물도핑을 연속적으로 형성하기 위한 막형성실(방전처리실)을 말한다.

본 발명에 의한 플라즈마도핑시의 불순물원소를 함유한 가스에는, B₂H₂, BF₃및 PH₃등의 불순물 원소를 함유하는 가스외에 수소 및 헬륨 등의 희석가스는 물론 방전을 안정화시키기 위해서 SiH₄, Si₂H₆및 SiF₄의 실리콘 원자를 함유하는 가스를, 소망의 막두께의 반도체층을 퇴적에 의해서 형성하는데 충분히 적지 않은 양만큼 함유해도 된다.

본 발명자들은, 동일한 방전전력에 의한 플라즈마도핑시에, SIMS에따라 막두께의 방향으로 불순물원소의 분포를 조사함으로써 불순물원소의 주입깊이가 높은 주파수에서 불충분한 경향이 있는 것을 확인했다.

약 3 내지 30nm의 적당한 두께를 가진 광입사측 도핑층을 형성하기 위한 바람직한 주파수로서는, 약 13.56MHz이하, 보다 바람직한 주파수로서는 500KHz이하를 사용할 수 있다.

방전은 낮은 주파수에서 불안정한 경향이 있어, 방전공간내의 불균일한 플라즈마 및 스파크 등의 이상 방전을 초래한다.

소위 롤투롤방식으로 기판을 이동시키기 위해서는, 방전실과 기판사이에 작은 간극이 필요하지만, 낮은 주파수에서 방전실로부터 이 간극을 통해서 플라즈마가 누설될 수도 있다.

이 현상을 방지하기 위한 주파수는 바람직하게는 1KHz이상, 보다 바람직하게는 5KHz이상이다.

이상의 이유로, 주파수는 플라즈마도핑에 의한 광전지에 사용되는 광입사측도핑층을 형성하기 위해 바람직하게는 1KHz 내지 13.56KHz보다 바람직하게는 5KHz 내지 500KHz일 필요가 있다.

본 발명에 의한 플라즈마도핑에 의해 1KHz 내지 13.56KHz의 주파수에서 만족할 만한 특성을 가진 광전지를 얻을 수 있음은 알려져 있으며, 플라즈마도핑에 의한 막형성실의 구조는 제 5 도에 일례를 도시한 RF플라즈마 CVD 법에 의한 막형성실과 거의 마찬가지이어도 된다.

본 발명에 의하면, 막형성실은,1개의 막형성실의 크기를 일정이상으로 크게 확대하지 않고 스트립형기판의 보다 빠른 이동속도에 대응하도록 또는 1개의 층을 복수의 막형성조건으로 형성하도록 복수개 설치해도 된다.

본 발명에 의한 장치의, 플라즈마도핑에 의한 막형성실내에서는, 해당 막형성실내를 이동하면서 그 표면에 반도체층을 형성하는 스트립형기판을, 반도체층의 형성에 적합한 온도로 제어하는 또는 막형성실내를 가열베어킹하기 위한 온도제어수단을 설치하는 것이 바람직하다.

또, 막형성실내에서 스트립형기판의 표면에는 반도체층 형성되므로, 막형성중의 온도제어는 그 이면으로부터 행하는 것이 바람직하다.

또, 막형성실내에서 스트립형기판은 연속적으로 이동하므로, 스트립형기판을 가열할 경우에는 비접촉으로 가열가능한 램프히터등의 방사형히터수단을, 스트립형기판의 온도측정에는 이동물체의 표면온도의 측정이 가능한 응답성이 빠른 열전쌍을 사용하는 이동표면온도계 또는 비접촉으로 측정이 가능한 방사온도계의 온도측정수단을 사용하는 것이 바람직하다.

[스트립형기판 풀기실]

본 발명의 스트립형기판풀기실이란, 막형성전의 스트립형기판을 수용해서, 이 스트립형기판을 막형성실에 연속적으로 공급하기 위한 진공용기를 말한다.

제 6도(A)는 본 발명에 의한 장치에 있어서의 스트립형기판을 풀어내는 스트립형기판풀기실의 일례를 도시한 개략단면도이다.

제 6도(A)에 있어서 , 스트립형기판(701A)은 진공용기(702A)내의 보 빈 (703A)에 코일형상으로 감겨서 수납되어 있고, 스트립형기판 감기실의 감기기구에 의해 당겨지면서 보빈(7O3A)으로부터 풀려서 , 롤러(704A)에 의해 막형성면(앞면)을 아래로 향한 평면형상으로 되어, 가스게이트(705A)에 의해 접속된 도시하지 않은 막형성실에 이동, 공급된다. 보빈(703A)에는 스트립형기판(70lA)에 일정장력을 가하는 도시하지 않은 장력조절기구에 접속되어, 스트립형기판(701A)에 장력을 가해서 이완의 발생을 방지한다. 또, 막감기용보빈(706A)은 도시하지 않은 감기기구에 접속되어, 스트립형기판의 표면과 이면이 마찰해서 손상되는 것을 방지하기 위하여 스트립형기판과 함께감겨, 폴리에틸렌, 폴리에틸렌 테레프탈레이트, 폴리이미드 또는 폴리아미드등의 수지성시트, 부직포, 종이 또는 이들에 알루미늄 등의 금속을 얇게 증착한 것으로 이루어진, 얇고 연한 보호막(707A)을, 스트립기판의 풀림에 맞추어서 감는다. 또한, 롤러(704A)에는 도시하지 않은 스티어링기구가설치되어, 진공용기(702A)의 바깥쪽으로부터 롤러(704A)의 회전축의 방향을 약간 변경으로써 스트립형기판의 진행방향을 약간 변화시켜, 보빈(703A)둘레에 감긴 스트립형기판의 폭방향 위치가 예를들면 불규칙하더라도, 가스게이트(705A)에 스트립형기판을 폭방향에 대해서 항상 일정위치에 공급하는 것이 가능하게 되어 있다.

또, 진공용기(702A)의 내부부는 도시하지 않은 진공배기유닛에 접속된 배기관(708A)에 의해 배기된다.

[스트립형기판 감기실]

본 발명의 스트립형기판감기실이란, 반도체층이 형성된 스트립형기판을 막형성실로부터 연속적으로 회수해서 수용하는 진공용기를 말한다.

제 6도(B)는 본 발명에 의한 장치의 스트립형기판감기실의 일례를 도시한 개략 단면도이다.

이 스트립형기판감기실은 스트립형기판풀기실 거의 같은 구성요소로 구성해도 되지만, 보빈의 회전방향은 롤러의 회전방향과 반대이다.

제 6도 (B)에 있어서, 반도체적층막형성후의 스트립형기판(701B)은 가스게이트(705B)를 통해서 진공용기(702B)내로 들어가서, 도시하지 않은 회전기구에 접속된 보빈(703B)에 의해 감긴다.

또, 막감기용 보빈(706B)은 스트립형기판을 양면의 마찰손상으로부터 보호하기 위하여, 스트립형기판과 함께 감긴다. 폴리에틸렌, 폴리에틸렌 테레프탈레이트, 폴리이미드, 폴리아미드 등의 수지성 시트, 부직포, 종이 또는, 이들에 Al등의 금속을 얇게 증착한 것으로 이루어진, 얇고 연한 보호막(703B)을 보빈(703B)에 공급한다. 또한, 롤러(704B)에는 도시하지 않은 스티어링기구가 설치되어, 진공용기(702A)의 바깥쪽으로부터 롤러(704A)의 회전축의 방향을 약간 변경함으로써 스트립형기판의 진행방향을 약간 변화시켜, 가스게이트(705B)를 통해서 공급된 스트립형기판의 폭방향위치가 예를 들어 불규칙하더라도 보빈(703B)에 스트립형기판(701B)의 폭방향에 대해 항상 일정위치에 감길 수 있도록 되어 있다.

또, 배기관(708B)은 진공용기(702B)의 내부를 진공배기하는 것이며, 도시하지 않은 진공배기유닛에 접속되어 있다.

[스티어링기구]

이하, 스티어링기구에 대해 도면을 참조해서 상세히 설명한다.

스트립형기판감기실내에는, 수평편차검출기구와, 수평편차를 보정하는 스티어링기구가 진공용기속에 설치되어 스트립형기판의 이동방향에 대해 직각방향으로 스트립형기판의 편차를 방지한다. 제 7도는 수평편차검출기구와 스티어링기구를 예시하는 개략도이다. 스트립형기판이 이해를 쉽게 하기 위하여 부분절결도로서 도시되어 있다.

제 7도에서, 스트립형기판이 이동방향은 롤러(804)에 의해 위쪽으로 편향된다. 롤러(804)는 베어링(806)을 통하여 회전기구(803)에 연결되어 롤러(804)의 회전축을 교차하는 축둘레로 회전할 수 있게 되고, 스티어링기구를 형성한다. 이 회전기구(803)의 회전축은 진공용기밖으로 연장되고 도시하지 않은 감속기구를 가지는 서보모터에 연결되어 진공용기외부로부터 회전각을 제어할 수 있다.

제 7도에 있어서, 스트립형기판(801)이 이동방향(805)의 좌측으로 벗어나게 되는 경우에 스티어링기구를 기술한다.

감기보빈, 회전기구(803) 그리고 베어링(806)의 위치는 조정되어 스트립형기판(801)의 이동이 시작되기 전에 좌우측롤러(804)에 미리 가해질 장력은 일정하게 되고 스트립형기판은 감기보빈에 의해 순서대로 감겨진다. 이들 위치들은 수평편차검출기구의 수평편차=0이고 회전기구의 회전각=0에 기초를 두어야 한다. 스트립형 기판(801)이 이동되고 좌측으로 벗어나기 시작할때, 좌측에 대한 스트립형기판(801)의 수평편차치는 검출된다. 그위에, 회전기구(803)는 롤러(804)의 우측이 이동방향으로 이동될 수 있고 그것의 좌측이 스트립형기판의 이동방향(805)에 대하여 반대방향으로 이동될 수 있도록 상기 수평편차에 응답하여 단지 작은 각만큼 회전된다. 회전기구(803)의 이러한 회전에 응답하여, 스트립형기판에 가해진 장력은 우측에서 강렬하게 되고 좌측에서 감쇠된다. 따라서, 스트립형기판은 장력이 감한 롤러(804)의 우측으로 점진적으로 복귀되고 결국 수평편차 =0일때 회전각 =0이 세트되면 최초위치로 복귀된다. 스트립형기판이 우측으로 벗어나게 될때, 롤러(804)는 스트립형기판을 최초위치로 복귀시키기 위하여 반대방향으로 회전되어야 한다.

이 작동은 스티어링기구와 수평편차검출기구를 연결하는 도시하지 않은 피드백기위에 의해 자동적으로 실행되고, 기판은 줄곳폭방향으로 일정범위내가 되도록 위치제어되고 폭방향으로 일적선배치된 그것의 위치를 가지고 감기보빈둘레로 감겨진다.

[가스게이트]

본 발명에 따른 가스게이트는 스트립형기판을 이동시키는 막형실사이와 인접막형성실사이에 배치된 연결수단과 관련되고 인접막형성실을 슬릿형분리통로와 연결함으로써 재료가스를 분리하고 예를 들면 Ar, He 그리고 H₂등의 가스를 분리통로로 도입시킴으로써 막형성실을 향하여 가스흐름을 형성한다.

제 3도, 제 5도, 제6도(A) 그리고 제 6도(B)는 막형성실, 스트립형기판풀기실, 스트립형기판감기실 그리고 이들유닛을 연결하는 가스게이트의 예를 각각 나타내는 개략단면도이고, 제 3도, 제 5도, 제 6도(A)그리고 제 6도(B)에 나타낸 가스게이트는 기본적으로 구조가 같다.

제 3도에서, 가스게이트(403)는 재료가스를 분리하는 슬릿형분리통로(442)를 구비한다. 복수개의 가스도입구가 스트립형기판의 폭방향으로 분리통로(442)의 대략중앙부에서 스트립형기판의 위아래에 제공되고 스트립형기판(401)의 위아래로부터 재료가스를 분리시키는 게이트가스를 도입시키기 위하여 도시하지 않은 가스공급장치에 연결된 가스도입구(443)(444)가 제공된다. 분리통로(442)에서, 스트립형기판(401)은 스트립형기판의 표면이 분리통로(442)의 하부벽면과 접촉하게 되지 않고 고정축틈새가 유지될 수 있도록 복수개의 회전지지롤러(445)에 의해서 그것의 뒤쪽에서 지지된다.

높은 퀴리점을 가지고 플라즈마에 영향을 주지않을 정도로 큰 자력을 발생시키는 영구좌석이 지지롤러(445)를 만들기 위하여 지지롤러(445)속에 결합되고 스트립형기판(401)은 패라이트 게스테인레스강과 같은 자성체로 이루어진 스트립형기판이 사용될때 서로서로와 밀접하게 접촉한다.

슬릿형분리통로(442)는 스트립형기판의 두께 방향으로 넓고 그것의 이동방향으로 짧아서 스트립형기판의 반도체형성면이 스트립형기판의 파동운동 또는 진동으로 부터 야기되는 분리통로의 내벽의 하부면과의 접촉으로 인하여 손상되지 못하게 하고, 스트립형기판의 두께방향으로 좁고 그것의 이동방향으로 길어서 연결막형성실사이에 재료 가스의 침입을 방지한다. 따라서, 스트립형기판의 폭방향의 슬릿형분리통로의 내부치수가 슬릿형기판의 폭보다 대략 약간 더 크게 고정되더라도, 슬릿형기판의 두께 방향으로의 슬릿형분리통로의 내부치수는 연결막형성실내의 더큰 압력차와 더 적은 허용가능한 양의 불순물가스의 침입에 따라서 더 좁게 되도록 세트된다. 예를 들면, 마이크로파 CVD법에 의한 i형반도체층막형성실의 내압은 낮고, 또한 허용가능한 불순물가스의 침입량은 작으므로 막형성실의 내압은 비교적 높고 스트립형기판의 두께 방향으로의 분리통로의 내부치수는 RF 플라즈마 CVD법에 의한 불순물도핑층막형성실을 연결하기 위하여 가스게이트만큼 좁게 만들어지고 불순물가스를 도입시키기 위하여 RF플라즈마 CVD법에 의해 불순물가스가 도입되고 대략 0.3~3mm의 범위내에 세트되는 불순물도핑막형성실을 연결하는 가스게이트내로 스트립형기판을 통과시키는 것을 간신히 허용하도록 좁게 만들어진다. 한편, 스트립형기판풀기실과 사실상의 압력차이가 없는 스트립형기판감기실과 RF 플라즈마 CVD법에 의한 막형성실을 연결하는 가스게이트에서, 스트립형기판의 두께방향으로 분리통로의 내부치수는 스트립형기판이 쉽게 이동될 수 있도록 대략 1~5mm의 범위로 비교적 넓게 되도록 세트된다.

[스트립형기판]

본 발명에 따른 장치에서 적당히 사용되는 스트립형기판의 재료는 반도체층을 형성하기 위하여 요구되는 온도에서 변형과 스트레인이 없는 것이 바람직하고 소망의 강도와 도전율을 가진다. 상세하게 열거될 수 있는 이들 재료들은 스테인레스강, 알루미늄 그리고 그것의 합금, 철 그리고 그것의 합금, 구리 그리고 그것의 합금 이들 금속들의 혼합물의 금속시트와 이들 금속재료의 표면을 SiO₂, Si₃N₄, Al₂O₃그리고 AIN과 같은 다른 종류의 얇은 금속막 및 또는 얇은 단열막으로 스퍼터링 부착 또는 도금법에 의해 코팅하여 만들어진 재료들과, 그리고 폴리이미드, 폴리아미드, 폴리에틸렌테레프탈레이트 그리고 에폭시 그리고 유리섬유혼합물, 탄소섬유, 봉수 섬유혼합물, 그리고 단금속 금속섬유, 그리고 투명도전성산화물(TCO)과 같은 내열수지게시트의 표면을 도금, 부착, 스피터링 그리고 도포에 의하여 도전성을 위하여 처리하여 만들어진 재료들을 포함한다. 스트립형기판이 금속과 같은 도전성이더라도, 다른 종류의 금속층은 기판에 도달하는 장파광의 반향요소의 개선과, 기판제와 반도체층의 반대확산의 방지와, 기판면의 접착과 매끄러움의 개선과 같은 목적을 위하여 반도체형성층위에 형성될 수 있다.

광반사층과 같은 금속층을 형성할 경우에, 이와 같은 금속층으로는 Ag, Al, Cu, AlSi등의 가시광으로부터 근적외선에서 반사율이 높은 금속이 적합하다.

투명도전층은 금속층으로부터 반도체층으로의 금속의 확산을 방지하고 광반사력을 상승시키기 위하여 이들 금속층위에 형성될 수 있다. ZnO, SnO₂, In₂O₃, 그리고 ITO와 같은 투명도전성화합물이 그리한 투명도전층을 위하여 가장 적합하게 된다.

스트립형기판의 표면은 평활면이나 약간의 요철면으로 할 수 있다. 약간의 요철면으로 할 경우에 있어서, 면거칠기는 형성될 반도체층의 요철로부터 기인하는 결함을 일으키지 않고 또, 입사광의 광로의 길이가 소위 광제한효과에 의해 증가되는 범위내에 있게 되는 것이 바람직하다.

스트립형기판의 두께는 이동과 운반하는 동안 기판의 평면형상을 유지하기 위한 강도가 나타나게 되면 코스트와 수용공간을 고려하여 가능한 한 얇은 것이 바람직하다.

특히, 두께는 바람직하에 0.01mm~5mm, 더욱 바람직하게는 0.02mm~2mm, 그리고 최적으로 0.05mm~1mm이다.

스트립형기판의 폭은 막형성실속에 형성된 플라즈마의 균일성을 유지하리만큼 그리고 제조될 광전지의 모듈화에 적합하게 되도록 큰것이 바람직하고 특히 스트립형기판의 폭은 바람직하게 5cm~100cm그리고 더욱 바람직하게는 10cm~80cm이다.

또한, 스트립형기판의 길이는 제한되지 않고 스트립형기판은 대략 롤형상으로 감겨지리만큼 길면 되고, 또한 긴스트립형기판을 용접하여 연장해도 된다.

스트립형기판이 소성변형되지않는 범위내에서 직경으로 원통보빈위에 코일형상으로 감긴 전술한 바와 같은 스트립형기판을 본 발명에 의한 장치로 도입시키는 것이 바람직하다.

[장치의 예]

각각 전술한 막형성실을 포함하는 본 발명에 의한 장치의 예를 도면을 참조하여 설명한다. 그러나, 본 발명은 이들에로 한정되는 것이 아니다. 먼저, 2층탠덤형 광전지의 일례를 설명한다.

(장치예 1-1)

제 1도는 본 발명에 따른 광전지를 제조하기 위한 장치의 기본적일례를 도시한 개략적설명이다. 제 1도에서, 본 발명에 따른 광전지제조장치는 스트립형기판풀기실(101), RF플라즈마 CVD법에 의하 n(또는 p)형반도체층막형성실(102), 마이크로파플라즈마 CVD법에 의한 i형반도체층막형성실(103), RF플라즈마 CVD법에 의한 p(또는 n)형반도체층막형성실(105A), RF플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(102B), RF플라즈마 CVD법에 의한 i형반도체층막형성실(104), 플라즈마도핑에 의한 p(또는 n)형반도체층막형성실(105B), 그리고 스트립형기판감기실(106)로 구성된다.

일련의 막형성실은 그자신의 중량을 수그러지게 할 스트립형기판의 형상에 따라서 쇠사슬모양의 커브나 아크와 같은 중력방향을 향하여 블록형상으로 배치된다.

스트립형기판은 막형성동안 작은 장력에 의해 느슨함이 없어 팽팽하게 되고 고정된 형상으로 유지되고 스트립형기판위에 형성된 반도체막에 가해질 스트레스는 기판의 변형과 스트레스로 인하여 막의 결함이 일어나지 못하도록 스트립형기판이 이동될때 감소된다.

제 1도에 도시한 장치에 있어서, 스트립형기판(108)은 스트립형기판풀기실(101)의 보빈)109)으로부터 풀리고 가스게이트(107)에 의해 접속된 6개의 막형성실을 관통하도록 이동되고, n-i-p-n-i-p 또는 p-i-n-p-i-n 구조의 비정질반도체적층막은 스트립형기판의 표면위에서 연속적으로 형성된다.

스트립형기판풀기실(101)롤부터 공급된 스트립형기판(108)은 다음방법으로 가스게이트를 통하여 처리된다:

(1) 먼저 기판이 RF 플라즈마 CVD법에 의한 n(또는 p)형 반도체층형성실(102A)속으로 도입되고 n(또는 p)형실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해서 그위에 형성된다.

(2) 그다음 기판이 마이크로파플라즈마 CVD법에 의한 n(또는 p)형반도체층형성실(103)속으로 공급되고 i형실리콘계비정질반도체층이 마이크로파플라즈마 CVD법에 의해 또한 형성되고 적층된다.

(3) 다음 기판은 RF 플라즈마 CVD법에 의한 p(또는 n)형반도체층형성실(105A)속으로 공급되고 p(또는 n)형실리콘계비정질반도체층이 RF 플라즈마CVD법에 의해 그 위에 또한 형성되고 적층된다.

(4) 계속해서 기판은 RF플라즈마 CVD법에 의한 n(또는 p)형반도체층형성실(102B)속으로 공급되고 n(또는 p)형실리콘계비정질반도체층이 또한 그위에 형성되고 적층된다.

(5) 기판은 RF플라즈마 CVD법에 의한 i형반도체층형성실(104)속으로 공급되고 i형 실리콘계 비정질반도체층이 또한 그위에 형성되고, 적층된다.

(6) 계속해서 기판은 플라즈마도핑에 의한 p(또는 n)형반도체층형성실(105B)속으로 공급되고 p(또는n)형실리콘계비정질반도체층이 또한 그 위에 형성되고 적층된다.

마지막으로, 스트립형기판은 감기실(106)에서 감겨진다.

(장치예 1-2)

제 8도는 본 발명에 따른 반도체적층막의 연속형성장치의 다른 하나의 예를 도시한 개략적설명도이다.

제 8도에서 본 발명에 의한 반도체막의 연속형성장치는 스트립형기판풀기실(201), RF 플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(202A), RF플라즈마 CVD법에 의한 극도로 얇은 i형반도체층막형성실(211), 마아크로파플라즈마 CVD법에 의한 i형 반도체층막형성실(203), RF플라즈마 CVD법에 의한 극도로 얇은 i형반도체층막형성실(212), RF플라즈마법에 의한 p(또는 n)형반도체층막형성실(205A), RF 플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(202B), 플라즈마도핑에 의한 p(또는 n)형반도체층막형성실(205B), 그리고 스트립형기판감기실(206)로 구성된다. 일련의 막형성실은 그 자신의 중량으로 인하여 수그러지게 함으로써 스트립형기판의 형상에 따라서 쇠사슬모양의 커브나 아크와 같은 중력방향을 향하여 블록형상으로 배치되고, 스트립형기판은 막형성동안 근사한 장력에 의해 어떤 느슨함이 없이 팽팽하게 되고, 주어진 형상으로 유지되고, 스트립형기판과 그위에 형성된 반도체막에 가해질 스트레스는 스트립형기판이 이동될때 감소되고, 기판의 변형과 스트레스로 인한 막의 결함이 방지된다.

제 18도에 도시한 장치에 있어서, 스트립형기판(208)은 스트립형기판풀기실(201)의 보빈(209)으로부터 풀리고 스트립형기판이 스트립형기판감기실(206)의 보빈(219)에 의해 감겨질때까지 가스게이트(207)에 의해 접속된 8개의 막형성실을 관통하도록 이동되고, n-i-p-n-i-p 또는 p-i-n-p-i-n구조의 비정질반도체적층 막은 스트립형기판의 표면위에서 연속적으로 형성된다.

스트립형기판풀기실(201)로부터 공급된 스트립형기판(208)은 후술하는 바와 같이 가스게이트를 통하여 처리된다:

(1) 먼저 기판이 RF플라즈마 CVD법에 의한 n(또는 p)형반도체층형성실(202A)속으로 들어가게되고 실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해서 그것의 표면위에 형성된다.

(2) 그다음 기판이 RF플라즈마 CVD법에 의한 i형반도체층형성실(211)속으로 공급되고 극도로 얇은 i형실리콘계 비정질반도체층이 RF플라즈마 CVD법에 의해 또한 형성되고 적층된다.

(3) 그다음 기판이 마이크로파플라즈마 CVD법에 의한 i형반도체층형성실(203)속으로 공급되고 i형실리콘계비정질반도체층이 마이크로파플라즈마 CVD법에 의해 또한 형성되고 적층된다.

(4) 다음 기판은 RF플라즈마 CVD법에 의한 i형반도체층형성실(212)속으로 공급되고 극도로 얇은 i형실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해 그 위에 또한 형성되고 적층된다.

(5) 계속해서 기판은 RF플라즈마 CVD법에 의한 p(또는 n)형반도체층형성실(205A)속으로 공급되고 p(또는 n)형실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해서, 또한 그 위에 형성되고 적층된다.

(6) 계속해서 기판은 RF플라즈마 CVD법에 의한 n(또는 p)형반도체층형성실(202B)속으로 공급되고 n(또는 p)형실리콘계비정질반도체층이 또한 RF플라즈마 CVD법에 의해 그위에 형성되고 적층된다.

(7) 계속해서 기판은 RF플라즈마 CVD법에 의한 i형반도체형성실(204)속으로 공급되고 i형실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해 또한 그위에 형성되고 적층된다.

(8) 계속해서 기판은 플라즈마도핑에 의한 p(또는 n)형 반도체층형성실(205B)속으로 공급되고 p(또는 n)형실리콘계 비정질반도체층이 플라즈마도핑법에 의해 i형층 위에 형성된다.

마지막으로, 기판은 스트립형기판감기실(206)에서 감겨진다.

(장치예 1-3)

제 8도에 도시한 RF플라즈마 CVD법에 의한 i형반도체형성실(211)과 이것을 접속하는 가스게이트를 제거한 장치를 본 발명에 따른 장치의 일례로서 들 수 있다.

이 경우에 있어서, RF플라즈마 CVD법에 의한 극도로 얇은 반도체층이 마이크로파 CVD법에 의해 형성될 i형반도체층하에서 형성되지 않는 점이외의 다른 모든것은 장치예 2에서와 같다.

(장치예 1-4)

제 8도에 도시한 RF플라즈마 CVD법에 의한 i형반도체층형성실(212)과 이것을 접속하는 가스게이트를 제거한 장치를 본 발명에 따른 장치의 예로서 들 수 있다.

이 경우에 있어서, RF플라즈마 CVD법에 의한 극도로 얇은 i형반도체층만을 제외한 다른 모든것은 장치예 2에서와 같다.

(장치예 1-5)

제 9도는 본 발명에 따른 광전지제조장치의 일례를 도시한 개략적설명도이다.

제 9도에 나타낸 장치는 추가로 RF플라즈마 CVD법에 의한 i형반도체층형성실(204)대신에 해당 i형반도체층(204(1))과 (204(2))을 2개 증가한 것으로, 그것의 구조는 RF플라즈마 CVD법에 의해 형성될 광입사측에서의 i형반도체층이 복수개의 반도체층형성실속에서 형성되는 것을 제외하고 장치예 2-2와 같다.

다음에 3층탠덤형광전지제조장치를 설명한다.

(장치예 2-1)

제 2도는 본 발명에 따른 광전지제조장치의 기본적 일례를 도시한 개략적설명도이다. 제 2 도에서, 본 발명에 따른 광전지제조장치는 스트립형기판풀기실(101), RF플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(102A), 마이크로파 플라즈마CVD법에 의한 i형반도체층막형성실(103A), RF플라즈마 CVD법에 의한 p(또는 n)형반도체층막형성실(105A), RF플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(102B), 마이크로파 플라즈마 CVD법에 의한 i형반도체층막형성실(103B), RF플라즈마 CVD법에 의한 p(또는 n)형반도체층막형성실(105B), RF플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(102C), RF플라즈마 CVD법에 의한 i형반도체층막형성실(104), 플라즈마도핑에 의한 p(또는 n)형반도체층막형성실(105C), 그리고 스트립형기판감기실(106)로 구성된다.

일련의 막형성실은 그 자신의 중량으로 인한 수그러짐으로 형성된 스트립형기판의 형상에 따라서 쇠사슬모양의 커브나 아크와 같은 중력방향을 향하여 블록형상으로 배치되고, 스트립형기판은 막형성동안 작은 장력에 의해 어떤 느슨함이 없이 팽팽하게 되고 주어진 형상으로 유지되고, 스트립형기판에 그리고 그 위에 형성된 반도체막에 가해질 스트레스는 스트립형기판이 이동될때 감소되고, 기판의 변형과 스트레스로 인한 막의 결함은 방지된다.

제 2도에 도시한 장치에 있어서, 스트립형기판(108)은 스트립형기판풀기실(101)의 보빈(109)으로부터 풀리고, 스트립형기판이 스트립형기판감기실(106)의 보빈(110)에 의해 감겨질때까지 가스게이트(107)에 의해 각각 접속되는 9개의 막형성실을 관통하도록 이동되고, n-i-p-n-i-p 또는 p-i-n-p-i-n구조의 비정질반도체 적층막은 스트립형기판의 표면위에서 연속적으로 형성된다.

스트립형기판풀기실(101)로부터 공급된 스트립형기판(108)은 이하에서 설명하는 바와 같이 가스게이트를 통하여 처리된다;

(1) 먼저 기판이 RF 플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(102A)속으로 들어가게 되고 실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해서 그것의 표면위에 형성된다.

(2) 계속해서 기판이 RF 플라즈마 CVD법에 의한 i형반도체층이 RF플라즈마 CVD법에 의해 또한 그 위에 형성되고 적층된다.

(3) 계속해서 기판이 RF 플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(105A)속으로 공급되고 n(또는 p)형실리콘계비정질반도체가 RF플라즈마 CVD법에 의해 그위에 또한 형성되고 적층된다.

(4) 계속해서 기판이 RF 플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(102A)속으로 공급되고 n(또는 p)형실리콘계비정질반도체가 RF플라즈마 CVD법에 의해 그위에 또한 형성되고 적층된다.

(5) 계속해서 기판이 마이크로파플라즈마 CVD법에 의한 i형반도체층막형성실(103B)속으로 공급되고 i형실리콘계비정질반도체층이 마이크로파플라즈마 CVD법에 의해 또한 그위에 형성되고 적층된다.

(6) 계속해서 기판이 RF 플라즈마 CVD법에 의한 p(또는 n)형반도체층막형성실(105B)속으로 공급되고 p(또는 n)형실리콘계비정질반도체가 RF플라즈마 CVD법에 의해 그것의 표면위에 형성된다.

(7) 계속해서 기판은 RF 플라즈마 CVD법에 의한 p(또는 n)형반도체층막형성실(102C)속으로 공급되고 p(또는 n)형실리콘계비정질반도체가 RF플라즈마 CVD법에 의해 그것의 표면위에 형성된다.

(8) 계속해서 기판이 마이크로파플라즈마 CVD법에 의한 i형반도체층형성실(104)속으로 공급되고 i형실리콘계비정질반도체층이 또한 마이크로파플라즈마 CVD법에 의해 그 위에 형성되고 적층된다.

(9) 계속해서 기판은 p(또는 n)형반도체층막형성실(105)속으로 공급되고 p(또는 n)형실리콘계비정질반도체층이 플라즈마도핑에 의해 그위에 형성된다. 그리고 마지막으로, 기판은 스트립형기판감기실(106)에서 감겨진다.

(장치예 2-2)

제 10도는 본 발명에 따른 반도체층적층막의 연속형성장치의 다른 하나의 예를 도시한 개략적설명도이다.

제 10도에, 본 발명에 따른 반도체막의 연속형성장치는 스트립형기판풀기실(101), RF플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(202A), RF플라즈마 CVD법에 의한 극도로 얇은 i형반도체층막형성실(211A), 마이크로플라즈마 CVD법에 의한 i형반도체층막형성실(203A), RF플라즈마 CVD법에 의한 극도로 얇은 i형반도체층막형성실(212A), RF플라즈마 CVD법에 의한 p(또는 n)형 반도체층막형성실(205A), RF플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(202B), RF플라즈마 CVD법에 의한 극도로 얇은 i형반도체층막형성실(211B), 마이크로플라즈마 CVD법에 의한 i형반도체층막형성실(203B), RF플라즈마 CVD법에 의한 극도로 얇은 i형반도체층막형성실(212B), RF플라즈마 CVD법에 의한 p(또는 n)형반도체층막형성실(205B), RF플라즈마 CVD법에 의한 n(또는 p)형반도체층막형성실(202C), RF플라즈마 CVD법에 의한 i형반도체층막형성실(204), 플라즈마 도핑에 의한 p(또는 n)형반도체층막형성실(205C), 그리고 스트립형기판감기실(206)로 구성된다.

일련의 막형성실은 그 자신의 중량으로 인한 수그러짐으로 형성된 스트립형기판의 형상에 따라서 쇠사슬모양의 커브나 아크와 같은 중력방향을 향하여 블록형상으로 배치되고, 스트립형기판은 막형성동안 작은 장력에 의해 어떤 느슨함이 없이 팽팽하게 되고 주어진 형상으로 유지되고, 스트립형기판에 그리고 그 위에 형성된 반도체막에 가해질 스트레스는 스트립형기판이 이동될때 감소되고, 기판의 변형과 스트레스로 인한 막의 결함은 방지된다.

제 2도에 도시한 장치에 있어서, 스트립형기판(208)은 스트립형기판풀기실(201)의 보빈(203)으로부터 풀리고, 스트립형기판이 스트립형기판감기실(206)의 보빈(210)에 의해 감겨질때까지 가스게이트(207)에 의해 각각 접속되는 13개의 막형성실을 관통하도록 이동되고, n-i-p-n-i-p 또는 p-i-n-p-i-n구조의 비정질반도체적층막은 스트립형기판의 표면위에서 연속적으로 형성된다.

스트립형기판풀기실(201)로부터 공급된 스트립형기판(208)은 이하에서 설명하는 바와같이 가스게이트를 통하여 처리된다:

(1) 먼저 기판이 RF플라즈마 CVD법에 의한 n(또는 p)형반도체층형성실(202A)속으로 들어가게되고 실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해서 그것의 표면에 형성된다.

(2) 계속해서 기판이 RF플라즈마 CVD법에 의한 i형반도체층형성실(211A)속으로 공급되고 극도로 얇은 i형실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해 또한 그위에 형성되고 적층된다.

(3) 계속해서 기판이 마이크로파플라즈마 CVD법에 의한 i형반도체층형성실(203A)속으로 공급되고 극도로 얇은 i형실리콘계비정질반도체층이 마이크로파플라즈마 CVD법에 의해 또한 그위에 형성되고 적층된다.

(4) 계속해서 기판이 RF플라즈마 CVD법에 의한 i형반도체층형성실(212A)속으로 공급되고 극도로 얇은 i형실리콘계비정질반도체층이 또한 RF플라즈마 CVD법에 의해 그위에 형성되고 적층된다.

(5) 계속해서 기판이 RF플라즈마 CVD법에 의한 p(또는 n)형반도체층형성실(205A)속으로 공급되고 p(또는 n)형실리콘계비정질반도체층이 또한 RF플라즈마 CVD법에 의해 또한 그위에 형성되고 적층된다.

(6) 계속해서 기판이 RF플라즈마 CVD법에 의한 n(또는 p)형반도체층형성실(202B)속으로 공급되고 n(또는 p)형실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해서 또한 그위에 형성되고 적층된다.

(7) 계속해서 기판이 RF플라즈마 CVD법에 의한 i형반도체층형성실(211B)속으로 공급되고 극도로 얇은 i형실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해 또한 그위에 형성되고 적층된다.

(8) 계속해서 기판이 마이크로파플라즈마 CVD법에 의한 i형반도체층형성실(203B)속으로 공급되고 i형실리콘계비정질반도체층이 마이크로파플라즈마 CVD법에 의해 또한 그위에 형성되고 적층된다.

(9) 계속해서 기판이 i형반도체층형성실(212B)속으로 공급되고 극도로 얇은 i형실리콘계비정질반도체층이 또한 RF플라즈마 CVD법에 의해서 그위에 형성되고 적층된다.

(10) 계속해서 기판이 RF플라즈마 CVD법에 의한 p(또는 n)형반도체층형성실(205B)속으로 공급되고 p(또는 n)형실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해서 그것의 표면위에 형성된다.

(11) 계속해서 기판이 RF플라즈마 CVD법에 의한 p(또는 n)형반도체층형성실(202C)속으로 공급되고 p(또는 n)형실리콘계비정질반도체층이 RF플라즈마 CVD법에 의해서 그것의 표면위에 형성된다.

(12) 계속해서 기판이 마이크로파플라즈마 CVD법에 의한 i형반도체층형성실(204)속으로 공급되고 i형실리콘계비정질반도체층이 마이크로파플라즈마 CVD법에 의해 그위에 또한 그위에 형성되고 적층된다.

(13) 계속해서 기판은 p(또는 n)형반도체층형성실(205C)속으로 공급되고 p(또는 n)형실리콘계비정질반도체층이 플라즈마도핑에 의해 그위에 형성된다. 그리고 마지막으로, 기판은 스트립형기판감기실(206)에서 감겨진다.

(장치예 2-3)

제 10도에 도시한 RF플라즈마 CVD법에 의한 i형반도체층형성실(211A) 및 또는 (211B)와 (211A) 및 또는 (211B)을 접속하는 가스게이트는 본 발명에 따른 장치의 일례로서 들수 있다.

이 경우에 있어서, RF플라즈마 CVD법에 의해 형성될 적어도 하나의 i형반도체층이 형성되지 않는 아래로 극도로 얇은 반도체층이 RF플라즈마 CVD법에 의해 형성되지 않는 점이외의 다른 모든 것은 장치에 2-2에서와 같다.

(장치예 2-4)

제 10도에 도시한 RF플라즈마 CVD법에 의한 i형반도체층형성실(211A) 및 또는 (211B)와 (212A) 및 또는 (212B)을 접속하는 가스게이트는 본 발명에 따른 장치의 일례로서 들수 있다.

이 경우에 있어서, RF플라즈마 CVD법에 의해 형성될 적어도 하나의 i형반도체층이 형성되지 않는 위로 극도로 얇은 반도체층이 RF플라즈마 CVD법에 의해 형성되지 않는 점이외의 다른 모든 것은 장치에 2-2에서와 같다.

(장치예 2-5)

제 11도는 본발명에 따른 광전지제조장치의 일례를 도시한 개략적설명도이다.

제 11도에 도시한 장치는 RF플라즈마 CVD법에 의한 i형반도체층형성실(204)대신에 해당 i형반도체층(204(1))과 (204(2))을 2개증가한 것으로, 그것의 구조는 ,RF플라즈마 CVD법에 의해 형성될 광입사측에서 가장 가까운 위치에서의 i형반도체층이 복수개의 반도체층 형성실속에서 형성되는 것을 제외하고 장치에 2-2와 같다.

다음에는, 본 발명에 따른 장치를 사용하여 광전지를 위한 반도체적층층을 연속적으로 형성하기 위한 방법의 예를 설명한다.

제 1도에 나타낸 구조의 장치를 참조하여 2층 탠덤형 광전지를 제조하는 방법을 설명한다.

(스트립형기판도입공정)

제 1 도에 도시한 본 발명에 따른 장치를 사용하여 반도체적층막을 형성하기 위하여, 스트립형기판이 장치에 도입되고 특정위치에서 세트된다.

본 발명에 따른 장치속으로 스트립형기판을 도입시키기 위하여, 보빈(109)둘레에 코일형상으로 감겨진 스트립형기판(108)의 끝단이 보빈(109)으로부터 풀려지고, 가스게이트(107)를 경유하여 막형성실(102A)~(105B)을 관통하도록 인도되고, 연장되고 스트립형기판감기실(106)의 빈보빈(110)에 고정된다.

스트립형기판의 표면을 보호하기 위한 보호막이 막이 아직 형성되지 않은 스트립형기판이 감겨지는 보빈(109)둘레에 스트립형기판(108)과 함께 감겨질 수 있다. 그러한 보호막이 감겨지는 경우에 있어서, 이 보호막의 극단부는 스트립형기판풀기실(101)내의 보호막감기보빈에 고정된다.

비슷하게, 손상으로부터 스트립형기판의 표면을 보호하기 위한 보호막은 스트립형 기판을 또한 감는 보빈(110)에 의해 감겨질 수 있다. 이 보호막을 감기 위하여, 보호막은 스트립형기판감기실내의 보호막풀기보빈으로부터 풀려지고 보호막의 극단부는 스트립형기판(108)과 겹쳐지고 스트립형기판을 감을 빈 보빈(110)에 고정된다.

스트립형기판과 보호막보빈을 각각 고정한 후에, 보호막감기보빈을 축은 정지되도록 고정되고 스트립형기판과 보호막은 풀기보빈에 장력을 발생시키기 위하여 토크를 가함으로써 느슨함이 없이 팽팽하게 된다.

(예열 및 베이킹공정)

스트립형기판이 도입되고 세트된 후, 스트립형기판은 팽팽하고 정지된 상태로 유지되고, 막형성실 덮개버는 폐쇄되고 장치의 내부는 로터리펌프, 기계식부 스터펌프등과 같은 진공펌프에 의해 배기된다. 이 경우에 있어서, 장치의 내부는 스트립형기판풀기실(101)과 감기실(106)에 연결된 진공펌프에 의해 균일하게 배기되고 스트립형기판풀기실(101)과 감기실(106)로부터 막형성실(102A)~(105B)로 흡착가스의 도입을 보장하고 불순물도핑층막형성실(102A),(105B)로부터 i형반도체층막형성실(103),(104)로 흡착가스의 침입을 방지하기 위하여 가스게이트(107)를 통하여 막형성실(102A)~(105B)을 배기하는 것이 바람직하다.

막형성실이 대략 10pa까지 배기될때, 막형성실의 내부는 각 막형성실에 연결된 진공펌프에 의해 1pa또는 그 아래까지 더욱 배기된다. 막형성실의 내압이 1pa또는 그 아래까지 감소될때, 막형성실(102A)~(105B)의 배기는 정지되고, H₂, He, Ar, Ne, Kr 그리고 Xe와 같은 가스가 막형성실(103),(104)속으로 도입되어 막형성실로부터 스트립형풀기실(101)과 감기실(106)까지 가스의 흐름을 형성하고, 실(101)~(106)의 압력은 수 pa정도로 제어된다.

막형성실이 압력이 안정될때, 막형성실은 막형성실의 내벽과 스트립형기판을 100~500℃까지 예열하고 베이킹하기 위하여, 램프히터, 기판온도제어유닛, 막형성실온도제어유닛, 그리고 블록히터에 의해 가열된다.

(반도체형성공정)

막형성실의 예열 및 베이킹후, 스트립형기판(108)은 스트립형기판감기실(106)의 감기보빈(110)의 축을 회전시켜서 막형성실(102A), (103), (105A), (102B), (104)그리고 (105B)을 통하여 풀기실(101)에서 감기실(106)로 고정된 속도로 연속적으로 이동된다. 스트립형기판의 반송속도는 바람직하게 1~100mm/sec그리고 더욱 바람직하게 5~50mm/sec이다.

막형성실의 적층막형성공간내의 스트립형기판의 온도와 막형성실의 내벽온도는 스트립형기판을 이동시키는 동안 램프히터, 기판온도제어유닛, 막형성실온도제어유닛, 그리고 각 막형성실(102A)~(105B)의 블록히터에 의해서 소정온도로 제어된다.

스트립형 기판의 온도가 안정화되면, 막형성실로부터 H₂, He, Ar, Ne, Kr 및 Xe등의 가스를 도입되고, 막형성실(102A)∼)(105B)이 막형성실에 각각 연결된 진공 펌프에 의해 배기되어, H₂, He, Ar, Ne, Kr 및 Xe등의 가스를 도입하여 가스실린더에서부터 질량유량 제어기를 통해 가스게이트(107)로 원료가스를 분리시킨다.

가스유량이 안정화되면, 마이크로파플라즈마 CVD법에 의한 i형 반도체층 막형성실(103)의 배기는 회전펌프, 기계식 부스터펌프 등의 저진공펌프로부터 터보분자펌프 및 오일확산펌프 등의 고진공펌프로 절환된다.

반도체층을 형성하는 특정량의 원료가스가 질량유량제어기를 통해 가스실린더에서 소정유량으로 막형성실(102A)~(105B)내로 도입된다.

막형성실로의 원료가스의 유량이 안정화되면, 막형성실에 대한 배기용량은 배기관에 설치된 배기량조정밸브에 의해 조정되어, 막형성실은 소정압력으로 설정된다.

원료가스가 도입되는 각실의 바람직한 내압은 마이크로파플라즈마 CVD법에 의한 막형성실(103)에 대해 0.1~10pa이고 다른 실에 대해서는 10~1000pa이다. 불순물가스의 침입을 방지하기 위해, i형 반도체 막형성실(104)의 내압은 n형 반도체층막형성실(102B) 및 P형 반도체층막형성실(105B)의 내압보다 약간 높은 것이 바람직하고, n형 반도체층막형성실(102A)의 내압은 스트립형기판 풀기실(101)의 내압보다 약간 높은 것이 바람직하고, p형 반도체층막형성실(105B)의 내압은 스트립형 기판감기실(106)의 내압보다 약간 높은 것이 바람직하다.

막형성실의 압력이 안정화되면, 마이크로파전력 및 RF전력 등의 방전 전력을 막형성실(102A)~(105B)내에 도입한다. 각각의 막형성실내의 원료가스는 이온화되어 각각의 막형성실에서 플라즈마를 형성한다.

상술한 바와 같이, 스트립형기판을 일정속도로 이동시키면서 막형성실(102A)~(105B)내에 플라즈마를 동시에 형성함으로써 각각의 막형성실에서 연속적으로 이동하는 스트립형 기판상에 반도체층이 형성되어, n-i-p-n-i-p 혹은 p-i-n-p-i-n구조의 광전지를 연속적으로 제조한다.

3층 텐덤형 광전지를 제조하는 방법을 제2도에 도시한 구조의 장치를 사용하여 설명한다.

(스트립형 기판도입방법)

제 2도에 도시한 본 발명의 장치를 사용하여 반도체층을 형성하기 위해, 스트립형기판을 장치내로 도입하고 소정위치에 설치한다.

본 발명에 따른 장치내로 스트립형 기판을 도입하기 위해, 주위에 스트립형기판(108)이 감겨있는 보빈(109)을 스트립형 기판풀기실(101)내로 도입하고, 스트립형기판의 상단을 풀어서 가스게이트(107)를 통해 막형성실(102A)~(105C)을 통과하도록 안내하고, 스트립형기판 감기실(106)내의 빈 보빈(110)까지 확대하고 고정된다.

스트립형기판 표면의 손상을 방지하기 위한 보호막은, 막이 아직 형성되어 있지 않은 스트립형기판이 감겨있는 보빈(109)주위에 스트립형 기판(108)과 함께 감겨질 수 있다. 이런 보호막이 감겨져 있는 경우, 이 보호막의 최극단은 스트립형 기판풀기실(101)에서 보호막이 감겨진 보빈에 고착되어 있다.

마찬가지로, 스트립형기판표면의 손상을 방지하는 보호막은 스트립형기판을 감는보빈(110)에 의해 감겨질 수 있다. 이 보호막을 감기 위해서, 보호막을 스트립형기판 감기실(106)에서 보호막 풀기보빈으로부터 풀어내고, 보호막의 최극단을 스트립형기판(108)과 중첩시켜서 스트립형기판을 감게되는 빈 보빈(110)에 고착시킨다.

스트립형기판과 보호막을 고정시킨 후, 각각 보빈, 보호막 감기보빈의 축을 고정상으로 되게 고정시키고, 스트립형기판과 보호막을, 풀기보빈에 장력을 생성하는 토크를 인가함으로써 느슨하지 않게 신장시킨다. 스트립형기판을 도입하여 설치한 후, 스트립형기판을 신장시켜 고정하고, 막형성실의 덮개를 닫고, 장치내부를 회전펌프, 기계식 부스터펌프 등의 진공펌프로 배기한다. 이 경우, 장치의 내부는 스트립형기판풀기실(101)과 감기실(106)에 연결된 진공펌프에 의해 균일하게 배기되며, 바람직하게는 가스게이트(107)를 통해 막형성실(102A)~(105B)을 배기하여, 스트립형기판 풀기실(101)과 감기실(106)로부터 막형성실(102A)~(105B)로의 흡착가스 도입을 확실히하고, 불순물 도핑층막형성실(102A),(105B)에서부터 i형 반도체층막형성실(103),(104)로의 흡착가스의 침입을 방지한다. 막형성실을 대략 10pa로 배기하면, 막형성실 내부는, 각각의 막형성실에 연결된 진공펌프에 의해 1pa이하로 더욱 배기한다.

막형성실의 내압이 1pa 이하로 감소되면, 막형성실(102A)~(105B)의 배기를 중단하고, H₂, He, Ar, Ne, Kr 및 Xe등의 가스를 막형성실(103A),(103B)및 (104)내로 도입하여 막형성실로부터 스트립형 풀기실(101)및 감기실(106)로 가스가 흐르게 하며, 이들실(101)~(106)의 압력을 5Pa정도로 제어한다.

막형성실의 압력이 안정화되면, 막형성실을 램프히터, 기판온도제어유닛, 막형성실온도제어유닛 및 블록히터로 가열하여 예열하고, 막형성실 및 스트립형 기판의 내벽을 100~500℃로 소성한다.

(반도체층 형성방법)

막형성실을 예열 및 소성한 후, 스트립형기판 감기실(106)의 감기보빈(110)의 축을 회전시킴으로써, 막형성실(102A),(103A),(105A),(102B),(103B),(102),(104)및 (105C)을 통해 풀기실(101)에서 감기실(106)로 스트립형기판(108)을 일정속도로 연속적으로 이동시킨다. 스트립형기판의 이동속도는 바람직하게는 1~100mm/sec이고, 보다 바람직하게는 5~50mm/sec이다. 막형성실의 적층막 형성공간내 스트립형기판의 온도 및 막형성실의 내벽온도는 램프히터, 기판온도 제어유닛, 막형성실 온도제어유닛 및 각각의 막형성실(102A)~(105C)의 블록히터에 의해 스트립형기판을 이동시키면서 소정온도로 제어된다.

스트립형기판의 온도가 안정화되면, 막형성실로부터 H₂, He, Ar, Ne, Kr 및 Xe등의 가스가 도입되고, 막형성실에 연결된 각각의 진공펌프에 의해 막형성실(102A)~(105C)이 배기되며, H₂, He, Ar, Ne, Kr 및 Xe등의 가스를 도입하여 질량유량제어기를 통해 가스 실린더로부터 가스게이트(107)로 원료가스를 분리한다. 가스유량이 안정화되면, 마이크로파 플라즈마 CVD법에 의한 i형 반도체층 막형성실(103A),(103B)의 배기는 회전펌프 및 기계식 부스터펌프 등의 저진공펌프에서 터보분자펌프 및 오일확산펌프 등의 고진공펌프로 절환된다.

반도체층을 형성하기 위한 특정량의 원료가스가 질량유량 제어기를 통해 소정유량으로 가스실린더에서 막형성실(102A)~(105C)로 도입된다.

막형성실로의 원료가스의 유량이 안정화되면, 막형성실에 대한 배기용량을 배기관에 설치된 배기량 조정밸브에 의해 조정하고 막형성실을 소정압력으로 설정한다.

원료 가스가 도입되어 있는 각 실에 대한 바람직한 내압은, 마이크로 플라즈마 CVD법에 의한 막형성실(104A),(103B)의 경우 1~10pa이고, 다른실에 대해서는 10~1000pa이다. 불순물가스의 침입을 방지하기 위해, i형 반도체층막형성실(104)의 내압은 n형 반도체층막형성실(102C)과 P형 반도체층막형성실(105C)의 내압보다 약간 높고, p형 반도체층막형성실(102A)의 내압은 스트립형 기판풀기실(101)의 내압보다 약간 높고, p형 반도체층막형성실(105B)의 내압은 스트립형 기판 감기실(106)의 내압보다 약간 높은 것이 바람직하다. 막형성실의 압력이 안정화되면, 마이크로파 전력, 고주파전력, 저주파전력 및 DC전력 등의 방전전력이 막형성실(102A)~(105C)에 도입된다. 이에 의해, 각각의 막형성실의 원료가스는 이온화되어 각각의 막형성실에 플라즈마를 형성한다.

상술한 바와 같이, 스트립형 기판을 일정속도로 이동시키면서 막형성실(102A)~(105C)내에 플라즈마를 동시에 형성함으로써 각각의 막형성실에서 연속적으로 이동하는 스트립형기판위에 반도체층이 형성되어, n-i-p-n-i-p 또는 p-i-n-p-i-n구조의 광전지를 연속적으로 제조한다.

(2층 혹은 3층 탠덤형광전지의 제조방법)

제 1도에 도시한 막형성실(102A)~(105B)내에서의 2층 탠덤형광전지와 제2도에 나타낸 막형성실(102A)~(105C)내에서의 3층 탠덤형광전지에 대한 반도체층 형성조건에 대해 하기 설명한다.

(막형성실(102A),(102B),(102C),(105A)및 (105B)에서의 막형성조건)

막형성실(102A),(102B),(102C),(105A)및 (105B)내에 RF플라즈마 CVD법에 의해 n(또는 p)형 실리콘계 비정질 반도체층을 형성한다.

이들 막형성실에 도입되는 원료가스는 적어도 실리콘 원자를 함유하는 가스와 같이 가스화될 수 있는 화합물로 SiH₄, Si₂H₆, SiF₄, SiFH₃, SiF₂H₂, SiF₃H, Si₃H₃, SiD₄, SiHD₃, Si₂D₂, SiH₃D 및 Si₂D₃H₃을 들 수 있다. 또, 원료가스에는 광학적 밴드갭을 좁게 할 목적으로 Ge원자를 함유하는 가스화될 수 있는 화합물을 함유할 수 있다.

Ge원자를 함유하고 가스화될 수 있는 화합물로는, 구체적으로는, GeH₄, GeD₄, GeF₄, GeFH₃, GeF₂H₂, GeF₃H, GeHD₃, GeH₂D₂및 GeH₃D를 들 수 있다. 또한, 원료가스는 C,O 및 N원자를 함유하고 가스화될 수 있는 화합물을 함유할 수 있다.

C원자를 함유하고 가스화될 수 있는 이들 화합물로는, 구체적으로 CH₄, CD₄, CnH_2n+2(n은 정수), CnH_2n(n은 정수), C₂H₂, C₆H₆, CO₂및 CO를 들 수 있다.

0원자를 함유하고 가스화될 수 있는 화합물로는 O₂, CO, CO₂, NO, NO₂, N₂O, CH₃CH₂OH및 CH₃OH들 수 있다.

N원자를 함유하고 가스화될 수 있는 화합물로는, N₂, NH₃, ND₃, NO, NO₂및 N₂O를 들 수 있다.

원료가스는 주기율표의 V혹은 |||족에 속하는 원자를 함유하고, 원자가 전자로 표현하여 n(또는 p)형으로 형성되는 실리콘계 비정질 반도체층의 전도형을 제어하도록 가스화될 수 있는 화합물을 포함한다.

V족 원자(원소)를 도입하는데 효율적으로 사용되는 출발재료로는, 구체적으로 P원자를 도입하기 위한, PH₃, P₂H₄등의 수소확인, PH₄I, PF₃, PF₅, PCl₃, PCl₅, PBr₃, PBr₅및 Pl₃등의 할로겐화인을 들 수 있고, 또한 AsH₃, AsF₃, AsCl₃, AsBr₃, AsF₅, SbF₃, SbCl₃, SbCl₅, BiH₃, BiCl₃및 BiBr₃를 들 수 있다. 특히, PH₃, PF₃및 AsH₃이 적합하다.

|||족 원자를 도입하기 위해 효율적으로 사용되는 출발재료로는, 구체적으로 B원자를 도입하기 위한 B₂H₅, B₄H₁₀, B₅H₉, B₆H₁₁, B₆H₁₂및 B₆H₁₄등의 수소화붕소, BP₃, BCl₃등의 할로겐화붕소를 들 수 있다. 또한, AlCl₃, GeCl₃및 InCl₃를 들 수 있으며, 특히 B₂H₆및 BF₃가 적합하다. 원료가스는 H₂, D₂, He, Ne, Ar, Xe 및 Kr등의 희석가스를 포함할 수도 있다.

막형성실에 공급되는 방전전력은 RF플라즈마를 형성하기 위해 사용되며, 적어도 RF전력을 들 수 있다. 도입되는 RF전력은 막형성실내로 도입되는 원료가스의 유량, 바람직하게는 플라즈마 형성공간에 대해 0.001~1w/cm³범위내의 리플과 같이 변동이 적은 안정한 연속발진파에 따라 적절하게 결정한다. RF전력의 주파수는 1MHz~500MHz범위내가 바람직하고, 공업용 주파수로서 덜 진동하는 13.56MHz가 적당하다.

DC전력은 RF전력과 함께 도입될 수 있고, 이 경우, RF방전전극 또는 방전전극이외에 스파크 등의 이상 방전이 발생하지 않는 범위에서 전극 쪽이 플러스로 되는 방향으로 별도로 설치된 전극에 10~220V의 전압을 공급하는 것이 바람직하다.

이런 RF전력이 막형성실에 도입되며, 바람직하게는 DC전력이 동시에 도입되어, 원료가스가 막형성실내에서 이온화하고 분해하여 스트립형기판위에 n(또는 p)형 실리콘계 비정질 반도체층을 형성한다.

이들 막형성조건하에 형성되는 반도체층은, 실리콘계 비정질(미세결정도 포함)에서부터 다결정까지의 비정질재료로 형성된다.

[막형성실(103),(103A) 및 (103B)에서의 막형성조건]

막형성실(103),(103A)및 (10313)에서, i형 실리콘계 비정질 반도체층은 마이크로파 플라즈마 CVD법에 의해 형성된다.

이들 막형성실내로 도입되는 원료가스는 적어도 실리콘원자를 함유하는 가스로서 가스화될 수 잇는 화합물을 포함한다. 실리콘 원자를 함유하는 가스로서 가스화될 수 있는 화합물은 SiH₄, Si₂H₆, SiF₄, SiFH₃, SiF₂H₂, SiF₃H, Si₃H₈, SiD₄, SiHD₃, Si₂D₂, SiH₃D 및 Si₂D₃H₃을 들수 있고, 또, 원료가스에는 광학적 밴드갭을 좁게할 목적으로 Ge원자를 함유하는 가스화될 수 있는 화합물을 함유할 수 있다.

Ge원자를 함유하고 가스화될 수 있는 화합물로는, 구체적으로 GeH₄, GeD₄, GeF₄, GeFH₃, GeF₂H₂, GeF₃H, GeHD₃, GeH₂D₂및 GeH₃D를 들 수 있고, 또, 원료가스는 C,O,N원자를 함유하고 가스화될 수 있는 화합물을 함유할 수도 있다.

C원자를 함유하고 가스화될 수 있는 이들 화합물로는 구체적으로 CH₄, CD₄, CnH_2n+2(n은 정수), CnH_2n(n은 정수), C₂H₂, C₆H₆, CO₂및 CO들 수 있다.

0원자를 함유하고 가스화될 수 있는 화합물로는 O₂, CO, CO₂, NO, NO₂, N₂O, CH₃CH₂OH및 CH₃OH를 들 수 있다.

N원자를 함유하고 가스화될 수 있는 화합물로는 N₂, NH₃, ND₃, NO, NO₂및 N₂O를 들수 있다. 막형성실에 형성되는 반도체층은,원자가 전자제어용 불순물을 이들 불순물이 실질적으로 순수한 한 미량으로 함유할 수 있고, 원료가스는 주기율표에 나타낸 V혹은 |||족 원소를 함유하고 가스화될 수 있는 미량의 화합물을 함유할 수 있다.

V족 원자를 도입하는데 효율적으로 사용되는 출발재료로는, 구체적으로 P원자를 도입하기 위한 PH₃, P₂H₄등의 수소확인, PH₄I, PF₃, PF₃, PCl₃, PCl₅, PBr₃, PBr₅및 Pl₃등의 하로게화인을 들 수 있고, 또한 AsH₃, AsF₃, AsCl₃, AsBr₃, AsF₅, SbF₃, SbCl₃, SbCl₅, BiH₃, BiCl₃및 BiBr₃를 들 수 있다. 특히, PH₃, PF₃및 AsH₃이 적합하다.

|||족 원자를 도입하기 위해 효율적으로 사용되는 출발재료로는, 구체적으로 B원자를 도입하기 위한 B₂H₅, B₄H₁₀, B₅H₉, B₆H₁₁, B₆H₁₂및 B₆H₁₄등의 수소화붕소, BP₃, BCl₃등의 할로겐화붕소를 들 수 있다. 또한, AlCl₃, GeCl₃및 InCl₃를 들 수 있으며, 특히 B₂H₆및 BF₃가 적합하다.

막형성실에 도입되는 방전전력은 상술한 재료가스를 이온화함으로써 마이크로파플라즈마를 형성하기 위해 사용되며, 적어도 마이크로파 전력을 포함한다. 도입되는 마이크로파 전력은 막형성실에 도입되는 원료가스의 유량 및 바람직하게는 플라즈마형성공간에 대해 0.001~1w/cm³범위내에서 리플 등의 변동이 적은 안정한 연속발진파에 따라 적절하게 결정된다. 마이크로파 전력의 주파수는 500MHz~10GHz범위가 바람직하고, 공업용주파수로서 덜 진동하는 2.45GHz가 바람직하다.

또한, 마이크로파플라즈마 형성공간내에 바이어스전극을 형성함으로써, 본 발명에 따른 장치의, 마이크로파플라즈마 CVD법에 의한 i형 반도체층 막형성실(103A),(103B)내로 마이크로파 전력과 함께 RF전력 및 또는 DC전력을 도입시키는 것이 바람직하다.

도입되는 RF전력은 0.02~2w/cm²범위가 바람직하고, 이들 주파수는 1MHz~500MH가 바람직하여 공업용 주파수로서 13.56MHz가 적당하다. DC전력을 도입하기 위해 스파크등의 이상 방전이 발생하지 않는 범위내에서 전극쪽이 플러스로 되는 방향으로 10~200V의 전압을 도입하는 것이 바람직하다.

이런 마이크로파전력이 막형성실에 도입되며, 바람직하게는 RF전력 또는 DC전력이 동시에 도입되어, 원료가스가 막형성실내에서 이온화하고, 분해하여 스트립형기판위에 i형 실리콘계 비정질 반도체층을 형성한다.

이들 막형성조건하에 형성되는 반도체층은, 실리콘계 비정질(미세결정도 포함)에서부터 다결정까지의 비정질재료로 형성된다.

[막형성실(104)에서의 막형성조건]

막형성실(104)에서, i형 실리콘계 비정질반도체층은 RF플라즈마 CVD법에 의해 형성된다.

이들 막형성실내로 도입되는 원료가스는 적어도 실리콘원자를 함유하는 가스로서 가스화될 수 있는 화합물을 포함한다. 실리콘 원자를 함유하는 가스로서 가스화될 수 있는 이들 화합물은 SiH₄, Si₂H₆, SiF₄, SiFH₃, SiF₂H₂, SiF₃H, Si₃H₈, SiD₄, SiHD₃, Si₂D₂, SiH₃D 및 Si₂D₃H₃을 들수 있고, 또, 원료가스에는 광학적 밴드갭을 좁게할 목적으로 Ge원자를 함유하는 가스화될 수 있는 화합물을 함유할 수 있다.

Ge원자를 함유하고 가스화될 수 있는 화합물로는, 구체적으로 GeH₄, GeD₄, GeF₄, GeFH₃, GeF₂H₂, GeF₃H, GeHD₃, GeH₂D₂및 GeH₃D를 들 수 있고, 또, 원료가스는 C,O 및 N원자를 함유하고 가스화될 수 있는 화합물을 함유할 수도 있다.

C원자를 함유하고 가스화될 수 있는 이들 화합물로는 구체적으로 CH₄, CD₄, CnH_2n+2(n은 정수), CnH_2n(n은 정수), C₂H₂, C₆H₆, CO₂및 CO들 수 있다.

0원자를 함유하고 가스화될 수 있는 화합물로는 O₂, CO, CO₂, NO, NO₂, N₂O, CH₃CH₂OH및 CH₃OH를 들 수 있다.

N원자를 함유하고 가스화될 수 있는 화합물로는 N₂, NH₃, ND₃, NO, NO₂및 N₂O를 들수 있다.

원료가스는 주기율표에 나타낸 V혹은 |||족 원자를 함유하고, 도전형의 실리콘계 비정질반도체층이 원자가 전자에 의하여 n(또는 p)형으로 형성되도록 제어할 수 있게 가스화될 수 있는 화합물을 포함한다.

V족 원자를 도입하는데 효율적으로 사용되는 출발재료로는, 구체적으로 P원자를 도입하기 위한, PH₃, P₂H₄등의 수소확인, PH₄I, PF₅, PF₅, PCl₃, PCl₅, PBr₃, PBr₅및 Pl₃등의 할로겐화인을 들 수 있고, 또한 AsH₃, AsF₃, AsCl₃, AsBr₃, AsF₅, SbF₃,SbF₅, SbCl₃, SbCl₅, BiH₃, BiCl₃및 BiBr₃를 들 수 있다. 특히, PH₃, PF₃및 AsH₃이 적합하다.

|||족 원자를 도입하기 위해 효율적으로 사용되는 출발재료로는, 구체적으로 B원자를 도입하기 위한 B₂H₅, B₄H₁₀, B₅H₉, B₆H₁₁, B₆H₁₂및 B₆H₁₄등의 수소화붕소, BP₃, BCl₃등의 할로겐화붕소가 있다. 또한, AlCl₃, GeCl₃및 InCl₃를 들 수 있으며, 특히 B₂H₆및 BF₃가 적합하다.

원료가스는 H₂, D₂, He, Ne, Ar, Xe 및 Kr등의 희석가스를 함유할 수 있다.

막형성실에 도입되는 방전전력은 상술한 재료가스를 이온화함으로써 RF플라즈마를 형성하기 위해 사용되며, 적어도 RF 전력을 포함한다. 도입되는 RF전력은 막형성실에 도입되는 재료가스의 유량 및 바람직하게는 플라즈마형성공간에 대해 0.001~1w/cm³범위내에서 리플 등의 변동이 적은 안정한 연속발진파에 따라 적절하게 결정된다. 마이크로파 전력의 주파수는 1MHz~500MHz범위가 바람직하고, 공업용주파수로서 덜 진동하는 13.56MHz가 바람직하다.

DC전력은 RF전력과 함께 도입될 수 있으며, RF방전전극 및 스파크 등의 이상 방전이 발생하지 않은 범위에서 전극쪽이 플러스로 되는 방향으로 ,RF방전전극과는 별도로 설치된 전극에 10~200V의 전압을 공급하는 것이 바람직하다.

이런 RF전력이 막형성실에 도입되며, 바람직하게는 DC전력이 동시에 도입되어, 원료가스가 막형성실내에서 이온화되고 분해하여 스트립형기판위에 i형 실리콘계 비정질 반도체층을 형성한다.

이들 막형성조건하에 형성되는 반도체층은 실리콘계 비정질(미세결정도 포함)에서부터 다결정까지의 비정질 재료로 형성된다.

[막형성실(105B) 및 (105C)에서의 막형성조건]

막형성실(105B)및 (105C)에서, p(또는 n)형 실리콘계 비정질 반도체층은 플라즈마도핑으로 형성된다.

상기 막형성실내로 도입되는 원료 가스는 주기율표에 나타낸 |||및 V족 원자를 함유하고, 플라즈마 도핑에 의해 i형 비정질 반도체층과 그 근방을 p(또는 n)형으로 전환시킴으로서 가스화될 수 있는 화합물을 포함한다.

|||족 원자를 도입하기 위해 효율적으로 사용되는 출발재료로는, 구체적으로 B원자를 도입하기 위한 B₂H₅, B₄H₁₀, B₅H₉, B₆H₁₁, B₆H₁₂및 B₆H₁₄등의 수소화붕소, BP₃, BCl₃등의 할로겐화붕소가 있다. 또한, AlCl₃, GeCl₃및 InCl₃를 들 수 있으며, 특히 B₂H₆및 BF₃가 적합하다.

V족 원자를 도입하는데 효율적으로 사용되는 출발재료로는, 구체적으로 P원자를 도입하기 위한 PH₃, P₂H₄등의 수소화인, PH₄I, PF₃, PF₅, PCl₃, PCl₅, PBr₃, PBr₅및 Pl₃등의 할로겐화인을 들 수 있고, 또한 AsH₃, AsF₃, AsCl₃, AsBr₃, AsF₅, SbF₃, SbF₅, SbCl₃, SbCl₅, BiH₃, BiCl₃및 BiBr₃를 들 수 있다. 특히, PH₃, PF₃및 AsH₃이 적합하다.

원료가스는 H₂, D₂, He, Ne, Ar, Xe 및 Kr등의 희석가스를 포함할 수 도 있다.

또한, 원료가스는 아주 소량의 실리콘원자를 함유하는 가스 및 또는 C, O, N을 함유하는 가스를 함유하여 증착법에 의해 불순물 도핑층을 소정막두께로 형성할 수 있다. 실리콘원자를 함유하는 가스로는 SiH₄, Si₂H₆, SiF₄, SiFH₃, SiF₂H₂, SiF₃H, Si₃H₈, SiD₄, SiHD₃, Si₂D₂, SiH₃D 및 Si₂D₃H₃이 있고, 탄소원자를 함유하는 가스로는 CH₄, CD₄, CnH_2n+2(n은 정수), CnH_2n(n은 정수), C₂H₂, C₆H₆, CO₂및 CO가 있고, 산소원자를 함유하는 가스로는 O₂, CO, CO₂, NO, NO₂, N₂O, CH₃CH₂OH및 CH₃OH가 있으며, 질소원자를 함유하는 가스는 N₂, NH₃, ND₃, NO, NO₂및 N₂O가 있다.

상기 막형성실에 도입되는 방전전력은 원료가스를 이온화함으로써 백열방전 RF 혹은 마이크로파 프라즈마를 형성사도록 도입하며, 바람직하게는 1KHz~13.56KHz의 전력을 지닌다. 즉, 1KHz~500KHz(저주파수)의 주파수로 플라즈마 도핑을 행하면, 이온이동거리가 길고 이온 주입두께가 커지게 된다.

도입되는 전력은 플라즈마형성 공간용적에 대해 0.001~1w/cm³범위내가 바람직하고 리플등의 변동이 적은 안정한 연속발진파로 되는 것이 바람직하다. DC전력은 방전파워와 함께 도입할 수 있고, 방전전극 및 방전전극과는 별도로 설치된 전극에 스파크 등의 이상 방전이 발생하지 않는 범위내에서 전극층이 플러스로 되는 방향으로 10~200V의 전압을 도입하는 것이 바람직하다.

이런 RF전력을 막형성실내로 도입하고, 바람직하게는 DC전력을 동시에 도입하여 막형성실내에서 원료가스를 이온화하고 분해시켜, 스트립형기판위에 p(또는 n)형 실리콘계 비정질 반도체층을 형성한다.

이들 막형성 조건하에 형성되는 반도체층은 실리콘계 비정질(미세결정도 포함)에서부터 다결정까지의 비정질재료로 형성된다.

상술한 반도체적층막은 스트립형기판을 연속적으로 이동시키면서 막형성실(102A)~(105C)에서 규정된 시간주기로 동시에 연속적으로 형성되어 반도체 적층막이 형성되어 있는 표면에 스트립형 기판의 소정길이를 형성하고, 스트립형기판은 스트립형기판감기실(106)내에 감기보빈(110)에 의해 연속적으로 감겨진다.

[스트립형기판 인출공정]

반도체적층막이 형성되어 있는 표면에 소정길이의 스트립형기판을 형성하고, 감기실의 보빈으로 감은 경우, 막형성실(102A)~(105C)로의 방전전력도입, 원료가스의 공급, 이동 및 스트립형기판의 가열을 모두 중단하고, 또한, 가스게이트로의 게이트가스의 공급도 중단한다. 막형성실(101)~(106)을 각각 막형성실에 연결된 진공펌프로 배기하고, 막형성실(103A)~(103B)의 배기를 고진공펌프에서 저진공펌프로 변환한다. 막형성실과 막형성실에 원료가스를 공급하는 원료가스공급계를 He및 Ar등의 불활성가스로 완전히 배기한다.

막형성실과 막형성실에 원료가스를 공급하는 원료가스공급계의 배기를 종료하였으면, 실(101)~(106)의 배기를 중단하고 실 및 스트립형기판을 대기압보다 약간 낮은 압력으로 He 및 Ar등의 불활성가스로 이들실을 채움으로써 냉각한다.

실과 스트립형기판이 실온 혹은 비슷한 수준으로 냉각되면, 건조 N₂, Ar 및 He등의 가스를 장치내로 도입시켜 장치의 압력을 대기압과 같게 설정하여 보빈에 인가된 구동력과 토크를 감소시키고, 감기실(106)내에서 스트립형 기판을 절단하여 풀기실에서 감기실까지 스트립형기판부는 그대로 유지하고, 주위에 스트립형기판이 감겨있는 보빈(110)은 스트립형기판 감기실(106)에서 인출한다.

본 발명에 따른 장치에 있어서, 스트립형기판 풀기실(101)과 감기실(106)은 스트립형기판이 실내로 도입되거나 인출될 경우 공기에 노출된다. 일련의 막형성실(102A)~(105C)내로 공기가 흐르면, 증기 및 산소등의 불순물가스가 막형성실의 내벽에 증착하게 되므로 형성되는 반도체막의 특성이 열화하게 된다. 따라서, 스트립형기판 풀기실(101)과 막형성실(102A)사이, 스트립형기판 감기실(106)과 막형성실(105C)사이에 적당한 공기차단수단을 설치하여 로드락구조와 같은 장치를 형성한다. 이 경우, 공기차단수단은 진공밀봉수단으로, He등의 불활성가스 혹은 막형성에 영향을 주지 않는 고순도 질소 등의 가스에 의해 막형성실(102A)~(105C)의 내부공간을 강압상태로 유지하고, 가스를 대기압으로 가압한 후 청정한 가스를 풀기실(101)과 감기실(106)로 흘려넣어 공기침입을 차단시킨다.

밀봉구조가 사용되면, 진공으로 유지되어 있는 막형성실(102A)~(105C)를 통해 스트립형기판을 통과시키기 곤란하므로, 진공을 유지하도록 고안된 0링, 가스켓, 헬리코플렉스 및 자성유체를 사용하는 기계적 밀봉구조를 사용하는 것이 바람직하여 밀봉구조내의 이들 성분에 의해 스트립형기판이 유지되므로 스트립형기판이 막형성실(102A)~(105C)을 통과하면서 진공밀착상태를 유지할 수가 있다.

상기 공기차단수단은 마이크로파플라즈마 CVD법에 의한 i형 반도체층 막형성실(103A),(103B)에 설치할 수 있다. 마이크로파플라즈마 CVD법에 의한 i형 막형성실에서의 막형성은 고속으로 수행되므로, 다른 막형성실에서 보다 이들 내면에 보다 많은 양의 반도체막이 부착되게 된다.

다량의 막이 부착된 채로 반도체막의 형성을 계속하면, 마이크로파 도입창의 마이크로파 투과율이 감소되어 도입되는 전력을 낮추거나 반도체막에 박리된 막 부스러기가 떨어져서 결함을 일으키므로 주기적으로 막형성실(103)내부를 청소할 필요가 있다. 이경우, 다른 막형성실상에서 공기의 침입에 의한 역효과를 방지하기 위해서는 상술한 공기차단수단이 효율적이므로, 막형성실(103A),(103B)과 다른 막형성실 사이에 공기차단수단을 설치하는 것이 바람직하다.

상술한 일련의 공정은 본 발명에 의한 장치로 스트립형기판상에 반도체적층막을 연속적으로 형성하게 한다.

이하, 반도체적층막의 연속형성장치를 사용하는 본 발명에 따른 실시예를 나타내나, 본 발명은 이들 실시예에 한정되는 것은 아니다. 먼저, 2층 탠덤형전지의 실시예에 대해 설명한다.

(실시예 1-1)

장치예 1-1에 나타낸 반도체적층막의 연속제조장치를 사용하여, 각각 비정질 실리콘게르마늄과 비정질 실리콘제의 i형 반도체층이 순서대로 기판위에 적층되어 있는 2개의 n-i-p구조형 광전지와 n-i-p-n-i-p구조의 실리콘계 비정질반도체를 적층시키는 광전지를 연속제조한다. 막형성실(103)에서의 제조시, 2개의 i형 반도체층은 상이한 농도를 게르마늄원자를 지니는 원료가스를 함유하는 3개의 다른 실에서 형성되어, 막형성실(103)에서 연속적으로 형성된 i형 반도체층은 막두께 방향으로 게르마늄함량이 대-소-대 로 변해 있다.

먼저, 요철표면을 지니고, 두께 500mm의 Ag층과 두게 2μm의Zn0투명도전층이 형성되어 SUS430HA스트립형 스텐레스 판(넓이 12cm×길이 200m×두께 0.15mm)에 적층되어 있는 스트립형기판을 보빈(109)에 감은 상태에서, 각각의 가스게이트(107)를 경유하여 막형성실(102A)~(105B)을 관통시키고, 스트립형기판감기실(106)로 인도하여, 기판의 이완을 방지하도록 신장시킨다. 아라미드페이퍼막(Nornex, 상품명, Pupont사 제품, 폭 12cm×길이 200m×두께 0.05mm)의 충분히 건조된 보호막을 감는 보빈을 스트립형기판 감기실(106)에 설치하여 스트립형기판과 함께 보호막을 감는다.

스트립형기판을 세트한 후, 각실(101)~(106)의 내부를 회전펌프와 기계식 부스터펌프의 조합인 펌프(도시안함)로 한번 배기하고, 실을 게속해서 배기하면서 He가스를 실내에 도입하고 각 실을 He분위기의 200Pa하에 350℃로 가열베이킹 한다.

가열베이킹에 이어, 각 실(101)~(106)을 한번 배기하고, 막형성실(101),(102A),(105A),(102B),(104),(105B),(106)을 각각의 막형성실과 연통하는 회전펌프와 기계식부스터 펌프의 조합인 펌프로 계속해서 배기하는 한편, 막형성실(103A)을 각각실에 연결된 2개의 오일확산펌프(HS-6, Varian사 제조)로 배기한다. 이상태를 유지하면서, 게이트 가스 H2를 각각에 공급하고, 각각의 원료가스를 소정량 각각의 막형성실(102A)~(105B)에 공급하며, 실의 내압을, 다음과 같이 각 실(101)~(106)의 배기관에 설치된 스로틀밸브이 개구도를 조정함으로써 조정한다. 즉, 스트립형판풀기실(101)및 감기실(106); 125Pa, 막형성실(102A);130Pa, (103A); 약 1Pa(105A);130Pa,(104);135Pa, 및 (105B);130Pa이다. 각 실에서 내압이 안정화되면, 스트립형기판 감기실(106)내의 감기 보빈(110)을 회전시켜, 스트립형기판(108)을 막형성실(102A)에서 (105B)의 방향으로 일정속도 100cm/분으로 연속이동시킨다. 각각의 막형성실(102A)~(105C)에 장착된 도시하지 않은 온도제어유닛에 의해, 이동하는 스트립형기판이 각 실의 막형성 공간내에서 소정온도가 되도록 온도제어를 행한다.

스트립형 기판의 온도가 안정되면, 도시하지 않은 각각의 전원으로부터 정합장치를 개재하여 평행평판 전극에서부터 막형성실(102A),(105A),(102B),(104)로 13.56MHz의 RF전력을 도입하고 ; 각각의 한쪽벽에 설치된 마이크로파도입창에서 막형성실(103)에 설치된 막형성실로 2.45GHz의 마이크로파전력을 도입하고 ; 평행평판 전극에서 막형성실(105B)로 75KHz의 RF전력을 도입한다. 다음, 도시하지않은 각각의 전원에서부터 정합장치를 통해 도입된 13.56MHz의 RF전력을, 스트립형기판과 평행이 되도록 마이크로파도입창의 정면에 설치된 본 형상 바이어스전국으로부터 막형성실(103)에 설치된 막형성실에 도입한다. 막형성실내부(103)에서 스트립형기판의 이동방향에 대한 길이는 모든 경우에 대략 20cm인 반면, 반도체층의 형성영역에서 스트립형기판의 이동방향에 대한 길이는 스트립형 기판 표면과 플라즈마 사이에 일정길이의 차폐판(또한, 플라즈마 누설가드로도 작용함)을 설치함으로써 조정된다. 방전전력을 투입함으로써, 막형성실(102A)~(105B)내의 원료가스를 플라즈마로 전환시키고, 각각의 막형성실에서 이동하느 스트립형기판에 반도체막을 형성하며; 이로써 스트립형 기판표면에 n-i-p-n-i-p구조의 반도체 적층막을 연속적으로 형성한다. 표 1은 막형성실(102A)~(105A)에서 제 1광전지에 대한 막형성조건을, 표 2는 막형성실(102B)~(105B)에서 제 2광전지에 대한 막형성조건을 나타낸다.

스트립형기판은 스트립형기판 이송개시후 180분간 연속적으로 이동하며, 이 사이에 170분간 연속적으로 반도체 적층막이 형성된다.

반도체적층막을 대략 170m로 형성한 다음, 전력도입, 원료가스의 공급, 및 스트립형기판과 막형성실의 가열을 중단하고 ; 막형성실내부를 배기한 후, 스트립형기판과 장치내부를 충분히 냉각되도록 방치한다. 그후, 보빈(110)에 감긴 스트립형기판을 스트립형기판 감기실(106)에서 장치밖으로 제거한다.

스트립형기판의 제거를 연속모듈화장치에 의해 계속해서 행함으로써, 본 발명의 장치에 의해 형성된 반도체적층막의 전표면에 투명전극으로서 ITO(1_n2O₃+SnO₂의 박막을 70nm로 형성한다. 이 전극은 집전전극으로서 일정간격으로 미세라인상에 존재한다. 단위 전지를 직렬로 하는 모듈화에 의해, 2층 탠덤형 태양전지와 다른 밴드갭을 지닌 광전지가 적층되어 이루어진 크기가 35cm×35cm인 태양전지모듈을 연속적으로 제작한다. 제작한 태양전지의 층구조를 개략적으로 제 5도에 나타내었다.

제작한 태양전지모듈에 특성을 AM 1.5(100mW/cm²)의 의사태양광조사하에 평가한 바, 광전변환효율의 평균값은 1.5로서, RF플라즈마 CVD법을 사용하여 모두 P형 반도체층을 형성하는 종래의 롤투롤방식이 장치를 사용하여 제조한 태양전지모듈의 광전변환효율의 평균값 1.00에 대해 우수한 값이었다. 종래의 장치를 사용하여 얻은 모듈간의 광전변환효율이 ±5%편차는 ±3%이내로 감소하였다.

(비교예 1-1)

장치예 1-1에 나타낸 본 발명에 따른 장치의 P형 반도체의 막형성실(105B)을 막형성실로 대체하고, i형 반도체층위의 불순물도핑층인 P형 반도체층을 전부RF프라즈마 CVD법으로 형성하는 이외에는 실시예 1-1과 동일한 방법으로 n-i-p-n-i-p구조의 실리콘계 비정질반도체의 적층막을 연속적으로 형성하고, 이들로부터 태양전지모듈을 제작하였다. 표 3은 막형성실(102B),(105B)에서 제 2광전지에 대한 막형성조건을 나타낸다.

AM 1.5(100mW/cm²)의 의사태양광조사하에서, 상기 제작한 태양전지모듈의 성능을 평가한 바, 광전변화효율은 실시예 1-1에서 제작한 태양전지 모듈에 관한 1.15대해 비교적 낮은 1.00이 있다. 또 모듈간의 편차는 ±5%로, 작지 않았다.

(비교예 1-2)

n-i-p-n-i-p구조를 가진 실리콘계 비정질 반도체의 적층막은, 장치예1-1에 도시한 본 발명에 의한 p 형 반도체층용 막형성실(105A)이 플라즈마도핑실로 대치되고, 불순물도핑층이 전적으로 RF플라즈마 CVD법에 의해 형성되었다는 것을 제외하고는, 실시예 1-1의 것과 동일한 방법으로 연속해서 형성되었으며, 태양전지모듈은 그로부터 이루어졌다. 표 4는 막형성실(102A)및 (105A)에 있어서의 제 1 광전지의 막형성 조건을 나타내고, 표 2는 막형성실(102B) 및 (105B)에 있어서의 제 2 광전지의 막형성 조건을 나타낸다.

제작된 태양전지는 AM1.5(100mW/cm²)의 의사 태양광조사하에서 그 성능을 평가한바, 곡률은 낮고, 그 광전변환효율은 실시예 1-1에서 제조된 광전지모듈의 1.15에 비해서 상대값에 있어서 낮은 0.95였다.

(실시예 1-2)

장치예1-1에 나타낸 본 발명의 반도체 적층막의 연속제조장치를 사용해서, i형 반도체층을 비정질 실리콘 카바이드로 대체한 것을 제외하고는 실시예1-1에서와 동일하게, i형 기판반도체의 기판상에, 비정질 실리콘 게르마늄과 실리콘 카바이드로 구성된 2개의 n-i-p구조 광전지를 차례로 적층하고, 이에 의해 n-i-p-n-i-p구조 비정질 실리콘으로 구성된 2개의 광전지를 연속적으로 형성하였다. 연속적인 모듈화에 의해서, 2층 탠덤형 태양전지로 구성된 35cm×35cm태양전지모듈을 연속적으로 제조하였다. 제 1 광전지를 형성하는 막형성실(102A)~(105A)에서의 막형성조건은 제 1 도에 도시한 실시예 1-1과 동일하며, 제 3광전지를 형성하는 막형성실(102B)~(105B)내에서의 막형성조건만이 표 5에 표시한 바와 같이 변경되었다. 제12도는 제조된 태양전지의 층구조에 대한 개략도이다.

AM1.5(100mW/cm²)의 의사태양광조사하에서, 상기 제작된 태양전지모듈의 특성을 평가한 결과, 광전변환효율의 평균치는 1.15로서, 고주파 플라즈마CVD법을 사용해서 모든 P형 반도체층을 형성하는 종래의 롤투롤방식의 장치를 사용해서 제조된 태양전지모듈의 광전변환효율의 평균치 1.00에 비해서 양호한 값이었다. 종래의 장치를 사용해서 얻어진 모듈사이의 광전변환효율의 ±5%의 편차는 ±3%이내로 감소하였다.

(실시예 1-3)

장치예1-1에 나타낸 본 발명의 반도체 적층막의 연속제조장치를 사용해서, 플라즈마 도핑에 의한 P형 반도체층의 막형성실의 방전주파수를 75KHz에서 13.56MHz로 변경시키는 것을 제외하고는 실시예1-1에서와 동일하게, 비단결정의 n-i-p-n-i-p구조의 적층막을 연속적으로 형성하였다. 또 모듈화에 의해서, 상이한 밴드갭을 가진 광전지를 적층한 2층 탠덤형 태양전지로 구성된 35cm×35cm태양전지모듈을 연속적으로 형성하였다. 제12도는 제조된 태양전지의 층구조에 대한 개략도이다.

AM1.5(100mW/cm²)의 의사태양광조사하에서, 상기 제작된 태양전지모듈을 평가한 결과, 광전변환효율의 평균치는 1.15로서, 고주파 플라즈마CVD법을 사용해서 모든 P형 반도체층을 형성하는 종래의 롤투롤방식의 장치를 사용해서 제조된 태양전지모듈의 광전변환효율의 평균치 1.00에 비해서 양호한 값이었다. 종래의 장치를 사용해서 얻어진 모듈사이의 광전변환효율의 ±5%의 편차는 ±3%이내로 감소하였다.

(실시예 1-4)

장치예1-1에 나타낸 본 발명의 반도체 적층막의 연속제조장치를 사용해서, 증착에 의한 10nm 의 반도체층을 형성하기 위해, 플라즈마도핑에 의해 P 반도체층의 막형성실(105B)에 도입하는 원료가스에 충분히 적은 양인 3Sccm으로 SiH4가스를 부가하는 것 이외에는 실시예1-1에서와 동일한 방법으로, n-i-p-n-i-p구조의 실리콘 비단결정 반도체의 적층막을 연속적으로 형성하였다. 또 모듈화에 의해, 상이한 밴드갭으로 광전소자를 적층한 2층 탠덤형 태양전지로 구성된 35cm×35cm태양전지모듈을 연속적으로 형성하였다. 제13도는 제조된 태양전지의 층구조에 대한 개략도이다.

AM1.5(100mW/cm²)의 의사태양광조사하에서, 상기 제작된 태양전지모듈을 평가한 결과, 광전변환효율의 평균치는 1.14로서, 고주파 플라즈마CVD법을 이용해서 모든 P형 반도체층을 형성하는 종래의 롤투롤방식의 장치를 사용해서 제작된 광전지모듈의 광전변환효율의 평균치 1.00에 비해서 양호한 값이었다. 종래의 장치를 사용해서 얻어진 모듈사이의 광전변환효율의 ±5%의 편차는 ±3%이내로 감소하였다.

상기 장치예 1-1에 나타낸 본 발명에 따른 장치의 P형 반도체층을 막형성실(105B)에 도입된 원료가스를 증착함으로써 10nm두께의 반도체층을 형성하기 위하여 유효한 원료가스에 30Sccm으로만 SiH₄가스를 부가하는 것을 제외하고는 실시예1-4와 동일한 방법으로 n-i-p-n-i-p구조형 실리콘계 비정질 반도체의 적층막을 연속해서 형성하였으며, 그후 태양전지모듈을 제조하였다.

AM1.5(100mW/cm²)의 의사태양광조사하에서, 상기 제작된 태양전지모듈의 성능을 평가한 그 결과, 광전변환효율의 평균치는 0.85로서, 고주파 플라즈마CVD법을 사용해서 모든 P형 반도체층을 형성하는 종래의 롤투롤방식의 장치를 사용해서 제작된 태양전지모듈의 광전변환효율의 평균치 1.00에 비해서 낮았다. 모듈간의 편차는 ±6%로 적지 않은 것이었다.

(실시예 1-5)

장치예1-1에 나타낸 본 발명의 반도체 적층막의 연속제조장치를 사용해서, 막형성실(102A)및 (102B)내에서 P 반도체층을 그리고 막형성실(105A)및 (105B)내에서 n형 반도체층을 형성하도록 제조된 반도체층의 도전형이 역으로 변환되었다는 것을 제외하고는 실시예1-1에서와 동일한 방법으로, n-i-p-n-i-p구조형 실리콘계 비정질 반도체의 적층막을 연속적으로 형성하였다. 그후, 적층막을 모듈로 결합하여 밴드갭이 상이한 2층 탠덤형 태양전지적층 광전지로 구성된 35cm×35cm태양전지모듈을 연속적으로 제조하였다. 제 1 광전지를 형성하기 위한 막형성실(102A)및 (105A)내에서의 막형성 조건이 표 6에 표시되어 있고, 제 2광전지를 형성하기 위한 막형성실(102B)및 (105B)내에서의 막형성 조건이 표 7에 표시되어 있다. 또한, 제조된 태양전지의 층구조를 설명하는 개략도가 제 14도에 표시되어 있다. 대한 개략도이다.

제작된 태양전지모듈을 MA1.5(100mW/cm²)의 의사태양광조사하에서 그특성을 평가한 결과, 그 광전변환효율을 평균치는 1.15로서, 고주파 플라즈마 CVD법을 사용해서 모든 n형 반도체층을 형성하는 종래의 롤 투 롤방식의 장치를 사용해서 제작된 태양전지의 광전변환효율의 평균치 1.00에 비해서 양호한 값이었다.

종래의 장치를 사용해서 얻어진 모듈간의 광전변환효율 ±5%편차는 ±3%이내로 감소하였다.

(실시예1-6)

장치예 1-2에 나타낸 본 발명에 따른 반도체 적층막의 연속제조장치를 사용해서,각 i형 반도체가 비정질 기판상에서 비정질 실리콘 게르마늄 및 비정질 실리콘으로 형성된 2개의 n-i-p구조형 광전지를 정해진 순서대로 적층하였고, 마이크로 플라즈마 CVD법에 의해 i형 반도체층을 형성하기 전후에 RF플라즈마 CVD법에 의해 i형 반도체층이 형성된 것을 제외하고는 실시예 1-1에서와 동일한 방법으로 n-i-p-n-i-p구조형 실리콘계 비정질 반도체의 적층막을 연속적으로 형성하였다.

그후 적층막은 모듈로 결합되어 밴드갭이 상이한 2층 탠덤형 태양전지적층 광전지로 구성된 35cm×35cm 태양전자모듈을 연속적으로 제작하였다. 제 1 광전지를 형성하기 위한 막형성실(202A) 및 (205A)내에서의 막형성조건이 표 8에 표시되어 있고, 제 2광전지를 형성하기 위한 막형성실 (202B)및 (205B) 내에서의 막형성조건은 표 2에 표시되어 있다. 또 제조된 태양전지의 층구조를 설명하는 개략도를 제 14도에 표시하였다.

AM1.5(100mW/cm²)의 의사태양광조사하에서 제작된 태양전지모듈의 특성을 평가한 결과, 광전변환효율의 평균치는 1.18로서, 고주파 플라즈마 CVD법을 사용해서 모든 P형 반도체층을 형성하는 종래의 롤 투 롤방식의 장치를 사용해서 제조된 태양전지모듈의 광전변환효율의 평균치 1.00에 비해 양호한 값이었다. 종래의 장치를 사용해서 얻어진 모듈간의 광전변환효율의 ±5%편차는 ±2%로 감소되었다.

(실시예 1-7)

장치예 1-2에 나타낸 본 발명에 따른 반도체적층막의 연속제조장치를 사용해서, n-i-p-n-i-p구조형 실리콘계 비정질 반도체의 적층막을 36cm폭을 갖는 넓은 스트립형 기판을 사용하는 것을 제외하고는 실시예 1-6과 동일한 방법으로 연속적으로 형성하였고, 그 후 밴드갭이 다른 2층 탠덤형 태양전지로 구성된 35cm×35cm 태양전지 모듈을 연속적으로 제작하였다.

본 실시예에 사용된 장치는 스트립형기판의 폭방향에 따른 치수에 대해서 실시예 1-1~1-6에서 사용된 장치의 3배의 치수를 지닌다. 마이크로플라즈마 CVD법을 사용하기 위해 막형성실(203)에 설치된 3개의 막형성실에 있어서, 스트립형기판의 양측에서 서로 대향하도록 마이크로파 투입수단이 각각 설치되어, 막형성실(203)내에 6개의 마이크로파 투입수단에서 마이크로파 전력을 투입하였다. 서로 대향하도록 설치된 마이크로파 투입수단의 각각의 전계는 수직방향으로 배향해 있으며, 제 1 광전지를 형성하기 위한, 막형성실(202A), (205A)의 막형성조건을 표 9에 나타내었고, 제 2광전지를 형성하기 위한 막형성실(202B),(205B)의 막형성조건은 표 10에 나타내었다. 또한, 제작된 태양전지의 층구조를 설명하는 개략도를 제 14도에 나타내었다.

AM1.5(100mW/cm²)의 의사태양광조사하에, 상기 제작된 태양전자모듈의 특성을 평가한 바, 그 광전변환효율의 평균값은 1.18로, 고주파플라즈마 CVD법을 사용하여 모두 P-형 반도체층을 형성하는 종래 방식의 장치를 사용하여 제작한 태양전지모듈의 광전변환효율의 평균값 1.00에 대해 우수하였다. 종래의 장치를 사용하여 얻은 모듈간의 광전변환효율의 편차 ±5%는 ±2.5%내로 저하하여, 광전지용으로 고품질의 반도체 적층막이 대형면적에 균일하에 형성되었음을 확인할 수 있었다.

다음에, 3층 탠덤형전지의 실시예에 대해 설명한다.

(실시예 2-1)

장치예 1-1에 나타낸 반도체 적층막의 연속 제조장치를 사용하여, 각각 비정질 실리콘 게르마늄, 비정질 실리콘 게르마늄과 비정질 실리콘제의 i형 반도체층이 이 순서대로 기판위에 적층되어 있는 3개의 n-i-p구조형 광전지와 n-i-p-n-i-p-n-i-p 구조의 실리콘계 비정질 반도체를 적층시키는 광전지를 연속제조한다. 막형성실(103A)(103B)에서의 제조시, 3개의 i형 반도체층은 상이한 농도의 게르마늄원자를 지니는 원료가스를 함유하는 3개의 다른 실에서 형성되어, 막형성실(103A)(103B)에서 연속적으로 형성된 i형 반도체층은 막두께 방향으로 게르만늄 함량이 대-소-대로 변해있다.

먼저, 요철표면을 지니고, 두께 500nm의 Ag층과 두께 2㎛의 ZnO투명도전층이 형성되어 SUS430BA 스트립형 스텐레스판(넓이 12cm×길이 200m×두께 0.15mm)에 적층되어 있는 스트립형기판을 스트립형기판 풀기실(101)에 대해 보빈(109)에 감긴 상태로 해놓고, 스트립형기판을 각각의 가스게이트(107)를 경유하여 각 형성실(102A)~(105C)을 관통시키고, 스트립형기판 감기실(106)과 인도하여, 기판의 이완을 방지하도록 신장시킨다. 아라미드페이퍼막(Nornex, 상품명, Du pont사제품, 폭 12cm×길이 200m×두께 0.05mm)의 충분히 건조된 보호막을 감는 보빈을 스트립형기판 감기실(106)에 설치하여 스트립형기판과 함께 보호막을 감는다.

스트립형기판을 세트한 후, 각 실(101)~(106)의 내부를 회전펌프와 기계식부스터펌프의 조합인 펌프(도시안함)로 한번 배기하고, 실을 계속해서 배기하면서 He가스를 실내에 도입하고 각 실을 He분위기의 200Pa하여 350℃로 가열 베이킹한다.

가열베이킹에 이어, 각 실(101)~(106)을 한번 배기하고, 막형성실(101),(102A),(105A),(102B),(105B),(102C),(104),(105C),(106)을 각각의 막형성실과 연통하는 회전펌프와 기계식 부스터펌프의 조합인 펌프로 계속해서 배기하는 한편, 막형성실(103A),(103B)을 각각 실에 연결된 2개의 오일확산펌프(HS-16, Varian사 제조)로 배기한다. 이 상태를 유지하면서, 게이트가스 H₂를 각각의 게이트(107)에 500sccm 공급하고, 각각의 원료가스를 소정량 각각의 막형성실(102A)~(105C)에 공급하며, 실의 내압을 다음과 같이 각 실(101)~(106)의 배기관에 설치된 스로틀밸브의 개구도를 조정함으로써 조정한다. 즉, 스트립형기판풀기실(101)및 감기실(106); 125Pa, 막형성실(102A); 130Pa, (103A); 약 1Pa, (105A); 130Pa, (102B); 130Pa, (103B); 1Pa, (105B); 130Pa, (102C); 130Pa, (104); 135Pa, 및 (105C); 130Pa이다.

각 실에서 내압이 안정화되면, 스트립형기판 감기실(106)내의 감기 보빈(110)을 회전시켜, 스트립형기판(108)을 막형성실(102A)에서 (105C)의 방향으로 일정속도 100cm/분으로 연속 이동시킨다. 각각의 막형성실(102A)~(105C)에 장착된 도시하지 않은 온도제어 유닛에 의해 이동하는 스트립형기판이 각 실의 막형성 공간내에 소정온도가 되도록 온도제어를 행한다.

스트립형기판의 온도가 안정되면, 도시하지 않은 각각의 전원으로부터 정합장치를 개재하여 평행평판전극에서부터 막형성실(102A),(105A),(102B),(105B),(102C),(104)로 13.56MH_Z의 RF전력을 도입하고; 각각의 한쪽벽에 설치된 마이크로파도입창에서 막형성실(103A),(103B)에 설치된 막형성실로 2.45GH_Z의 마이크로파전력을 도입하고; 평행평판전극에서 막형성실(105C)로 75KH_Z의 RF전력을 도입한다. 막형성실내부(103A),(103B)에서 스트립형기판의 이동방향에 대한 길이는 모든 경우에 대략 20cm인 반면, 반도체층의 형성영역에서 스트립형기판의 이동방향에 대한 길이는 스트립형기판 표면과 플라즈마 사이에 일정길이의 차폐판(또한, 플라즈마누설 가드로도 작용함)을 설치함으로써 조정된다. 방전전력을 투입함으로써, 막형설실(102A)~(105C)내의 원료가스를 플라즈마로 전환시키고, 각각의 막형성실에서 이동하는 스트립형기판에 반도체막을 형성하며; 이로써 스트립형기판 표면에 n-i-p-n-i-p-n-i-p 구조의 반도체적층막을 연속적으로 형성한다. 표 11은 막형성실(102A)~(105A)에서 제 1 광전지에 대한 막형성조건을, 표 12는 막형성실(102B)~(105B)에서 제 2광전지에 대한 막형성조건을, 표 13은 막형성실(102C)~(105C)에서 제 3광전지에 대한 막형성조건을 나타낸다.

스트립형기판은 스트립형기판 이송개시후 180분간 연속적으로 이동하며, 이 사이에 170분간 연속적으로 반도체 적층막이 형성된다.

반도체 적층막을 대략 170m로 형성한 다음, 전력 도입, 원료가스의 공급, 및 스트립형기판과 막형성실의 가열을 중단하고; 막형성실내부를 배기한 후, 스트립형기판과 장치내부를 충분히 냉각되도록 방치한다. 그후, 보빈(110)에 감긴 스트립형기판을 스트립형기판 감기실(106)에서 장치밖으로 제거한다.

스트립형기판의 제거를 연속 모듈화장치에 의해 계속해서 행함으로써, 본 발명의 장치에 의해 형성된 반도체 적층막의 전표면에 투명전극으로서 ITO(In₂O₃+SnO₂)의 박막을 70nm로 형성한다. 이 전극은 집전전극으로서 일정간격으로 미세라인상에 Ag전극으로 형성되어 있다. 단위전지를 일렬로 하는 모듈화에 의해, 3층 탠덤형 태양전지와 다른 밴드갭을 지닌 광전지가 적층되어 이루어진 크기가 35cm×35cm인 태양전지모듈을 연속적으로 제작한다. 제작한 태양전지의 층구조에 관해 개략적으로 제 5도에 나타내었다.

제작한 태양전지모듈의 특성을 AM1.5(100mW/cm²)의 의사태양광조사하에 평가한바, 광전변환효율의 평균값은 1.15로서 RF플라즈마 CVD법을 사용하여 모두 P형 반도체층을 형성하는 종래의 롤투롤 방식의 장치를 사용하여 제조한 태양전지모듈의 광전변환효율의 평균값 1.00에 대해 우수한 값이었다. 종래의 장치를 사용하여 얻은 모듈간의 광전변환효율의 ±5%편차는 ±3%로 감소하였다.

(비교예 2-1)

P형 반도체층을 위한 막형성실(105C)을 막형성실로 대체하고, 불순물도핑층인 P형 반도체층을 전부 RF플라즈마 CVD법으로 형성하는 이외에는 장치예 2-1과 동일한 방법으로 n-i-p-n-i-p-n-i-p 구조의 실리콘계 비정질 반도체의 적층막을 연속적으로 형성하고, 이들로부터 태양전지모듈을 제작하였다. 표 14는 막형성실(102B)~(105C)에서 제 3광전지에 대한 막형성조건을 나타낸다.

제작한 태양전지의 층구성을 제 5도에 개략적으로 도시하였다.

AM1.5(100mw/cm²)의 의사태양광조사하에 상기 제작한 태양전지모듈의 성능을 평가한바, 광전변환효율은 실시예 2-1에서 제작한 태양전지모듈에 관한 1.15 대해 비교적 낮은 1.00이었다. 또 모듈간의 편차는 ±5%로, 작지 않았다.

(비교예 2-2)

막형성실(105A),(105B)을 플라즈마도핑에 의한 막형성실로 각각 대체하고, 불순물도핑층인 P형 반도체층을 전부 RF플라즈마 CVD법으로 형성하는 이외에는 장치예 2-1과 동일한 방법으로 n-i-p-n-i-p-n-i-p 구조의 실리콘계 비정질반도체의 적층막을 연속적으로 형성하고, 이들로부터 태양전지모듈을 제작하였다. 표 15는 막형성실(102C)~(105C)에서 제 2광전지에 대한 막형성조건을 나타낸다.

AM1.5(100mw/cm²)의 의사태양광조사하에, 상기 제작한 태양전지모듈의 성능을 평가한바, 곡률은 낮고, 광전변환효율은 실험 2-1에서 제작한 태양전지모듈에 관한 1.15대해 비교적 낮은 0.95였다.

(실시예 2-2)

장치예 2-1에 나타낸 본 발명의 반도체 적층막의 연속제조장치를 사용하고, i형 반도체층을 비정질 실리콘 카바이드로 대체하는 이외에, 실시예 2-1과 동일하게, i형 기판 반도체위에, 비정질 실리콘 게르마늄, 비정질 실리콘 게르마늄 및 비정질실리콘 카바이드로 이루어진 n-i-p-n-i-p-n-i-p 구조의 광기전력소자 즉 광전지를 차례로 적층하고 계속해서, n-i-p-n-i-p-n-i-p 구조의 실리콘 비정질 반도체로 이루어진 광기전력소자를 연속적으로 형성하였다.

모듈화를 계속행함으로써, 3층 탠덤형 태양전지로 이루어진 35cm×35cm인 태양전지모듈을 연속적으로 제작하였다. 제 1 광기전력소자를 형성하는 막형성실(102A)~(105A)내의 막형성조건과 제 2광기전력소자를 형성하는 막형성실(102B)~(105B)내의 막형성조건은 표 11 및 12에 나타낸 바와 같이 실시예 2-1과 동일하고, 단지 제 3광기전력소자를 형성하는 막형성실(102C)~(105C)내의 막형성조건만을 표 7에 나타낸 바와 같이 변경시켰다. 제 15도는 제작된 태양전지의 층구조 개략도이다.

제작한 태양전지모듈의 특성을 AM1.5(100mW/cm²)의 의사태양광조사하에 평가한바, 광전변환효율의 평균값은 1.15로서, 고주파 플라즈마 CVD법을 사용하여 모두 P형 반도체층을 형성하는 종래의 롤투롤 방식의 장치를 사용하여 제조한 태양전지모듈의 광전변환효율의 평균값 1.00에 대해 우수한 값이었다. 종래의 장치를 사용하여 얻은 모듈간의 광전변환효율의 ±5%편차는 ±3%로 감소하였다.

(실시예 2-3)

장치예 2-1에 나타낸 본 발명의 반도체 적층막의 연속제조장치를 사용하여, 플라즈마도핑에 의한 P형 반도체층의 막형성실(105C)의 방전주파수를 75KH_Z에서 13.56MH_Z로 변경하고, 비단결정의 n-i-p-n-i-p-n-i-p 구조의 실리콘 적층막을 연속적으로 형성하는 이외에는 실시예 2-1과 같다. 또한, 모듈화를 행함으로써 상이한 밴드갭을 가지고 광기전력소자를 적층한 3층 탠덤형 태양전지로 구성된 35cm×35cm인 태양전지모듈을 연속적으로 형성하였다. 제 15도는 제작된 태양전지의 층구조에 대하 개략도이다. AM1.5(100mW/cm²)의 의사태양광조사하에서 상기 제작된 태양전지모듈을 평가한 결과, 그 광전변환효율의 평균치는 1.15로서, 고주파플라즈마 CVD법을 사용해서 모든 P형 반도체층을 형성하는 종래의 롤투롤방식의 장치를 사용해서 제조된 태양전지모듈의 광전변환효율의 평균치에 비해 양호한 값이었다. 종래의 장치를 사용하여 얻어진 모듈간의 광전효율의 ±5%편차는 ±3%이내로 감소하였다.

(실시예 2-4)

플라즈마도핑에 의한 P형 반도체의 막형성실(105C)에 도입되는 원료가스에 충분히 적은 양의 3sccm으로 SiH₄가스를 부가하는것 이외는, 장치예 2-1에 나타낸 바와 같은 본 발명에 의한 반도체 적층막의 연속제조장치를 사용해서, n-i-p-n-i-p-n-i-p 구조의 실리콘 비단결정 반도체를 연속적으로 형성하였다. 또, 모듈화에 의해, 상이한 밴드갭을 가지고 광기전력소자를 적층한 3층 탠덤형 태양전지로 구성된 35cm×35cm인 태양전지모듈을 연속적으로 형성하였다. 제 15도는 제작된 태양전지의 층구조에 대한 개략도이다. AM1.5(100mw/cm²)의 의사태양광조사하에서 상기 제작된 태양전지모듈의 특성을 평가한 결과, 그 광전변환효율의 평균치는 1.14로서, 고주파플라즈마 CVD법을 사용해서 모든 P형 반도체층을 형성하는 종래의 롤투롤방식의 장치를 사용하여 제조한 태양전지모듈의 광전변환효율의 평균치1.00에 비해 양호한 값이었다. 종래의 장치를 사용해서 얻어진 모듈간의 광전변환효율의 ±5%편차는 ±3%이내로 감소하였다.

(비교예 2-3)

증착에 의해 10nm의 반도체층을 형성하기 위해, 장치예 2-1에 나타낸 본 발명의 P형 반도체의 막형성실(105C)에 도입되는 원료가스에 충분한 양의 30sccm으로 SiH₄가스를 부가하는 것이외는 실시예 2-4와 동일하게, 태양전지모듈을 제조하기 위해 n-i-p-n-i-p-n-i-p 구조 실리콘 비단결정 반도체의 적층막을 연속해서 형성하였다.

AM1.5(100mw/cm²)의 의사태양광조사하에서 상기 제작된 태양전지모듈의 특성을 평가한 결과, 그 광전변환효율의 평균치는 0.85로서, 고주파플라즈마 CVD법을 사용해서 모든 P형 반도체층을 형성하는 종래의 롤투롤방식의 장치를 사용해서 제작한 태양전지모듈의 광전변환효율의 평균치1.00에 비해 좋진않았다.

모듈간의 광전변환효율의 편차는 큰 값±6%를 나타내었다.

(실시예 2-5)

장치예 2-1에 나타낸 본 발명에 따른 반도체 적층막용 연속제조장치를 사용해서, 막형성실(102A),(102B),(102C)에서 P형 반도체층을, 막형성실(105A),(105B),(105C)에서 n형 반도체층을 형성하였고, 반도체층을 도전층을 거꾸로 한 것을 제외하고는 실시예 2-1에서와 동일한 방법으로 n-i-p-n-i-p-n-i-p 구조의 실리콘계 비단결정 반도체의 적층막을 연속적으로 형성하였다. 그후, 적층막은 모듈로 결합되어 밴드갭이 상이한 3층 탠덤형 태양전지 적층광전지로 구성된 35cm×35cm인 태양전지모듈을 연속적으로 제작하였다.

제 1광전지를 형성하기 위한 막형성실(102A)내지 (105A)의 막형성조건이 표 18에 표시되어 있고, 제 2광전지를 형성하기 위한 막형성실(102B)내지 (105B)내에서의 막형성조건은 표 19에. 그리고 제 3광전지를 형성하기 위한 막형성실(102C)내지 (105C)내에서의 형성조건은 표 20에 표시되어 있다. 또 제작된 태양전지의 층구조를 설명하는 개략도를 제 16도에 표시하였다.

AM1.5(102mw/cm²)의 의사태양광조사하에서 상기 제작된 태양전지모듈의 특성을 평가한 결과, 그 광전변환효율의 평균치는 1.15로서, 고주파플라즈마 CVD법을 사용하여 모든 P형 반도체층을 형성하는 종래의 롤투롤방식의 장치를 사용해서 제작된 태양전지모듈의 광전변환효율의 평균치1.0에 비해 양호한 값이었다. 종래의 장치를 사용해서 얻은 모듈간의 광전변환효율의 ±5%편차는 ±3%이내로 감소하였다.

(실시예 2-6)

장치예 2-2에 나타낸 본 발명에 따른 반도체 적층막의 연속제조장치를 사용해서, 비정질 실리콘게르마늄, 비정질실리콘케르마늄, 비정질실리콘으로 이루어진 i형 반도체층을 기판상에 3개의 n-i-p-n-i-p-n-i-p구조형 광전지로서 이 순서대로 적층한 것을 제외하고는 실시예 2-1에서와 거의 동일한 방법으로 n-i-p-n-i-p-n-i-p 구조의 실리콘계 비단결정 반도체의 적층막을 연속적으로 형성하였다. 또, 모듈화에 의해 상이한 밴드갭을 가진 광전소자를 적층한 3층 탠덤형 태양전지로 구성된 35cm×35cm 태양전지 모듈을 연속적으로 형성하였다.

제 1광전지를 형성하기 위한 막형성실(202A)내지 (205A)내에서의 막형성조건이 표 21에 표시되어 있고, 제 2광전지를 형성하기 위한 막형성실(202B)내지 (205B)내에서의 막형성 조건은 표 22에. 그리고 제 3광전지를 형성하기 위한 막형성실(202C)내지 (205C)내에서의 막형성조건은 표 23에 표시되어 있다. 또 제작된 태양전지의 층구조의 개략도를 제 17도에 도시하였다.

AM1.5(100mW/cm²)의 의사태양광조사하에서, 상기 제작된 태양전지모듈의 특성을 평가한 결과, 그 광전변환효율은, 모든 P형 반도체층에 RF플라즈마 CVD를 실시하여 제조한 종래 태양전지모듈의 평균효율의 1.00에 비해 높은 1.18이었다. 종래 제품의 모듈간의 ±5%편차는 ±2%이내로 감소하였다.

(실시예 2-7)

장치예 2-2에 나타낸 본 발명에 따른 n-i-p-n-i-p-n-i-p구조의 반도체의 연속제조장치를 사용해서, 36cm폭의 스트립형기판 사용한 것을 제외하고는 실시예2-6에서와 동일한 방법으로 n-i-p-n-i-p-n-i-p 구조형 반도체를 연속적으로 형성하고, 또 밴드갭이 상이한 적층형광전지를 구비한 35cm×35cm 크기의 태양전지모듈을 연속적으로 제작하였다.

본 실시예에서 사용한 장치는 , 스트립형기판의 폭치수가 실시예 2-1 내지 2-6에서, 사용한 것의 3배라는 점에서 실시예 2-1 내지 2-6에서, 사용한 것과 다르다.

마이크로파 플라즈마 CVD법에 의해 막형성실(203A)및 (203B)에 3개의 막형성실을 공급하고 상기 막형성실에는 스트립형기판의 양단에 마이크로파 투입수단이 대향배치되어 있다. 즉 막형성실(203A)및 (203B)에는, 6개의 마이크로파 투입수단으로부터 각각 마이크로파 전력을 투입하였다. 대향해서 배치된 마이크로파 투입수단의 2개의 전계방향은 서로 수직이었다. 막형성실(220A)내지 (205A)내에서의 제 1광전지에 대한 막형성조건이 표 24에 표시되어 있고, 제 2광전지에 대한 막형성실(202B)내지 (205B)내에서의 막형성조건이 표 25에. 제 3광전지에 대한 막형성실(202C)내지 (205C)내에서의 막형성조건이 표 26에 표시되어 있다. 또 제작된 태양전지의 층구조의 개략도를 제 17도에 도시하였다.

AM1.5(100mW/cm²)의 의사태양광조사하에서, 상기 제작된 태양전지모듈의 특성을 평가한 결과, 그 광전변환효율은, 바람직스럽게 모든 P형 반도체층에 RF플라즈마 CVD의 방법으로 제조한 태양전지모듈의 평균효율이 1.00인 것에 비해 평균 1.18이었다. 종래 제품의 모듈간의 ±6%이었던 편차는 ±2.5%로 감소하였다.

이렇게 해서 광전지에 대한 양질의 반도체층은 넓은 면적에 대해 균일하게 제조되었다는 것을 확인하였다.

(표 1)

(표 2)

(표 3)

(표 4)

(표 5)

(표 6)

(표 7)

(표 8)

(표 9)

(표 10)

(표 11)

(표 12)

(표 13)

(표 14)

(표 15)

(표 16)

(표 17)

(표 18)

(표 19)

(표 20)

(표 21)

(표 22)

(표 23)

(표 24)

(표 25)

(표 26)

본 발명에 의하면 롤투롤 방식에 의한 고속에서 특성의 변형이나 불균일이 없이 넓은 영역에서 비정질 광전지용 반도체 적층막을 연속적으로 형성하는 것이 가능하다.

또, 더적은 광의 열화 없이 고속에서의 넓은 영역에서 고광전변환효율을 제공할 수 있는 2층 또는 3층 탠덤형 광전지용 반도체 적층막을 연속적으로 형성하는 것이 가능하다.

Claims (20)

1. 실리콘계비정질(amorphous) 또는 미정질(microcrystalline)반도체로 이루어진, 적어도 제 1도전형을 지닌 제 1반도체층과; 주요부가 마이크로플라즈마 CVD법에 의해 형성된 제 1 i형 반도체층과; 상기 제 1도전형과는 반대의 도전형을 지닌 제 2반도체층과; 상기 제 1도전형을 지닌 제 3반도체층과; RF플라즈마 CVD법에 의해 형성된 제 2 i형 반도체층과; 상기 제 1도전형과는 반대의 도전형을 지닌 제 4반도체층을 순차적으로 구비한 적층구조를 지니고,

   상기 제 2반도체층이 RF플라즈마 CVD법에 의해 형성되고 상기 제 4반도체층이 플라즈마도핑에 의해 형성된 것을 특징으로 하는 광전지.
2. 기판상에 실리콘계 비정질 또는 미정질 반도체의 적층막을 형성한 광전지의 제조방법에 있어서, RF플라즈마 CVD법에 의해 n(또는 p)형 반도체층을 형성하는 공정과; 마이크로파플라즈마 CVD법에 의해 i형 반도체층을 형성하는 공정과; RF플라즈마 CVD법에 의해 p(또는 n)형 반도체층을 형성하는 공정과; RF플라즈마 CVD법에 의해 n(또는 p)형 반도체층을 형성하는 공정과; RF플라즈마 CVD법에 의해 i형 반도체층을 형성하는 공정과; 플라즈마도핑에 의해 p(또는 n형)형 반도체층을 형성하는 공정이 순차적으로 이루어진 것을 특징으로 하는 광전지의 제조방법.
3. 제 2항에 있어서,

   상기 플라즈마도핑은 또 플라즈마 CVD법을 포함하는 것을 특징으로 하는 광전지의 제조방법.
4. 제 3항에 있어서,

   상기 플라즈마 CVD법용의 주파수는 1KHz∼500KHz인 것을 특징으로 하는 광전지의 제조방법.
5. 제 2항에 있어서,

   상기 플라즈마도핑단계에서의 수소가스의 유량은 불순물을 함유하는 가스의 유량의 10배 이상인 것을 특징으로 하는 광전지의 제조방법.
6. 제 2항에 있어서,

   상기 플라즈마도핑단계에서의 상기 스트립형 기판의 온도는 400℃이하인 것을 특징으로 하는 광전지의 제조방법.
7. 스트립형 기판상에 실리콘계비정질 또는 미정질 반도체의 적층막을 연속적으로 형성하는 광전지제조장치에 있어서,

   스트립형 기판풀기실과;

   RF플라즈마 CVD법을 시용하는 n(또는 p)형 반도체층 막형성실과;

   마이크로파플라즈마 CVD법을 사용하는 i형 반도체층 막형성실과;

   RF플라즈마 CVD법을 사용하는 p(또는 n)형 반도체층 막형성실과;

   RF플라즈마 CVD법을 사용하는 n(또는 p)형 반도체층 막형성실과;

   RF플라즈마 CVD법을 사용하는 i형 반도체층 막형성실과;

   플라즈마도핑을 사용하는 p(또는 n)형 반도체층 막형성실과;

   스트립형 기판 감기실을 순차적으로 구비하고,

   상기 각 막형성실은 상기 스트립형 기판의 이동방향을 따라 상기 순서로 배치하고, 또 각막형성실은 가스게이트를 개재해서 인접한 막형성실에 접속되어, 상기 각 막형성실을 관통해서 연속적으로 이동하는 상기 스트립형 기판상에 실리콘계비단결정반도체층의 적층막을 연속적으로 형성하도록 구성된 것을 특징으로 하는 광전지제조장치.
8. 제 7항에 있어서,

   상기 가스게이트를 개재해서 접속된 상기 마이크로파플라즈마 CVD법을 사용하는 상기 i형 반도체층 막형성실과 상기 RF플라즈마 CVD법을 사용하는 상기 p(또는 n)형 반도체층 막형성실과의 사이에는, 또 i형 RF플라즈마 CVD법을 사용하는 반도체층 막형성실이 가스게이트를 개재해서 설치되어 있는 것을 특징으로 하는 광전지제조장치.
9. 제 7항에 있어서,

   상기 가스게이트를 개재해서 접속된 상기 마이크로파플라즈마 CVD법을 사용하는 상기 i형 반도체층 막형성실과 상기 RF플라즈마 CVD법을 사용하는 상기 n(또는 p형)반도체층막형성실과의 사이에는, 또 RF플라즈마 CVD법을 사용하는 i형 반도체층 막형성실이 가스게이트를 개재해서 설치되어 있는 것을 특징으로 하는 광전지제조장치.
10. 제 8항에 있어서,

    상기 가스게이트를 개재해서 접속된 상기 마이크로파플라즈마 CVD법을 사용하는 상기 i형 반도체층 막형성실과 상기 RF플라즈마 CVD법을 사용하는 상기 n(또는 p)형 반도체층 막형성실사이에는, 또 RF플라즈마 CVD법을 사용하는 i형 반도체층막형성실이 가스게이트를 개재해서 설치되어 있는 것을 특징으로 하는 광전지제조장치,
11. 실리콘계 비정질 또는 미정질 반도체로 이루어진, 제 1도전형을 지닌 제 1반도체층과; 주요부가 마이크로파플라즈마 CVD법에 의해 형성된 제 1 i형 반도체층과; 상기 제 1도전형과는 반대의 도전형을 지닌 제 2반도체층과; 상기 제 1도전형을 지닌 제 3반도체층과; 주요부가 마이크로파플라즈마 CVD법에 의해 형성된 제 2i형 반도체층과; 상기 제 1도전형과는 반대의 도전형을 지닌 제 4반도체층과; 상기 제 1도전형을 지닌 제 5반도체층과; RF플라즈마 CVD법에 의해 형성된 제 3 i형 반도체층과; 상기 제 1도전형과는 반대의 도전형을 지닌 제 6반도체층을 순차적으로 구비한 적층구조를 지니고,

    상기 제 2반도체층과 상기 제 4반도체층이 RF플라즈마 CVD법에 의해 형성되고, 상기 제 6반도체층이 플라즈마도핑에 의해 형성된 것을 특징으로 하는 광전지,
12. 기판상에 실리콘계 비정질 또는 미정질 반도체의 적층막을 형성한 광전지의 제조방법에 있어서,

    RF플라즈마 CVD법에 의해 n(또는 p)형 반도체층을 형성하는 공정과;

    마이크로파플라즈마 CVD법에 의해 i형 반도체층을 형성하는 공정과;

    RF플라즈마 CVD법에 의해 p(또는 n)형 반도체층을 형성하는 공정과;

    RF플라즈마 CVD법에 의해 n(또는 p)형 반도체층을 형성하는 공정과;

    마이크로파플라즈마 CVD법에 의해 i형 반도체층을 형성하는 공정과;

    RF플라즈마 CVD법에 의해 p(또는 n)형 반도체층을 형성하는 공정과;

    RF플라즈마 CVD법에 의해 n(또는 p)형 반도체층을 형성하는 공정과;

    RF플라즈마 CVD법에 의한 i형 반도체층을 형성하는 공정과;

    플라즈마도핑에 의해 p(또는 n)형 반도체층을 형성하는 공정으로 이루어진 것을 특징으로 하는 광전지의 제조방법.
13. 제 12항에 있어서,

    상기 플라즈마도핑은 또 플라즈마 CVD법을 포함하는 것을 특징으로 하는 광전지의 제조방법.
14. 제 13항에 있어서,

    상기 플라즈마 CVD법용의 주파수는 1KHz∼500KHz인 것을 특징으로 하는 광전지의 제조방법.
15. 제 12항에 있어서,

    상기 플라즈마도핑단계에서의 수소가스의 유량은 불순물을 함유하는 가스의 유량의 10배 이상인 것을 특징으로 하는 광전지의 제조방법.
16. 제 12항에 있어서,

    상기 플라즈마도핑단계에서의 스트립형 기판의 온도는 400℃이하인 것을 특징으로 하는 광전지의 제조방법.
17. 스트립형 기판상에 실리콘계 비정질 또는 미정질 반도체의 적층막을 연속적으로 형성하는 광전지제조장치에 있어서,

    스트립형 기판풀기실과;

    RF플라즈마 CVD법을 사용하는 n(또는p)형 반도체층 막형성실과;

    마이크로파플라즈마 CVD법을 사용하는 i형 반도체층 막형성실과;

    RF플라즈마 CVD법을 사용하는 p(또는 n)형 반도체층 막형성실과;

    RF플라즈마 CVD법을 사용하는 n(또는 p)형 반도체층 막형성실과;

    마이크로파플라즈마 CVD법을 사용하는 i형 반도체층 막형성실과;

    RF플라즈마 CVD법을 시용하는 p(또는 n)형 반도체층 막형성실과;

    RF플라즈마 CVD법을 사용하는 n(또는 p)형 반도체층 막형성실과;

    RF플라즈마 CVD법을 사용하는 i형 반도체층 막형성실과;

    플라즈마도핑을 사용하는 p(또는 n)형 반도체층 막형성실과;

    스트립형 기판 감기실을 구비하고,

    상기 각 막형성실은 상기 스트립형 기판의 이동방향을 따라 상기 순서로 배치하고, 또 각 막형성실은 가스게이트를 개재해서 인접한 막형성실에 접속되어, 상기 각 막형성실을 관통해서 연속적으로 이동하는 상기 스트립형 기판상에 실리콘계비단결정반도체층의 적층막을 연속적으로 형성하도록 구성된 것을 특징으로 하는 광전지제조장치.
18. 제 17항에 있어서,

    상기 가스게이트를 개재해서 접속된 상기 마이크로파플라즈마 CVD법을 사용하는 상기 i형 반도체층 막형성실과 상기 RF플라즈마 CVD법을 사용하는 상기 p(또는 n)형 반도체층 막형성실과의 사이에는, 또 RF플라즈마 CVD법을 사용하는 i형 반도체층 막형성실이 가스게이트를 개재해서 설치되어 있는 것을 특징으로 하는 광전지제조장치.
19. 제 17항에 있어서,

    상기 가스게이트를 개재해서 접속된 상기 마이크로파플라즈마 CVD법을 사용하는 상기 i형 반도체층 막형성실과 상기 RF플라즈마 CVD법을 사용하는 상기 n(또는 p)형 반도체층 막형성실과의 사이에는, 또 RF플라즈마 CVD법을 사용하는 i형 반도체층 막형성실이 가스게이트를 개재해서 설치되어 있는 것을 특징으로 하는 광전지제조장치.
20. 제 18항에 있어서,

    상기 가스게이트를 개재해서 접속된 상기 마이크로파플라즈마 CVD법을 사용하는 상기 i형 반도체층 막형성실과 상기 RF플라즈마 CVD법을 사용하는 상기 n(또는 p)형 반도체층 막형성실과의 사이에는, 또 RF플라즈마 CVD법을 사용하는 i형 반도체층 막형성실이 가스게이트를 개재해서 설치되어 있는 것을 특징으로 하는 광전지제조장치.