KR100190848B1 - 오차 전류가 보상된 전류 미러 - Google Patents

오차 전류가 보상된 전류 미러 Download PDF

Info

Publication number
KR100190848B1
KR100190848B1 KR1019960020067A KR19960020067A KR100190848B1 KR 100190848 B1 KR100190848 B1 KR 100190848B1 KR 1019960020067 A KR1019960020067 A KR 1019960020067A KR 19960020067 A KR19960020067 A KR 19960020067A KR 100190848 B1 KR100190848 B1 KR 100190848B1
Authority
KR
South Korea
Prior art keywords
current
collector
error
pnp transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960020067A
Other languages
English (en)
Other versions
KR980006810A (ko
Inventor
박희중
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960020067A priority Critical patent/KR100190848B1/ko
Publication of KR980006810A publication Critical patent/KR980006810A/ko
Application granted granted Critical
Publication of KR100190848B1 publication Critical patent/KR100190848B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/227—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 초기 전압으로 인해 콜렉터-에미터 전압이 서로 다르게 잡히게 되어 발생되는 오차 전류를 보상하여 주는 오차 전류가 보상된 전류 미러에 관한 것이다.
본 발명은 전류 소오스(1)에 의해 공급되는 전류에 따라 오차 전류(△I)를 발생하여 전류 미러부(2)에서 발생된 오차 전류를 빼내어 보상하도록 하는 오차 전류 발생부(3)를 포함하여 구성된다.
따라서 본 발명은 설계자가 원하는 정확한 회로를 구성할 수 있게 되어 증폭기에 적용시 원하는 이득을 얻을 수 있다.

Description

[발명의 명칭]
오차 전류가 보상된 전류 미러(Current Mirror Compensated Error Current)
[도면의 간단한 설명]
제1도는 일반적인 전류 미러의 구성도
제2도는 트랜지스터의 콜렉터-에미터 전압과 콜렉터 전류의 상관 관계도
제3도는 본 발명에 의한 오차 전류가 보상된 전류 미러의 구성도
* 도면의 주요부분에 대한 부호의 설명
1 : 전류 소오스 2 : 전류 미러부
3 : 오차 전류 발생부 Q1 내지 Q9, Q11, Q12 : 트랜지스터
[발명의 상세한 설명]
(산업상의 이용 분야)
본 발명은 전류 미러에 관한 것으로, 특히 초기 전압에 의해 발생되는 오차 전류가 보상된 전류 미러에 관한 것이다.
(종래 기술 및 그의 문제점)
제1도는 일반적인 전류 미러의 구성도이고, 제2도는 제1도의 pnp트랜지스터의 콜렉터-에미터 전압(Vcc)과 전류(Ic)의 상관 관계도이다.
일반적인 전류 미러는 제1도에 도시한 바와 같이 전원(Vcc)에 에미터가 연결되고 인가되는 기준 전류(Iref)를 베이스와 콜렉터 입력으로 하는 pnp트랜지스터(Q11)와, 전원(Vcc)에 에미터가 연결되고 인가되는 기준 전류(Iref)를 베이스 입력으로 하고 콜렉터로 출력 전류(Iout)를 출력하는 pnp트랜지스터(Q12)로 구성된다.
이와 같이 구성되는 일반적인 전류 미러는 설계자들이 가장 많이 사용하는 회로 중의 하나로, 이의 동작을 제2도를 참조하여 설명하면 다음과 같다.
pnp트랜지스터(Q11)의 콜렉터-에미터 전압(VceQ11)은 pnp트랜지스터(Q11)의 베이스-에미터 전압(VceQ11)으로 잡혀 있지만, pnp트랜지스터(Q12)의 콜렉터-에미터 전압(VceQ12)은 pnp트랜지스터(Q12)의 콜렉터 노드에 어떤 회로가 연결되느냐에 따라 결정된다.
제2도에 도시한 바와 같이 초기 전압(Early Voltage) 특성으로 인해 pnp트랜지스터의 콜렉터-에미터 전압의 변화 (△Vce)가 콜렉터 전류의 변화(△Ic) 만큼의 전류 오차를 발생시킨다. 즉, pnp트랜지스터(Q11, Q12)의 콜렉터-에미터 전압(Vce)의 오차가 크면 pnp트랜지스터(Q11, Q12)의 콜렉터 전류(Ic)는 더욱 더 많이 발생하게 된다.
따라서 일반적인 전류 미러는 사용자가 원하는 출력 전류(Iout)가 출력되지 않게 문제점이 있다.
그런데, 일반적으로 전류 미러는 회로 설계시 바이어스 부분 뿐만 아니라 여러 곳에서 사용되는 회로이다. 특히 증폭기의 바이어스부에 사용되는 경우에는 그 증폭기의 Q 포인트(Q Point)를 잡고 이득을 결정하게 된다.
그러나, 이와 같이 초기 전압 때문에 콜렉터-에미터 전압(Vce)이 서로 다르게 잡히게 되면 두 트랜지스터 사이에 오차 전류가 발생하여 설계자가 원하는 증폭기의 이득을 얻을 수 없게 된다.
(발명의 목적)
상기 문제점을 개선하기 위한 본 발명은 오차 전류를 보상하여 설계자가 원하는 전류를 최종단까지 같은 양으로 전달할 수 있도록 하기 위한 오차 전류가 보상된 전류 미러를 제공함에 그 목적이 있다.
(발명의 구성)
상기 목적을 달성하기 위해 본 발명에 의한 오차 전류가 보상된 전류 미러는 인가되는 기준 전류에 따라 전원으로 부터 전류를 공급하는 전류 소오스(Current Source), 상기 전류 소오스에 의해 공급되는 전류에 따라 오차 전류를 발생하는 오차 전류 발생부, 및 상기 전류 소오스에 의해 발생된 전류로 부터 상기 오차 전류 발생부에서 발생된 오차 전류를 빼내어 보상하는 전류 미러부로 구성됨을 특징으로 한다.
(작용)
본 발명은 초기 전압으로 인해 발생되는 오차 전류를 생성하여 보상하여 준다.
(실시예)
제3도를 참조하여, 본 발명의 신규한 오차 전류가 보상된 전류 미러는 전류 소오스(1)에 의해 공급되는 전류에 따라 오차 전류(△I)를 발생하여 전류 미러부(2)에서 발생된 오차 전류를 빼내어 보상하도록 하는 오차 전류 발생부(3)를 포함하여 구성된다.
이하 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제3도는 본 발명에 의한 오차 전류가 보상된 전류 미러의 구성도이다.
본 발명에 의한 오차 전류가 보상된 전류 미러는 제3도에 도시한 바와 같이 전류 소오스(1), 전류 미러부(2), 및 오차 전류 발생부(3)로 구성된다.
전류 소오스(1)는 인가되는 기준 전류(Iref)에 따라 전원(Vcc)으로 부터 전류를 공급하는 것으로, 전원(Vcc)에 에미터가 연결되고 기준 전류(Iref)를 베이스와 콜렉터 입력으로 하는 pnp트랜지스터(Q1)로 구성된다.
오차 전류 발생부(3)는 전류 소오스(1)에 의해 공급되는 전류에 따라 오차 전류(△I)를 발생하는 것으로, 전원(Vcc)에 에미터가 연결되고 기준 전류(Iref)를 베이스 입력으로 하고 전류 미러(2)에 콜렉터가 연결된 pnp트랜지스터(Q3), 전원(Vcc)에 에미터가 연결되고 pnp트랜지스터(Q3)의 콜렉터 전류를 베이스와 콜렉터 입력으로 하는 pnp트랜지스터(Q4), 및 전원(Vcc)에 에미터가 연결되고 pnp트랜지스터(Q3)의 콜렉터 전류를 베이스 입력으로 하고 전류 출력단(Iout)에 콜렉터가 연결된 pnp트랜지스터(Q5)로 구성된다.
전류 미러부(2)는 전류 소오스(1)에 의해 발생된 전류로 부터 오차 전류 발생부(3)에서 발생된 오차 전류를 빼내어 보상하는 것으로, 전원(Vcc)에 에미터가 연결되고 기준 전류(Iref)를 베이스 입력으로 하는 pnp트랜지스터(Q2), pnp트랜지스터(Q2)의 콜렉터에 저항 (R1)을 통해 베이스가 연결되고 전원(Vcc)에 콜렉터가 연결된 npn트랜지스터(Q7), pnp트랜지스터(Q2)의 콜렉터에 저항(R1)을 통해 콜렉터가 연결되고 접지에 에미터가 연결되고 npn트랜지스터(Q7)의 에미터에 베이스가 연결된 npn트랜지스터(Q6), 오차 전류 발생부(3)의 pnp트랜지스터(Q3)의 콜렉터에 콜렉터가 연결되고 npn트랜지스터(Q7)의 에미터에 베이스가 연결되고 접지에 소오스가 연결된 npn트랜지스터(Q8), 및 전류 출력단(Iout)에 콜렉터가 연결되고 npn트랜지스터(Q7)의 에미터에 베이스가 연결되고 접지에 에미터가 연결된 npn트랜지스터(Q9)로 구성된다.
이와 같이 구성되는 본 발명에 의한 오차 전류가 보상된 전류 미러의 동작을 설명한다.
pnp트랜지스터(Q1)의 콜렉터-에미터 전압(VceQ1)은 pnp트랜지스터(Q1)의 베이스-에미터 전압(VbeQ1)으로 잡혀 있다.
또한, pnp트랜지스터(Q2)의 콜렉터-에미터 전압(VceQ2)은 콜렉터에 연결된 저항(R1)에 의한 전압(IcQ2×R1)과 npn트랜지스터(Q4, Q5)의 베이스-에미터 전압(VbeQ4+VbeQ5)의 합이 감산된 전압(Vcc-IcQ2×R1-VbeQ4-VbeQ5)으로 잡혀 있지만 초기 전압에 의해 오차 전류(△I)가 발생된다.
또한, pnp트랜지스터(Q3)의 콜렉터-에미터 전압(VceQ3)는 npn트랜지스터(Q6)의 베이스-에미터 전압(VbeQ6)에 잡혀 있어, pnp트랜지스터(Q1)과 npn트랜지스터(Q6)가 매칭(Matching)된 트랜지스터라면 인가되는 기준 전류(Iref)와 pnp트랜지스터(Q3)의 콜렉터 전류(IcQ3)는 같게 된다.
즉, pnp트랜지스터(Q1)의 콜렉터로 기준 전류(Iref)가 인가되면, pnp트랜지스터(Q2)의 콜렉터 전류(IcQ2)는 초기 전압에 의해 발생된 오차 전류(△I)가 원하는 전류에 가산되게 되는데, pnp트랜지스터(Q3)의 콜렉터 전류(IcQ3)는 pnp트랜지스터(Q4)에 의해 오차 전류(△I)가 가산되지 않은 전류(Iref)가 된다.
왜냐하면, pnp트랜지스터(Q4)의 베이스-에미터 전압(Vbe)이 pnp트랜지스터(Q3)의 콜렉터-에미터 전압(VceQ3)을 잡고 있으며 pnp트랜지스터(Q4)의 베이스-에미터 전압(VbeQ4)에 의해 오차 전류(△I)가 발생되기 때문이다.
이때, pnp트랜지스터(Q3)의 콜렉터에 pnp트랜지스터(Q5)의 베이스가 연결되어 있으므로, pnp트랜지스터(Q5)의 콜렉터 전류(IcQ5)는 오차 전류(△I)가 된다.
그런데, npn트랜지스터(Q6, Q8, Q9)의 콜렉터 전류(IcQ6, IcQ8, IcQ9)는 pnp트랜지스터(Q2)의 콜렉터 전류(IcQ2)와 동일하므로, pnp트랜지스터(Q9)의 콜렉터 전류(IcQ9)인 출력 전류(Iout)는 원하는 기준 전류(Iref)가 된다.
즉, pnp트랜지스터(Q2)의 콜렉터 전류(IcQ2)와 npn트랜지스터(Q8)의 콜렉터 전류(IcQ8)와 npn트랜지스터(Q9)의 콜렉터 전류(IcQ9)는 인가되는 기준 전류(Iref)에 오차 전류(△I)가 가산된 전류(Iref+△I)가 된다. 그러므로, npn트랜지스터(Q8)의 콜렉터 전류(IcQ8)로 부터 pnp트랜지스터(Q3)의 콜렉터 전류(IcQ3)를 감산한 전류는 오차 전류(△I)가 되고, 오차 전류(△I)는 npn트랜지스터(Q7)의 콜렉터 전류(IcQ7)가 된다. 따라서, 최종적으로 출력 전류(Iout)는 npn트랜지스터(Q9)의 콜렉터 전류(IcQ9)로부터 npn트랜지스터(Q7)의 콜렉터 전류(IcQ7)를 감산한 전류가 되어 인가되는 기준 전류(Iref)가 된다.
이를 수식으로 표현하면 다음과 같다.
Iref = IcQ3
IcQ2 = IcQ8 = IcQ9 = Iref + △I
가 되므로,
IcQ8 - IcQ3 = △I = IcQ7
이 된다. 따라서 최종적으로
Iout = IcQ9 -IcQ7 = Iref + △I - △I = Iref
가 된다.
(효과)
이상에서 설명한 바와 같이 본 발명에 의한 오차 전류가 보상된 전류 미러는 초기 전압으로 인해 콜렉터-에미터 전압이 서로 다르게 잡히게 되어 발생되는 오차 전류를 보상하여 주므로써 설계자가 원하는 정확한 회로를 구성할 수 있게 되어 증폭기에 적용시 원하는 이득을 얻을 수 있다.

Claims (3)

  1. 인가되는 기준 전류(Iref)에 따라 전원(Vcc)으로 부터 전류를 공급하는 전류 소오스(Current Source)(1)와 ;
    상기 전류 소오스(1)에 의해 공급되는 전류에 따라 오차 전류(△I)를 발생하는 오차 전류 발생부(3) 및 ;
    상기 전류 소오스(1)에 의해 발생된 전류로 부터 상기 오차 전류 발생부(3)에서 발생된 오차 전류를 빼내어 보상하는 전류 미러부(2)를 포함하되,
    상기 오차 전류 발생부(3)는 전원(Vcc)에 에미터가 연결되고 상기 기준 전류(Iref)를 베이스 입력으로 하고 상기 전류 미러부(2)에 콜렉터가 연결된 제1pnp트랜지스터(Q3)와 ; 상기 전원(Vcc)에 에미터가 연결되고 상기 제1pnp트랜지스터(Q3)의 콜렉터 전류를 베이스와 콜렉터 입력으로 하는 제2pnp트랜지스터(Q4) 및 ; 상기 전원(Vcc)에 에미터가 연결되고 상기 제1pnp트랜지스터(Q3)의 콜렉터 전류를 베이스 입력으로 하고 전류 출력단(Iout)에 콜렉터가 연결된 제3pnp트랜지스터(Q5)로 구성되는 오차 전류가 보상된 전류 미러.
  2. 제1항에 있어서,
    상기 전류 소오스(1)는
    상기 전원(Vcc)에 에미터가 연결되고 상기 기준 전류(Iref)를 베이스와 콜렉터 입력으로 하는 pnp트랜지스터(Q1)로 구성되는 오차 전류가 보상된 전류 미러.
  3. 제1항에 있어서,
    상기 전류 미러부(2)는
    상기 전원(Vcc)에 에미터가 연결되고 상기 기준 전류(Iref)를 베이스 입력으로 하는 제1pnp트랜지스터(Q2)와 ;
    상기 제1pnp트랜지스터(Q2)의 콜렉터에 베이스가 연결되고 상기 전원(Vcc)에 콜렉터가 연결된 제1npn트랜지스터(Q7)와 ;
    상기 제1pnp트랜지스터(Q2)의 콜렉터에 콜렉터가 연결되고 접지에 에미터가 연결되고 제1npn트랜지스터(Q7)의 에미터에 베이스가 연결된 제2npn트랜지스터(Q6)와 ;
    상기 오차 전류 발생부(3)에 콜렉터가 연결되고 상기 제1npn트랜지스터(Q7)의 에미터에 베이스가 연결되고 상기 접지에 소오스가 연결된 제3npn트랜지스터(Q8) 및 ;
    상기 전류 출력단(Iout)에 콜렉터가 연결되고 상기 제1npn트랜지스터(Q7)의 에미터에 베이스가 연결되고 상기 접지에 에미터가 연결된 제4npn트랜지스터(Q9)로 구성되는 오차 전류가 보상된 전류 미러.
KR1019960020067A 1996-06-05 1996-06-05 오차 전류가 보상된 전류 미러 Expired - Fee Related KR100190848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020067A KR100190848B1 (ko) 1996-06-05 1996-06-05 오차 전류가 보상된 전류 미러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020067A KR100190848B1 (ko) 1996-06-05 1996-06-05 오차 전류가 보상된 전류 미러

Publications (2)

Publication Number Publication Date
KR980006810A KR980006810A (ko) 1998-03-30
KR100190848B1 true KR100190848B1 (ko) 1999-06-01

Family

ID=19460906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020067A Expired - Fee Related KR100190848B1 (ko) 1996-06-05 1996-06-05 오차 전류가 보상된 전류 미러

Country Status (1)

Country Link
KR (1) KR100190848B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738216B1 (ko) * 2006-01-09 2007-07-12 엘지전자 주식회사 전류 미러

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738216B1 (ko) * 2006-01-09 2007-07-12 엘지전자 주식회사 전류 미러

Also Published As

Publication number Publication date
KR980006810A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
HK86791A (en) Cascode current source arrangement
JPH07271461A (ja) 安定化電圧発生制御回路
JP4689126B2 (ja) 電子回路
US5164658A (en) Current transfer circuit
JPH07152445A (ja) 電圧発生回路
JPH0621969B2 (ja) 電流発生器
US20030042982A1 (en) Operational amplifier
HK44296A (en) Current amplifier
US6384673B1 (en) Current mirror arrangement
KR100292924B1 (ko) 전류원 회로
US5677621A (en) Noise-insensitive device for bias current generation
US5796294A (en) Circuits for generating a current which is proportional to absolute temperature
US4230980A (en) Bias circuit
US5994941A (en) Operating voltage point compensation circuit for a transistorized circuit
KR100307834B1 (ko) 전압전류변환회로
KR20020049761A (ko) 씨모스 밴드갭 기준전압 발생기
KR100208682B1 (ko) 전류원 회로
US4356455A (en) Amplifier
US4580069A (en) Comparator
US5606271A (en) Extreme level circuit
JP2930024B2 (ja) 電圧比較回路
EP0332714A1 (en) Temperature compensated current source
WO2003065571A1 (en) Output stage with stable quiescent current
JP2901441B2 (ja) 緩衝増幅器
JP2799138B2 (ja) 定電流回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20090122

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090122

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000