KR100200052B1 - 고밀도 컴팩트 디스크용 오류정정 복호기 - Google Patents

고밀도 컴팩트 디스크용 오류정정 복호기 Download PDF

Info

Publication number
KR100200052B1
KR100200052B1 KR1019960009247A KR19960009247A KR100200052B1 KR 100200052 B1 KR100200052 B1 KR 100200052B1 KR 1019960009247 A KR1019960009247 A KR 1019960009247A KR 19960009247 A KR19960009247 A KR 19960009247A KR 100200052 B1 KR100200052 B1 KR 100200052B1
Authority
KR
South Korea
Prior art keywords
data
memory
address generator
read
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960009247A
Other languages
English (en)
Other versions
KR970067270A (ko
Inventor
김한균
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960009247A priority Critical patent/KR100200052B1/ko
Publication of KR970067270A publication Critical patent/KR970067270A/ko
Application granted granted Critical
Publication of KR100200052B1 publication Critical patent/KR100200052B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2545—CDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 오류정정 복호기에 관한 것으로, C1부호에 의하여 오류를 검출,정정하는 2개의 C1디코더와, C2부호에 의하여 오류를 검출,정정하는 1개의 C2디코더 및 데이타의 부호열을 재구성하는 2개의 디인터리버로 구성되는 CIRC+ 오류정정 복호기를 설계하여, DVD중 HDCD용 오류정 방식인 CIRC+을 구현하였다.

Description

고밀도 컴팩트 디스크용 오류정정 복호기
제1도는 본 발명의 참고 도면으로, CIRC 및 CIRC+의 부호 형식을 나타내는 도면.
제2도는 본 발명의 CIRC+ 오류정정 복호기의 전체 구성도.
제3도는 제2도에서 디인터리버의 구성도.
제4도는 제3도에서 주소 발생기의 구성도.
제5도는 제3도에서 메모리에 리드,라이트 하는 방법을 나타내는 도면.
제6도는 제4도의 주소 발생기의 동작 과정을 나타내는 순서도로,
제6도 (a)는 라이트 주소 발생기의 동작 과정을 나타내는 순서도.
제6도 (b)는 리드 주소 발생기의 동작 과정을 나타내는 순서도.
제7도는 제3도의 메모리 제어기의 구성도이다.
* 도면의 주요부분에 대한 부호의 설명
C1, C1' : C1디코더 C2 : C2디코더
D1 : 제 1 디인터리버 D2 : 제 2 디인터리버
A : 주소 발생기 A1 : 라이트 주소 발생기
A2 : 리드 주소 발생기 MC : 메모리 제어기
M1 : 제 1 메모리 M2 : 제 2 메모리
P/Q1 : 제 1 P/Q컨버터 P/Q2 : 제 2 P/Q컨버터
C : 제어기 DC : 제어타 제어기
MUX1 : 제 1 멀티플렉서 MUX1' : 제 2 멀티플렉서
MUX2 : 제 3 멀티플렉서 MUX2' : 제 4멀티플렉서
본 발명은 오류정정 복호기에 관한 것으로, 디지탈 비디오 디스크(Digital Video Disk : 이하 DVD라 칭한다)중 소니와 필립스사의 고밀도 컴팩트 디스크(High Density Compact Disk : 이하 HDCD라 칭한다)용 오류정정 방식인 CIRC+(Cross Interleave Reed-Solomon Code Plus: 이하 CIRC+라 칭한다) 를 설계하여 구현한 CIRC+ 오류정정 복호기에 관한 것이다.
음성이나 영상 신호와 같은 방대한 데이타를 송.수신하는 대부분의 디지탈 통신 시스템과 마찬가지로, 그들을 저장하는 매체에서도 데이타 비트 오율이 낮은 고신뢰도를 얻기 위하여 다양한 오류정정 부호를 적용시키고 있다. 그중 현재 가장 대표적 저장 매체인 컴팩트 디스크(compact disk : 이하 CD라 칭한다)에서는 오류정정을 위하여 오류정정 부호인 CIRC(Cross Interleave Reed-Solomon Code : 이하 CIRC라 칭한다) 를 채택하고 있으며, CIRC는 패리티값과 패리티의 위치값을 이용하여 오류를 검사하는 방식으로, 입력 부호열을 먼저 C1부호에 의해 오류 검사하고, C1부호에 의하여 오류 검사된 일부 데이타를 C2부호를 이용하여 다시 오류 검사하는 2중 오류검사 방식이다.
참고로, CIRC는 입력 부호열(초기 부호열 : C1 부호열)과 출력 부호열(오류 정정된 부호열 : C2 부호열)의 상태가 다르다.
그러나 CD보다 물리적 밀도가 높은 DVD의 경우에는, 재생된 데이타의 연집 오류 및 산발 오류율이 CD에 비해 높기 때문에 기존의 오류정정 방식보다 오류율을 줄일 수 있는 개선된 오류정정 방식이 요구된다. 이에 따라 소니와 필립스사에서는 HDCD용 오류정정 방식인 CIRC+를 제안하였다. CIRC+는 CIRC가 발전된 형태로 C1부호에 의하여 오류 검사된 데이타를 정해진 규칙으로 재구성하여 C2부호를 이용해 오류를 검사하고, 다시 처음의 C1부호열로 재구성하는 3중 오류검사 방식이다.
참고로, CIRC+는 입력 부호열(초기 부호열 : C1 부호열)과 출력 부호열(오류 정정된 부호열 : C1 부호열)의 상태가 같다.
상기에서 설명한 CIRC와 CIRC+의 차이점은 제1도와 제2도에 나타나 있고, 제1도는 본 발명이 참고 도면으로 CIRC 및 CIRC+의 부호 형식을 나타내고 있다.
상기에서 CIRC에서 사용되는 C1,C2부호는 각각 RS(Reed-Solomon : 수신되는 데이타의 오류를 정정하기 위해 사용되는 비선형 BCH 코드(Boss Chaudhuri Hocquenghem code : BCH에 의해 개발된 오류 정정 부호 중의 하나로 연집 오류의 정정에 가장 효과적인 오류정정 부호이다) 부호의 하나로, C1부호는 (32, 28) RS부호로 32개의 데이타를 가지며 그중 실제 데이타로 사용되는 것은 28개이고 나머지는 4개는 패리티로 사용되며, 2개의 심볼 오류를 정정할 수 있고 2개의 심볼 오류 검출이 가능하다. C2부호는 (28, 24) RS부호로 28개의 데이타를 가지고 그중 실제 데이타로 사용되는 것은 24개이고 나머지 4개는 패리티로 사용되며, 2개의 심볼 오류를 정정할 수 있고 4개의 실볼 오류 검출이 가능하다.
상기에서 CIRC+에서 사용되는 C1,C2부호는 각각 RS부호의 하나로, C1부호는 (170, 162) RS부호로 170개의 데이타를 가지며 그중 실제 데이타로 사용디는 것은 162개이고 나머지 8개는 패리티로 사용되며, 4개의 심볼 오류를 정정할 수 있고 8개의 심볼 오류 검출이 가능하다. C2부호는 (170, 156) RS부호로 170개의 데이타를 가지고 그중 실제 데이타로 사용되는 것은 156개이고 나머지 1개는 패리티로 사용되며, 7개의 심볼 오류를 정정할 수 있고 14개의 심볼 오류 검출이 가능하다.
본 발명의 목적은 상기에서 설명한 HDCD용 오류정정 방식인 CIRC+를 하드웨어적으로 설계하여 구현하기 위한 것이다.
즉, C1부호에 의하여 오류를 검출,정정하는 2개의 C1디코더와, C2부호에 의하여 오류를 검출,정정하는 1개의 C2디코더 및 데이타의 부호열을 재구성하는 2개의 디인터리버로 구성되며, 상기에서 디인터리버는 데이타 리드,라이트 신호와 데이타를 리드, 라이트할 메모리의 주소를 발생시키는 주소 발생기와, 컨버터에 입력되는 데이타 부호열의 패리티 심볼의 순서를 바꾸는 2개의 P/Q컨버터와, 주소 발생기에서 발생되는 신호에 의해 메모리를 제어하는 메모리 제어부 및, 데이타를 저장하는 메모리로 이루어지며, 상기에서 주소 발생기는 데이타를 라이트할 메모리의 주소와 라이트 신호를 발생시키는 라이트 주소 발생기와, 데이타를 리드할 메모리의 주소와 리드 신호를 발생시키는 리드 주소 발생기로 이루어지고, 메모리 제어기는 멀티플렉서와 데이타 제어기를 제어하는 제어기와, 주소 발생기에서 출력한 리드,라이트신호를 메모리에 입력하는 2개의 멀티플렉서와, 주소 발생기에서 출력한 메모리 주소를 메모리에 입력하는 2개의 멀티플렉서 및, 메모리에 데이타를 리드,라이트하는 것을 제어하는 데이타 제어기로 이루어진, CIRC+ 오류정정 복호기를 설계하여 구현함을 특징으로 한다.
이하 도면을 참조하여 상세히 설명하면 아래와 같다.
제2도는 본 발명의 CIRC+ 오류정정 복호기의 전체 구성도로, C1부호에 의하여 오류를 검출,정정하는 2개의 C1디코더(C1, C1')와, C2부호에 의하여 오류를 검출,정정하는 1개의 C2디코더(C2) 및 데이타의 부호열을 재구성하는 2개의 디인터리버(D1,D2)로 구성된다.
참고로 상기에서 C1디코더는 P패리티에 의하여 데이타와 Q패리티 심볼들을 오류정정하고, C2디코더는 Q패리티에 의하여 데이타와 P패리티 실볼들을 오류정정한다.
상기 구성의 동작을 상세히 설명하면 아래와 같다.
데이타의 부호열이 C1디코더(C1)로 입력되면 C1디코더(C1)에서 C1부호에 의하여 데이타의 오류를 검출,정정하고, 검출,정정한 C1부호열을 제 1디인터리버(D1)로 입력하면, 제 1 디인터리버(D1)에서 입력된 C1부호열의 연집 오류와 정정할 수 없는 오류들을 정해진 규칙에 의해 C2 부호열로 재구성하여 C2디코더(C2)로 입력하고, C2디코더(C2)에서는 상기 제 1 디인터리버(D1)에서 출력된 C2부호열을 C2부호에 의해 오류를 검출, 정정하여, 검출, 정정한 C2부호열을 제 2 디인터리버(D2)로 입력하고, 제 2 디인터리버(D2)에서는 상기 C2디코더(C2)에서 입력된 C2부호 열을 제 1 디인터리버(D1)와 대칭적인 규칙에 의하여 원래의 C1부호열로 재구성하여 다음 단계의 C1디코더(C1')로 입력하며, C1디코더(C1')에서는 상기 제 2 디인버터리버(D2)에서 출력되는 C1부호열을 한번 더 C1부호에 의해 오류를 검출,정정하고, 오류 검출,정정을 완료한 데이타를 출력한다.
제3도는 상기에서 디인터리버(D1, D2)의 구성을 나타내는 도면으로, 데이타 리드,라이트 신호와 데이타를 리드,라이트할 메모리(M1, M2)의 주소를 발생시키는 주소 발생기(A)와, 디코더(C1, C1', C2)에 입력되는 데이타 부호열의 패리티 심볼의 순서를 바꾸는 2개의 P/Q컨버터(P/Q1, P/Q2)와, 주소 발생기(A)에서 발생되는 신호에 의해 메모리(M1, M2)를 제어하는 메모리 제어부(MC) 및, 데이타를 저장하는 메모리(M1, M2)로 구성된다.
상기 구성의 동작을 상세히 설명하면 아래와 같다.
제 1 디인터리브(D1)에서는 C1디코더(C1)에서 제 1 디인터리브(D1)로 데이타가 입력되면, 제 1 P/Q컨번터(P/Q1)에서 입력된 데이타의 패리티 순서를 C2디코더(C2)에서 사용하는 패리티 순서로 변환하고, 주소 발생기(A)에서 입력된 데이타를 라이트할 메모리(M1, M2)의 주소와 라이트 신호를 메모리 제어기(MC)로 입력하며, 메모리 제어기(MC)에서 상기 제 1 P/Q컨버터(P/Q1)에서 패리티 순서가 바뀐 데이타를 상기 주소 발생기(A)에서 입력딘 신호에 의하여 메모리(M1,M2)에 라이트하고, 주소 발생기(A)에서 메모리(M1,M2)에 저장된 데이타를 리드할 메모리(M1,M2)의 주소와 리드 신호를 메모리 제어기(MC)로 입력하면, 메모리 제어기(MC)에서는 상기 주소 발생기(A)에서 입력된 신호에 이하여 메모리(M1,M2)에 저장된 데이타를 리드하여 C2디코더(C2)로 입력한다.
제 2 디인터리브(D2)에서는 C2디코더(C2)에서는 제 2 디인터리브(D2)로 데이타가 입력되면, 주소 발생기(A)에서 입력된 데이타를 라이트할 메모리(M1,M2)의 주소와 라이트 신호를 메모리 제어기(MC)로 입력하며, 메모리 제어기(MC)에서는 주소 발생기(A)에서 입력된 신호에 의하여 입력된 데이타를 메모리(M1,M2)에 라이트하고, 다시 주소 발생기(A)에서 메모리(M1,M2)에 저장된 데이타를 리드할 메모리(M1,M2)의 주소와 리드신호를 메모리 제어기(MC)로 입력하면, 메모리 제어기(MC)에서는 상기 주소 발생기(A)에서 입력된 신호에 의하여 메모리(M1,M2)에 기 저장된 데이타를 리드하여 제 2 P/Q 컨버터(P/Q2)로 입력하고, 제 2 P/Q컨버터(P/Q2)에서는 입력된 데이타의 패리티 순서를 C1디코더(C1)에서 사용하는 패리티 순서로 변환하여 C1디코더(C1)로 입력한다.
디인터리버(D1,D2)에서는 상기와 같은 동작 과정을 통해 데이타 부호열을 재구성한다.
상기에서 주소 발생기(A)는 제4도와 같이 데이타를 라이트할 메모리(M1,M2)의 주소와 라이트 신호를 발생시키는 라이트 주소 발생기(A1)와, 데이타를 리드할 메모리(M1,M2)의 주소와 리드 신호를 발생시키는 리드 주소 발생기(A2)로 구성되며, 상기 각각의 주소 발생기(A1,A2)의 동작은 제6도의 순서도에 따라 이루어진다.
제5도는 상기에서 메모리(M1,M2)에 데이타를 리드,라이트 하는 방법을 나타내는 도면으로, 메모리(M1,M2)에 데이타를 라이트할 때는 입력 부호열의 각 프레임(1 프레임 = 170 심볼)들의 최상위 심볼을 0번지부터 57629번지까지 순차적으로 라이트하며, 디인터리버(D1, D2)에서 대이타를 재배열할 때 프레임 단위의 진연에 의하여 재배열하기 때문에, 데이타를 메모리(M1,M2)에 리드할 때 각 프레임의 심볼들을 프레임만큼 지연시키기 위하여, 데이타를 메모리(M1, M2)에 라이트할 때는 각 프레임의 최상위 심볼부터 라이트하고, 메모리(M1, M2)에 저장된 데이타를 리드할 때는 각 프레임 지연양에 해당하는 주소에 의하여 제 5 도와 같이 대각선 방향으로 리드한다.
제6도 (a)는 상기에서 라이트 주소 발생기(A1)의 동작 과정을 타나내는 순서도로, 라이트 주소 발생기(A1)로 리셋 신호가 입력되어 라이트 주소 발생기(A1)가 리셋되면, 라이트 주소 발생기(A1)에 입력되는 인에이블 신호가 1이 되었나를 물어, 1이 되지 않았으면 본 과정을 반복 수행하는 제 1 단계(S1)와; 상기 제 1 단계(S1)에서 주소 발생기(A1)에 입력되는 인에이블 신호가 1이 되었으면, 프레임 등기에 해당하는 프레임스타트인 신호가 1이 되었나를 물어서, 1이 되지 않았을 경우에 본 과정을 반복 수행하는 제 2 단계(S2)와; 상기 제 2 단계(S2)에서 프레임 스타트인 신호가 1이 되었을 경우에 데이타를 라이트할 메모리(M1,M2)의 주소를 1증가시키고, 라이트 신호를 출력하는 제 3 단계(S3)와; 상기 제 3 단계(S3)에서 출력되는 메모리 주소가 28899인지를 물어서, 28899이면 리드 주소 발생 인에이블 신호를 1로 셋팅하고 상기 제 3 단계(S3)의 과정을 반복 수행하는 제 4 단계(S4)와; 상기 제 4단계(S4)에서 메모리 주소가 28899가 아니면, 메모리 주소가 57629인지를 물어서 57629이면 메모리 주소를 0으로 셋팅하고 상기 제 3 단계(S3)의 과정을 반복 수행하는 제 5 단계(S5)와; 상기 제 3, 4, 5 단계(S5)를 거친 후 프레임스타트인 신호가 1인지를 물어 1이면 데이타를 라이트할 메모리(M1, M2)의 주소를 보정시킨 후 상기 제 3 단계의 과정을 반복하고, 1이 아니면 상기 제 3 단계(S3)의 과정을 반복 수행하는 제 6 단계(S6)로 이루어져 순차 동작한다.
상기와 같이 순차 동착하는 제어 프로그램의 제 2 단계(S2)에서 프레임스타트인 신호는 각 디인터리버의 앞단 디코더(C1,C2)에서 출력되는 신호로, 오류정정된 각 부호열의 최상위 심볼이 출력될 때만 1이 되고, 프레임스타트인 신호가 1이 되면 라이트할 메모리(M1,M2) 주소가 발생되며, 제 4 단계(S4)에서는 데이타의 입력 부호열(170프레임 : 메모리 주소가 28899)이 모두 메모리(M1,M2)에 라이트되면, 그때부터 데이타를 리드할 메모리(M1,M2) 주소가 발생되기 시작하며, 제 5 단계(S5)에서는 리드할 메모리(M1,M2) 주소를 위하여 170프레임의 여유를 두어 64Kbyte의 메모리(M1, M2)를 사용하였기 때문에 생성되는 메모리(M1,M2) 주소가 57629번지가 되면 다시 0번지로 돌아가고, 제 6 단계(S6)에서는 예기치 않은 외부의 영향에 의해 주소 생성이 잘못되었을 경우, 프레임스타트인 신호에 의해 각 부호열의 최상위 심볼에 해당하는 주소를 재생성하여 보정하기 위해 라이트할 메모리(M1, M2) 주소를 보정하고, 상기로 인해 에러의 전달을 방지하였다.
제6도 (b)는 상기에서 리드 주소 발생기(A2)의 동작 과정을 나타내는 순서도로, 리드 주소 발생기(A2)로 리셋 신호가 입력되어 리드 주소 발생기(A2)가 리셋되면, 리드 주소 발생기(A2)에 입력되는 인에이블 신호가 1이 되었나를 물어, 1이 되지 않았으면 본 과정을 반복 수행하는 제 1 단계(S11)와; 상기 제 1 단계(S11)에서 리드 주소 발생기(A2)에 입력되는 인에이블 신호가 1이 되었으면, 라이트 주소 발새기에 대한 리드 주소 발생 인에이블 신호가 1이 되었나를 물어서, 1이 되지 않았을 경우에 본 과정을 반복 수행하는 제 2 단계(S12)와; 상기 제 2 단계(S12)에서 리드 주소 발생 인에이블 신호가 1이 되었을 경우에 데이타를 리드할 메모리(M1,M2)의 주소를 171증가시키고, 리드 신호를 출력하며 심볼카운터를 1증가시키는 제 3 단계(S13)와; 상기 제 3 단계(S13)에서 출력되는 메모리(M1,M2) 주소가 57629인지를 물어서 57629이면 메모리(M1,M2) 주소를 0으로 셋팅하고 상기 제 3 단계(S13)의 과정을 반복 수행하는 제 4 단계(S14)와; 상기 제 4 단계(S14)에서 메모리(M1, M2) 주소가 57629가 아니면, 프레임스타트인 신호가 1인지를 물어 1이면 데이타를 리드할 메모리(M1,M2)의 주소를 셋팅시키고, 1이 아니면 상기 제 3 단계의 과정을 반복 수행하는 제 5 단계(S15)와; 상기 제 3, 4, 5 단계를 거친 후 심볼 카운터가 169이면 프레임 스타츠 아웃을 1로 하고 심볼 카운터를 0으로 하며, 169가 아니면 바로 제 3 단계(S13)의 과정을 반복 수행하는 제 6 단계(S16)로 이루어져 순차 동작한다.
상기와 같이 순차 동작하는 제어 프로그램의 제 3 단계(S13)에서는 데이타를 리드할 때 각 프레임의 지연을 위하여 대각선으로 리드하기 때문에, 리드할 데이타의 메모리(M1,M2) 주소를 171증가 시키고, 제 6 단계(S16)에서는 다음 디코더에서 사용하기 위한 프레임 스타트 아웃 신호를 생성하고, 다른 단계는 상기 라이트 주소 발생기(A1)와 같다.
제7도는 상기의 디인터리버(D1,D2)에서 메모리 제어기(MC)의 구성도로, 몰티플렉서(MUX1, MUX2, MUX1', MUX2')와 데이타 제어기(DC)를 제어하는 제어기(C)와, 주소 발생기(A)에서 출력한 리드,라이트신호를 메모리(M1,M2)에 입력하는 2개의 멀티플렉서(MUX1, MUX1')와, 주소 발생기(A)에서 출력한 메모리(M1, M2) 주소를 메모리(M1,M2) 주소를 메모리(M1,M2)에 입력하는 2개의 멀티플렉서(MUX2,MUX2') 및, 메모리(M1,M2)에 데이타를 리드,라이트하는 것을 제어하는 데이타 제어기(DC)로 구성된다.
상기 구성의 동작을 표1을 이용하여 상세히 설명하면 다음과 같다.
표1에서와 같이 제어기(C)에서 출력되는 se1신호가 (0,0)일 때는 제1 멀티플렉서(MUX1)와 제 2 멀티플렉서(MUX1')에서 주소 발생기에(A)서 출력된 데이타를 라이트할 메모리(M1,M2) 주소를 메모리(M1,M2)로 입력하고, 제 3 멀티플렉서(MUX2)와 제 4 멀티플렉서(MUX2')에서 주소 발생기(A)에서 출력된 라이트 신호를 메모리(M1,M2)로 입력하며, 데이타 제어기(DC)에서 입력된 데이타를 메모리(M1,M2)에 라이트한다. 제어기(C)에서 출력되는 se1신호가 (0,1)일 때는 제 1 멀티플렉서(MUX1)에서는 주소 발생기(A)에서 출력된 데이타르 라이트할 메모리(M1,M2) 주소를 제 1 메모리(M1)로 입력하고, 제 2 멀티플렉서(MUX1')에서는 주소 발생기(A)에서 출력된 데이타를 리드할 메모리(M1,M2) 주소를 제 2 메모리(M2)로 입력하고, 제 3 멀티플렉서(MUX2)에서는 주소 발생기(A)에서 출력된 라이트 신호를 제 1 메모리(M1)로 입력하고, 제 4 멀티플렉서(MUX2')에서는 주소 발생기(A)에서 출력된 리드 신호를 제 2 메모리(M2)로 입력하며, 데이타 제어기(DC)에서는 입력된 데이타를 제 1 메모리(M1)에 라이트하고 제 2 메모리(M2)에 저장된 데이타를 리드하여 출력한다. 제어기(C)에서 출력되는 se1신호가 (1,0)일 때에는 제 1 멀티플렉서(MUX1)에서는 주소 발생기(A)에서 출력된 데이타를 리드할 메모리(M1,M2) 주소를 제 1 메모리(M1)로 입력하고, 제2멀티플렉서(MUX1')에서는 주소 발생기(A)에서 출력된 데이타를 라이트할 메모리(M1,M2) 주소를 제 2 메모리(M2)로 입력하고, 제3 멀티플렉서(MUX2)에서는 주소 발생기(A)에서 출력된 리드 신호를 제1 메모리(M1)로 입력하고, 제 4 멀티플렉서(MUX2')에서는 주소 발생기(4)에서 출력된 라이트 신호를 제 2 메모리(M2)로 입력하며, 데이타 제어기(DC)에서는 입력된 데이타를 제 2 메모리(M2)에 라이트하고 제 1 메모리(M1)에 저장된 데이타를 리드하여 출력한다. 제어기(C)에서 출력되는 se1신호가 (1,1)일 때는 메모리 제어기(MC)가 동작하지 않는다. 상기에서와 같이 제 1 메모리(M1)가 리드 상태이면 제 2 메모리(M2)가 라이트 상태이고, 제 2 메모리(M2)가 리드 상태이면 제 1 메모리(M1)가 라이트 상태가 되어, 데이타를 메모리(M1,M2)에 라이트하고 리드하는 과정이 동시에 수행될 수 있다.
본 발명은 상기와 같은 CIRC+ 오류정정 복호기를 설계하여, 하드웨어적으로 구현함으로써 DVD 시스템의 주요 기술을 확보하였다.

Claims (3)

  1. C1부호에 의하여 오류를 검출,정정하는 2개의 C1디코더(C1,C1')와, C2부호에 의하여 오류를 검출,정정하는 1개의 C2디코더(C2) 및 데이타의 부호열을 재구성하는 2개의 디인터리버(D1,D2)로 구성되는 HDCD용 CIRC+ 방식을 구현하기 위한 오류 정정 복호기에 있어서,
    디인터리버(D1,D2)는 데이타 리드, 라이트 신호와 데이타를 리드,라이트할 메모리(M1,M2)의 주소를 발생시키는 주소 발생기(A)와, 디코더(C1,C1',C2)에 입력되는 데이타 부호열의 패리티 심볼의 순서를 바꾸는 2개의 P/Q컨버터(P/Q1,P/Q2)와, 주소 발생기(A)에서 발생되는 신호에 의해 메모리(M1, M2)를 제어하는 메모리 제어부(MC) 및, 데이타를 저장하는 메모리(M1,M2)로 구성됨을 특징으로 하는 고밀도 컴팩트 디스크용 오류 정정 복호기.
  2. 제1항에 있어서, 주소 발생기(A)는 데이타를 라이트할 메모리(M1,M2)의 주소와 라이트 신호를 발생시키는 라이트 주소 발생기(A1)와, 데이타를 리드할 메모리(M1, M2)의 주소와 리드 신호를 발생시키는 리드 주소 발생기(A2)로 구성됨을 특징으로 하는 오류정정 복호기.
  3. 제1항에 있어서, 메모리 제어기(MC)는 멀티플렉서(MUX1,MUX1',MUX2,MUX2')와 데이타 제어기(DC)를 제어하는 제어기(C)와, 주소 발생기(A)에서 출력한 리드,라이트신호를 메모리(M1,M2)에 입력하는 2개의 멀티플렉서(MUX2,MUX2')와, 주소 발생기(A)에서 출력한 메모리(M1, M2) 주소를 메모리(M1,M2)에 입력하는 2개의 멀티플렉서(MUX1,MUX1') 및, 메모리(M1,M2)에 데이타를 리드,라이트하는 것을 제어하는 데이타 제어기(DC)로 구성됨을 특징으로 하는 고밀도 컴팩트 디스크용 오류정정 복호기.
KR1019960009247A 1996-03-29 1996-03-29 고밀도 컴팩트 디스크용 오류정정 복호기 Expired - Fee Related KR100200052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009247A KR100200052B1 (ko) 1996-03-29 1996-03-29 고밀도 컴팩트 디스크용 오류정정 복호기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009247A KR100200052B1 (ko) 1996-03-29 1996-03-29 고밀도 컴팩트 디스크용 오류정정 복호기

Publications (2)

Publication Number Publication Date
KR970067270A KR970067270A (ko) 1997-10-13
KR100200052B1 true KR100200052B1 (ko) 1999-06-15

Family

ID=19454524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009247A Expired - Fee Related KR100200052B1 (ko) 1996-03-29 1996-03-29 고밀도 컴팩트 디스크용 오류정정 복호기

Country Status (1)

Country Link
KR (1) KR100200052B1 (ko)

Also Published As

Publication number Publication date
KR970067270A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
KR100573356B1 (ko) 코드워드데이터를저장하기위한데이터버퍼와에러신드롬을저장하기위한신드롬버퍼를사용하는ecc시스템
JP2605271B2 (ja) エラー訂正及びチエツク装置
JP4346135B2 (ja) コンピュータ記憶装置においてランダムデータに対してｃｒｃシンドロームを生成するｅｃｃシステム
US5974580A (en) Concurrent row/column syndrome generator for a product code
US6272659B1 (en) Error correction code processor employing adjustable correction power for miscorrection minimization
US6047395A (en) Error correction processor for correcting a multi-dimensional code by generating an erasure polynomial over one dimension for correcting multiple codewords in another dimension
US4730321A (en) Disk drive with improved error correction code
JPH11282702A (ja) Ｄｖｄ記憶装置におけるｅｃｃ誤りシンドローム及びｃｒｃ検証シンドロームの同時生成
JPH07105633A (ja) ディスク・ドライブ・アレイのデータ再生チャネル
JPH0529935B2 (ko)
US6832042B1 (en) Encoding and decoding system in an optical disk storage device
US4912695A (en) Method for recording information including error information on a disk
KR100200052B1 (ko) 고밀도 컴팩트 디스크용 오류정정 복호기
US5774648A (en) Address generator for error control system
JP2605270B2 (ja) エラー訂正及びチエツク装置
US6718505B1 (en) Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC)
JPS60101766A (ja) アドレス検出方式
JP2664267B2 (ja) 符号誤り訂正装置
JPH05225717A (ja) Ｄａｔの誤謬訂正のためのアドレス発生回路
KR19980034758A (ko) 디지털 영상신호 기록/재생장치의 오류정정방법
JP2647646B2 (ja) 誤り訂正方法
JPH0363973A (ja) 誤り訂正装置
JPH03105444A (ja) メモリアドレス制御回路
JPS5953640B2 (ja) 記憶装置
GB2324445A (en) Optical disc error detection/correction during readout

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20060310

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20070310

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20070310

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000