KR100201775B1 - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR100201775B1
KR100201775B1 KR1019950031710A KR19950031710A KR100201775B1 KR 100201775 B1 KR100201775 B1 KR 100201775B1 KR 1019950031710 A KR1019950031710 A KR 1019950031710A KR 19950031710 A KR19950031710 A KR 19950031710A KR 100201775 B1 KR100201775 B1 KR 100201775B1
Authority
KR
South Korea
Prior art keywords
mask layer
forming
layer pattern
oxide mask
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950031710A
Other languages
English (en)
Other versions
KR970018254A (ko
Inventor
양종열
김도우
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950031710A priority Critical patent/KR100201775B1/ko
Publication of KR970018254A publication Critical patent/KR970018254A/ko
Application granted granted Critical
Publication of KR100201775B1 publication Critical patent/KR100201775B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 소자분리가 이루어지지 않은 반도체 기판 상에 게이트 절연막 및 게이트 전도막 패턴을 형성하는 단계; 이온주입으로 소오스/드레인의 저농도 불순물 영역을 형성하는 단계; 상기 게이트 전도막 패턴을 덮으면서 소자분리영역의 반도체 기판이 오픈된 산화마스크층 패턴을 형성하는 단계; 상기 산화마스크층 패턴이 덮히지 않은 상기 반도체 기판을 산화시켜 필드산화막을 형성하는 단계; 상기 산화마스크층 패턴을 비등방성 전면식각하여 상기 게이트 전도막 패턴의 측벽에 산화마스크층 스페이서를 형성하는 단계; 이온주입으로 소오스/드레인의 고농도 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법에 관한 것으로, LOCOS 공정시의 산화마스크층과 트랜지스터 측벽의 스페이서를 동일한 박막으로 각각 사용함으로써 공정 단계를 획기적으로 감소시켜 소자의 신뢰도 및 수율 증가와 생산성 향상을 가져오는 효과가 있다.

Description

반도체 장치 제조 방법
제1a도 내지 제1d도는 본 발명의 일실시예에 따른 반도체 장치 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 게이트 산화막
3 : 게이트 폴리실리콘막 4 : N-이온주입영역
5 : 산화막 6,6a,6b : 질화막
7 : 필드산화막 8 : N+이온주입영역
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 반도체 장치를 구성하는 트랜지스터를 먼저 형성한 후, 소자간의 절연을 위한 필드산화막을 이후에 실시하여, 트랜지스터의 게이트 측벽 스페이서 및 아이솔레이션시의 산화마스크층을 동시에 사용하는 반도체 장치 제조 방법에 관한 것이다.
통상적인 반도체 장치 제조 방법은, 먼저 소자간의 절연을 위한 아이솔레이션 공정을 실시하여 반도체 기판 상에 필드산화막을 형성한 다음, 이 필드산화막에 의해 분리된 각 활성영역의 반도체 기판 상에 트랜지스터를 형성하고 있다.
아이솔레이션 공정은 국부산화공정인 LOCOS(Local Oxidation Of Silicon) 공정이 널리 이용되고 있으며, LOCOS 공정은 보통 질화막을 반도체기판의 산화 마스크로 사용하여 반도체 기판을 선택적으로 산화시킴으로써 필드산화막을 형성하는 방법이다.
한편, 트랜지스터 형성시에는 저농도 불순물 주입 영역 및 고농도 불순물 주입 영역으로 이루어지는 LDD(Lightly Doped Drain)구조의 소오스/드레인 접합을 얻기 위하여 트랜지스터의 게이트 측벽에 절연막 스페이서를 형성하고 있다.
상기한 바와 같이 종래에는 아이솔레이션 공정을 실시한 다음, LDD 구조의 트랜지스터를 형성하고 있는데, 그 세부적인 공정 단계는 다음과 같다.
종래에는 반도체 기판 상에 아이솔레이션 마스크 패턴(산화방지막 패턴)을 형성하는 공정, 열산화에 의해 필드산화막을 성장시키는 공정, 마스크 패턴을 제거하는 공정, 게이트 산화막 및 게이트 전극 패턴을 형성하는 공정, 저농도 불순물 이온주입을 실시하는 공정, 게이트 전극 측벽에 스페이서 절연막을 형성하는 공정, 및 고농도 불순물을 이온주입하는 공정이 차례로 이루어지게 된다.
이와 같이 종래에는 반도체 장치가 점차 고집적화 되어가고 그에 따라 공정 역시 매우 복잡해지고 있으며, 많은 공정 단계가 수행됨에 따라 파티클(paticle)의 다량 발생으로 소자의 신뢰성 및 수율이 떨어지는 문제점이 발생한다.
본 발명은 공정 단계를 최소화하여 공정을 간소화하는 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 장치 제조 방법에 있어서; 소자 분리가 이루어지지 않은 반도체 기판 상에 게이트 절연막 및 게이트 전도막 패턴을 형성하는 단계; 이온주입으로 소오스/드레인의 저농도 불순물 영역을 형성하는 단계; 상기 게이트 전도막 패턴을 덮으면서 소자분리영역의 반도체 기판이 오픈된 산화마스크층 패턴을 형성하는 단계; 상기 산화마스크층 패턴이 덮히지 않은 상기 반도체 기판을 산화시켜 필드산화막을 형성하는 단계; 상기 산화마스크층 패턴을 비등방성 전면식각하여 상기 게이트 전도막 패턴의 측벽에 산화마스크층 스페이서를 형성하는 단계; 이온주입으로 소오스/드레인의 고농도 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.
제1a도 내지 제1d도는 본 발명의 일실시예에 따른 반조체 장치 제조 공정도로서, 먼저, 제1a도와 같이 아이솔레이션이 이루어지지 않은 실리콘 기판(1) 상에 게이트 산화막(2) 및 게이트 전극용 폴리실리콘막(3)을 패터닝하고 저농도 불순물을 이온주입하여 저농도 불순물 이온주입 영역, 예컨대 N-이온주입영역(4)을 형성한다.
이어서, 제1b도와 같이 전체구조 상부에 스트레스 방지용 산화막(5) 및 산화 마스크 물질인 질화막(6)을 차례로 형성한다.
이어서, 제1c도에 도시된 바와 같이, 마스크 및 식각 공정으로 질화막 패턴(6a)을 형성하고 열산화 공정으로 소자분리용 필드산화막(7)을 형성한다. 이때 질화막 패턴(6a)을 형성할 시 아이솔레이션 영역의 실리콘 기판이 노출되어도 되며 산화막(5)이 잔류하고 있어도 무방하다.
이어서, 제1d도와 같이 상기 질화막 패턴(6a)을 비등방성 전면식각하여 폴리실리콘막(3)이 측벽에 질화막 스페이서(6b)를 형성한 다음, 고농도 불순물을 이온주입하여 고농도 불순물 이온주입영역, 예컨대 N+이온주입영역(8)을 형성하므로써, N-이온주입영역(4) 및 N+이온주입영역(8)으로 이루어지는 소오스/드레인 접합을 형성한다.
상기한 바와 같은 본 발명은 LOCOS 공정시의 기판산화방지막인 질화막을 트랜지스터 측벽의 스페이서로 사용할 수 있어, 공정 단계를 획기적으로 감소시켜 파티클의 발생을 억제함으로써 반도체 장치의 신뢰도 및 수율 증가와 생산성 향상을 가져오는 효과가 있다.

Claims (3)

  1. 반도체 장치 제조 방법에 있어서; 소자분리가 이루어지지 않은 반도체 기판 상에 게이트 절연막 및 게이트 전도막 패턴을 형성하는 단계; 이온주입으로 소오스/드레인의 저농도 불순물 영역을 형성하는 단계; 상기 게이트 전도막 패턴을 덮으면서 소자분리영역의 반도체 기판이 오픈된 산화마스크층 패턴을 형성하는 단계; 상기 산화마스크층 패턴이 덮히지 않은 상기 반도체 기판을 산화시켜 필드산화막을 형성하는 단계; 상기 산화마스크층 패턴을 비등방성 전면식각하여 상기 게이트 전도막 패턴의 측벽에 산화마스크층 스페이서를 형성하는 단계; 이온주입으로 소오스/드레인의 고농도 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  2. 제1항에 있어서; 상기 산화마스크층은 질화막을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제2항에 있어서; 상기 질화막 하부에 상기 반도체 기판의 스트레스 방지를 위한 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019950031710A 1995-09-25 1995-09-25 반도체 장치 제조 방법 Expired - Fee Related KR100201775B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031710A KR100201775B1 (ko) 1995-09-25 1995-09-25 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031710A KR100201775B1 (ko) 1995-09-25 1995-09-25 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR970018254A KR970018254A (ko) 1997-04-30
KR100201775B1 true KR100201775B1 (ko) 1999-06-15

Family

ID=19427784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031710A Expired - Fee Related KR100201775B1 (ko) 1995-09-25 1995-09-25 반도체 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR100201775B1 (ko)

Also Published As

Publication number Publication date
KR970018254A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US5426062A (en) Method for forming a silicon on insulator device
EP0465045B1 (en) Method of field effect transistor fabrication for integrated circuits
JPH02125623A (ja) 自己整合トランジスタの製造方法
US5637529A (en) Method for forming element isolation insulating film of semiconductor device
US4277882A (en) Method of producing a metal-semiconductor field-effect transistor
US4263057A (en) Method of manufacturing short channel MOS devices
JP2895845B2 (ja) 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法
GB2036431A (en) Double diffused transistor structure
KR100201775B1 (ko) 반도체 장치 제조 방법
US6214674B1 (en) Method of fabricating high voltage device suitable for low voltage device
US4814290A (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
JPS63181378A (ja) 半導体装置の製造方法
KR100220251B1 (ko) 반도체 소자 및 그의 제조방법
KR100281890B1 (ko) 실리콘-온-인슐레이터 소자의 제조방법 및 그 구조
JP3376208B2 (ja) 半導体装置およびその製造方法
JPH0669439A (ja) Ｃｍｏｓ半導体装置の製造方法
KR100304975B1 (ko) 반도체소자제조방법
KR100264877B1 (ko) Soi형 소자 분리 영역을 가지는 반도체 장치의 제조 방법
KR0167231B1 (ko) 반도체장치의 격리방법
KR0124642B1 (ko) 반도체 소자의 제조방법
KR950002199B1 (ko) Ldd구조의 mosfet 제조방법
KR0156158B1 (ko) 반도체 소자의 제조방법
JPS6367778A (ja) 半導体装置の製造方法
JPH02295131A (ja) Ｍｏｓトランジスタの製造方法
JPH04350971A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20080317

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20080317

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000