KR100219552B1 - Wiring forming method in semiconductor device - Google Patents
Wiring forming method in semiconductor device Download PDFInfo
- Publication number
- KR100219552B1 KR100219552B1 KR1019960038457A KR19960038457A KR100219552B1 KR 100219552 B1 KR100219552 B1 KR 100219552B1 KR 1019960038457 A KR1019960038457 A KR 1019960038457A KR 19960038457 A KR19960038457 A KR 19960038457A KR 100219552 B1 KR100219552 B1 KR 100219552B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- polysilicon
- cobalt
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
배선용 막으로서 우수한 특성을 갖는 코발트 막질을 상감기법과 CMP를 통해 형성할 수 있는 반도체 장치의 배선 형성 방법이 개시되어 있다. 패턴 그루브가 형성되어 있는 절연막의 전면에 폴리실리콘을 증착하여 상기 그루브를 매립하는 폴리실리콘층을 형성한 후, 상기 절연막이 노출될 때까지 폴리 실리콘층을 CMP방법을 이용하여 평탄화하여 상기 패턴 그루브에 폴리실리콘 배선을 형성한다. 다음에, 코발트 금속을 증착한 후, 상기 코발트 금속을 실리시데이션(silicidation) 반응시켜 상기 폴리 실리콘 배선상에 코발트 실리사이드로 구성된 상부 배선을 형성한다. 스텝 커버리지가 우수한 폴리실리콘을 사용하여 폴리실리콘 배선을 형성하고, 폴리실리콘 배선상에 배선용 재질이 우수한 코발트막질을 적층하여 형성시키게 됨으로 고집적 고속화용 배선을 형성할 수 있다Discloses a wiring forming method of a semiconductor device capable of forming a cobalt film having excellent characteristics as a wiring film through an inlaid technique and CMP. Polysilicon is deposited on the entire surface of the insulating film on which the pattern grooves are formed to form a polysilicon layer for embedding the grooves, and then the polysilicon layer is planarized by the CMP method until the insulating film is exposed, Polysilicon wiring is formed. Next, a cobalt metal is deposited, and then the cobalt metal is subjected to a silicidation reaction to form an upper wiring composed of cobalt silicide on the polysilicon wiring. A polysilicon wiring is formed by using polysilicon excellent in step coverage and a cobalt film quality excellent in wiring material is formed on the polysilicon wiring to form a highly integrated high speed wiring
Description
본 발명은 반도체 장치의 배선 형성 방법에 관한 것이다. 보다 구체적으로 본 발명은 상감 기법과 CMP(Chemical Meachanical Polishing) 공정을 이용하여 반도체 장치의 배선을 형성하기 위한 반도체 장치의 배선 형성 방법에 관한 것이다.The present invention relates to a wiring forming method of a semiconductor device. More particularly, the present invention relates to a method of forming a wiring of a semiconductor device for forming wiring of a semiconductor device by using an inlaid technique and a chemical mechanical polishing (CMP) process.
집적회로가 발전하게 됨에 따라 디바이스의 스케일의 목적은 두개의 요소로 압축되었다. 첫째는 회로의 동작속도를 증가시키므로써, 회로의 동작을 증가시키기 위한 것이고, 둘째는 회로의 함수적 기능을 증가시키는 것이다. 초기에는 작동 소자의 크기를 줄이는 것이 이러한 목표들을 성취하는데에 있어 가장 효과적인 수단이었다. 그러나, 작동 소자의 크기를 줄이는 것이 더 이상 효과적일 수 없게 되었다. 회로의 스피드와 최대 기능 밀도가 소자의 크기보다는 배선의 특성에 더 의존하게 되었기 때문이다. 이와 같이, 웨이퍼 효율, 칩가격, 그리고 IC디자인면등은 역으로 배선기술의 제한에 의해 영향을 받게 됨에 따라 칩내의 배선의 집적화에 적합한 배선에 대한 개발이 요구되고 있다.As integrated circuits evolve, the purpose of the scale of the device has been compressed into two elements. The first is to increase the operation speed of the circuit by increasing the operation speed of the circuit, and the second is to increase the functional function of the circuit. Initially, reducing the size of the operating element was the most effective means of achieving these goals. However, reducing the size of the operating element can no longer be effective. This is because the speed and maximum functional density of the circuit depend more on the characteristics of the wiring than on the size of the device. As such, wafer efficiency, chip price, and IC design aspects are influenced by the limitations of wiring technology in reverse, development of wiring suitable for integration of wiring in a chip is required.
이러한 배선에 대한 요구에 따라 도입된 기술들중의 하나가 상감기법에 의한 배선형성방법이다. 상감기법에 의한 배선의 형성방법은 일반적으로 절연막상에 형성하고자하는 배선의 형태를 먼저 패턴닝하고 그 패턴닝된 기판에 배선용 물질을 증착시킨 후, CMP를 통해 배선을 형성하는 방법이다. 이와 같이, 상감 기법을 이용하여 배선을 형성하는 데 사용되는 재료로서는 폴리 실리콘이나 텅스텐을 들 수 있다. 도 1a 및 도 1b는 종래의 텅스텐을 사용하여 배선을 형성하는 방법을 설명하기 위한 도면이다.One of the technologies introduced in accordance with the demand for such wiring is a wiring formation method by inlay technique. In general, a wiring pattern is formed by patterning a wiring pattern to be formed on an insulating film, depositing a wiring material on the patterned substrate, and then forming wiring through CMP. As described above, the material used for forming the wiring using the inlaid technique includes polysilicon and tungsten. FIGS. 1A and 1B are views for explaining a method of forming a wiring using a conventional tungsten.
도 1a를 참조하면, 층간 절연막(101)상에 배선설계에 따라 통상적인 포토리쏘그래피 공정에 따라, 패턴닝하여 배선용 그루브를 형성한다. 다음에, 상기 배선용 그루브가 형성되어 있는 상기 층간 절연막(101)의 전표면상에 확산 방지막(102)을 형성한다. 다음에, 상기 확산 방지막(102)의 전면상에 텅스텐을 스퍼터링법에 텅스텐층(103)을 형성한다.Referring to FIG. 1A, a wiring groove is formed on the interlayer insulating film 101 by patterning according to a conventional photolithography process according to a wiring design. Next, a diffusion preventing film 102 is formed on the surface of the interlayer insulating film 101 on which the above-described wiring groove is formed. Next, a tungsten layer 103 is formed on the entire surface of the diffusion prevention film 102 by sputtering.
도 1b를 참조하면, 상기 텅스텐층(103)을 CMP 공정에 따라서, 상기 층간 절연막(101)을 스토퍼로 에칭하여 상기 배선용 그루브에만 텅스텐을 잔류시킴으로써 반도체 장치의 배선을 형성하게 된다.Referring to FIG. 1B, the tungsten layer 103 is etched using a stopper to etch the inter-layer insulating film 101 according to a CMP process so as to leave tungsten only in the wiring groove, thereby forming a wiring of the semiconductor device.
상기와 같이, 상감기법을 이용한 배선 형성 방법에서, 텅스텐을 배선용 재료로서 사용하는 경우에는, 텅스텐을 증착하기 전에 반드시 확산 방지 물질을 증착하여야 한다. 또한, 텅스텐은 스퍼터링에 의한 증착시에 단차 도표성이 불량하여 도 1b에 나타낸 바와 같이, 배선내부에 심(seam; 104)이 형성된다. 따라서, 텅스텐을 상감기법을 통해 배선하는 경우에는 반도체 장치의 추후의 신뢰성 및 전기적 특성상의 문제점을 일으킬 염려가 있어서, 반도체 장치의 배선형성의 설계에 제한이 따른다.As described above, in the case of using the tungsten as the wiring material in the wiring formation method using the inlaid technique, the diffusion preventing material must be deposited before the tungsten is deposited. Also, tungsten has poor step gradability at the time of deposition by sputtering, and as shown in FIG. 1B, a seam 104 is formed inside the wiring. Therefore, in the case of wiring the tungsten through the inlaid technique, there is a possibility of causing problems in the reliability and electrical characteristics of the semiconductor device in the future, which limits the design of the wiring formation of the semiconductor device.
또한, 폴리실리콘의 경우에는, 반도체 장치의 고집적 고속화를 위해서는 일반적으로 배선저항의 감소가 요구되는데 반해 폴리실리콘은 고저항을 갖고 있어서, 반도체 장치의 고집적 고속화를 위한 배선용 재료로서는 적당하지 않다.In addition, in the case of polysilicon, polysilicon generally has a high resistance in order to achieve a high integration speed of a semiconductor device, while polysilicon has a high resistance, and thus is not suitable as a wiring material for high-speed integration of semiconductor devices.
또한, 상기 폴리실리콘과 텅스텐의 문제점을 해결하기 위해 티타늄-폴리사이드(Ti-polycide) 구조의 배선이 제안된 바 있다. 도 2a 및 도 2b는 종래의 티타늄을 사용하여 형성된 배선을 설명하기 위한 도면이다. 도 2a는 x축에서의 배선의 단면을 나타내고, 도 2b는 도 2a에 도시한 배선의 y축에서의 배선의 단면을 나타낸다. 도 2a 및 도 2b에 도시한 바와 같이, 층간 절연막(201)의 상부에는 배선 형성용 그루브가 형성되어 있고, 상기 배선 형성용 그루브에는 폴리 실리콘 배선(202)이 형성되어 있고, 상기 폴리 실리콘 배선(202)상에는 티타늄 실리사이드로 구성된 상부 배선층(203)이 형성되어 있다.In order to solve the problems of polysilicon and tungsten, a wiring of a titanium-polycide structure has been proposed. 2A and 2B are views for explaining wiring formed using conventional titanium. FIG. 2A shows a cross section of the wiring in the x-axis, and FIG. 2B shows a cross section of the wiring in the y-axis of the wiring shown in FIG. 2A. 2A and 2B, a groove for forming a wiring is formed on an upper portion of the interlayer insulating film 201, a polysilicon wiring 202 is formed in the groove for forming a wiring, 202, an upper wiring layer 203 made of titanium silicide is formed.
상기 티타늄-폴리사이드(Ti-polycide) 구조의 배선에 있어서는 도 2(나)에 나타낸 바와 같이, 티타늄 실리사이드(TiSi2)로 구성된 폴리 실리콘 배선(202)의 상부 배선인(203)이 후속열처리시 응집현상으로 단선되는 문제점이 있다. 이러한 응집 현상은 티타늄 실리사이드 물질 자체의 특성이다. 따라서, 이러한 단선 현상 때문에 티타늄 폴리사이드의 구조는 바람직하지 않다.As shown in FIG. 2 (B), in the wiring of the titanium-polycide structure, the upper wiring 203 of the polysilicon wiring 202 composed of titanium silicide (TiSi 2 ) There is a problem of disconnection due to agglomeration phenomenon. This agglomeration is a characteristic of the titanium silicide material itself. Therefore, the structure of the titanium polycide is not preferable due to the disconnection phenomenon.
상술한 바와 같이, 상감 기법을 이용한 반도체 장치의 배선 형성 방법은 배선의 재질에 따라 배선의 설계및 공정이 제한받고 있다는 문제점을 갖고 있다.As described above, the wiring forming method of the semiconductor device using the inlaid technique has a problem that the design and the process of the wiring are limited depending on the material of the wiring.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 상감기법과 CMP기술을 사용하여 배선을 형성할 때, 배선용 재질로서 우수한 특성을 갖는 물질을 이용하여 배선을 형성함으로써 특성이 우수한 배선을 갖는 반도체 장치의 배선 형성 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a method of forming a wiring using an inlaid technique and a CMP technique, And a method of forming a wiring of a semiconductor device.
도 1a 및 도 1b는 종래의 텅스텐을 사용하여 배선을 형성하는 방법을 설명하기 위한 도면이다.FIGS. 1A and 1B are views for explaining a method of forming a wiring using a conventional tungsten.
도 2a 및 도 2b는 종래의 티타늄을 사용하여 형성된 배선을 설명하기 위한 도면이다.2A and 2B are views for explaining wiring formed using conventional titanium.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 배선형성방법을 설명하기 위한 도면이다.3A to 3D are views for explaining a wiring forming method according to an embodiment of the present invention.
〈도면의 주요부분에 대한 부호의 설명〉Description of the Related Art
101, 201, 301: 절연막 102: 경계막101, 201, 301: insulating film 102:
103: 텅스텐 104: 심(seam)103: tungsten 104: seam
202, 303: 폴리실리콘 203: TiSi2 202, 303: polysilicon 203: TiSi 2
302: 포토레지스터 303: 코발트302: Photo register 303: Cobalt
304: CoSi2 304: CoSi 2
상기 목적을 실현하기 위하여, 본 발명에 따른 반도체 장치의 배선 형성 방법을 수행하기 위하여는 먼저 절연막에 배선 형성용 패턴 그루브를 형성한다. 상기 패턴 그루브가 형성되어 있는 절연막의 전면에 폴리실리콘을 증착하여 상기 그루브를 매립하는 폴리실리콘층을 형성한 후, 상기 절연막이 노출될 때까지 폴리 실리콘층을 CMP방법을 이용하여 평탄화하여 상기 패턴 그루브에 폴리실리콘 배선을 형성한다. 다음에, 상기 폴리실리콘 배선 및 상기 절연막의 전면에 금속막, 예컨대 코발트 금속막을 형성한 후, 상기 코발트 금속막을 실리시데이션(silicidation) 반응시켜 상기 폴리 실리콘 배선상에 코발트 실리사이드로 구성된 상부 배선을 형성한다. 상기 절연막상에 잔류하는 코발트층을 제거함으로써 반도체 장치의 배선을 완성한다. 상기 패턴 그루브는 상기 절연막상에 배선 형성용 마스크를 사용하여 포토 레지스트 패턴을 형성한 후, 상기 포토 레지스트 패턴을 에칭 마스크로 사용하여 상기 절연막을 배선 형성의 깊이만큼 식각하여 형성한다. 상기 폴리실리콘층은 상기 패턴 그루브의 폭의 반 이상의 두께를 갖도록 상기 폴리실리콘을 증착하여 형성한다. 상기 절연막상에 잔류하는 코발트는 황산 용액을 이용하여 세정함으로써 제거할 수 있다.In order to realize the above object, in order to carry out a method of forming a wiring of a semiconductor device according to the present invention, a pattern groove for forming a wiring is first formed in an insulating film. Polysilicon is deposited on the entire surface of the insulating film on which the pattern groove is formed to form a polysilicon layer for embedding the groove, and then the polysilicon layer is planarized by using the CMP method until the insulating film is exposed, A polysilicon wiring is formed. Next, a metal film, for example, a cobalt metal film is formed on the entire surface of the polysilicon wiring and the insulating film, and the cobalt metal film is subjected to a silicidation reaction to form an upper wiring composed of cobalt silicide on the polysilicon wiring do. The cobalt layer remaining on the insulating film is removed to complete the wiring of the semiconductor device. The pattern groove is formed by forming a photoresist pattern on the insulating film by using a wiring formation mask and etching the insulating film by a depth of the wiring formation using the photoresist pattern as an etching mask. The polysilicon layer is formed by depositing the polysilicon to have a thickness equal to or more than half the width of the pattern groove. The cobalt remaining on the insulating film can be removed by washing with a sulfuric acid solution.
본 발명의 방법에 의하면, 상감기법과 CMP기술을 사용하여 배선을 형성할 때, 스텝 커버리지가 우수한 폴리실리콘을 사용하여 폴리실리콘 배선을 형성하고, 폴리실리콘 배선상에 배선용 재질이 우수한 코발트막질을 적층하여 형성시키게 됨으로 고집적 고속화용 배선을 형성할 수 있다.According to the method of the present invention, polysilicon wirings are formed by using polysilicon having excellent step coverage when wiring is formed by using the inlaid technique and CMP technique, and a cobalt film having excellent material for wiring is stacked on the polysilicon wire So that a wiring for high integration and high speed can be formed.
이하, 도면을 참조한 실시예를 통해 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the embodiments with reference to the drawings.
도 3a 내지 3d는 본 발명의 일 실시예에 따른 배선형성방법을 설명하기 위한 도면이다. 도 3a를 참조하면, 반도체 기판상에 형성되어 있는 절연막(301)상부에 상감기법으로 배선하기 위해서, 통상적인 포토공정을 통해 배선할 부위의 절연막을 노출하는 포토 레지스트 패턴(302)을 형성한다. 다음에, 상기 포토 레지스트 패턴(302)을 에칭 마스크로 사용하여 상기 절연막을 배선을 형성하는 데 적당한 깊이를 갖도록 배선 그루브를 형성한다.3A to 3D are views for explaining a wiring forming method according to an embodiment of the present invention. Referring to FIG. 3A, a photoresist pattern 302 is formed to expose an insulating film on a portion to be wired through a conventional photolithography process, in order to conduct wiring on the insulating film 301 formed on a semiconductor substrate by an inlaid technique. Next, using the photoresist pattern 302 as an etching mask, a wiring groove is formed so as to have a suitable depth for forming the wiring of the insulating film.
도 3b를 참조하면, 상기 포토 레지스트 패턴(302)을 스트립하여 제거하고, 상부에 배선 그루브가 형성되어 있는 절연막(301)의 전면에 폴리실리콘을 화학 기상 방법에 의해 증착하여 상기 배선 그루브를 매립하는 폴리실리콘층(303)을 형성한다. 상기 폴리실리콘의 증착은 상기 패턴닝에 의해 형성된 배선 그루브 부위가 충분이 채워지도록 폴리실리콘을 증착시켜 상기 폴리실리콘층(303)이 상기 배선 그루브의 폭의 반이상의 두께를 갖도록 형성한다.Referring to FIG. 3B, the photoresist pattern 302 is stripped and removed, and polysilicon is deposited on the entire surface of the insulating film 301 having the wiring grooves formed thereon by a chemical vapor deposition method to fill the wiring grooves A polysilicon layer 303 is formed. Deposition of the polysilicon is performed by depositing polysilicon so that the portion of the wiring groove formed by the patterning is sufficiently filled so that the polysilicon layer 303 has a thickness of at least half the width of the wiring groove.
도 3c를 참조하면, 폴리실리콘층(303)을 형성한 후, CMP공정을 통해 상기 절연막(301)을 에칭 스톱 포인트로 하여 상기 절연막(301)상에 형성된 폴리실리콘을 제거하여, 상기 절연막(301)의 배선 그루브에만 폴리 실리콘이 잔류하게 되어 폴리실리콘으로 구성된 하부 배선(303')을 형성한다. 다음에, 상기 배선 그루브내에 형성되어 있는 하부 배선(303')상 및 상기 절연막(301)상에 스퍼터링 방법에 의해 금속막, 예컨대 코발트를 증착시켜 코발트층(304; Cobalt)을 형성한다.Referring to FIG. 3C, after the polysilicon layer 303 is formed, polysilicon formed on the insulating layer 301 is removed by a CMP process using the insulating layer 301 as an etching stop point, The polysilicon remains only in the wiring grooves of the lower wiring 303 'to form the lower wiring 303' made of polysilicon. Next, a metal film such as cobalt is deposited on the lower wiring 303 'formed in the wiring groove and on the insulating film 301 by a sputtering method to form a cobalt layer 304 (Cobalt).
다음에, 도 3d를 참조하면, 상기 금속층(304)을 실리시데이션 반응시켜 도시한 바와 같이, 상부 배선층(305)를 형성한다. 증착된 상기 코발트층(304)은 폴리실리콘으로 구성된 하부 배선(303)과 반응하여 CoSi2를 형성한다. 다음에, 황산용액을 이용하여 세정하면, 잔류하는 코발트층(304)은 제거되고, 도시한 바와 같이 하부에 폴리실리콘으로 구성된 하부 배선(303)과 CoSi2로 구성된 상부 배선(305)을 형성하게 되어 반도체 장치의 배선을 완성하게 된다.Next, referring to FIG. 3D, the metal layer 304 is subjected to a silicidation reaction to form an upper wiring layer 305, as shown in FIG. The deposited cobalt layer 304 reacts with the lower wiring 303 made of polysilicon to form CoSi 2 . Subsequently, when cleaning is performed using a sulfuric acid solution, the remaining cobalt layer 304 is removed, and as shown in the figure, a lower wiring 303 made of polysilicon and an upper wiring 305 made of CoSi 2 are formed Thereby completing the wiring of the semiconductor device.
본 발명을 상기 실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위내에서 그 변형이나 개량이 가능하다.Although the present invention has been described in detail by way of the above embodiments, the present invention is not limited thereto, but can be modified or improved within the ordinary knowledge of those skilled in the art.
이상 설명한 바와 같이, 본 발명에 의하면 상감기법과 CMP기술을 사용하여 배선을 형성할 때, 배선용 막질로서 그 재질이 우수한 코발트막질을 상감기법과 CMP를 통해 배선할 수 있는 방법을 실현할 수 있게 된다.As described above, according to the present invention, when wiring is formed by using the inlaid technique and the CMP technique, it is possible to realize a method of wiring the cobalt film having excellent quality as the wiring film quality through the inlaid technique and CMP.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960038457A KR100219552B1 (en) | 1996-09-05 | 1996-09-05 | Wiring forming method in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960038457A KR100219552B1 (en) | 1996-09-05 | 1996-09-05 | Wiring forming method in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980020106A KR19980020106A (en) | 1998-06-25 |
| KR100219552B1 true KR100219552B1 (en) | 1999-09-01 |
Family
ID=19472860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960038457A Expired - Fee Related KR100219552B1 (en) | 1996-09-05 | 1996-09-05 | Wiring forming method in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100219552B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185823A (en) * | 1989-12-15 | 1991-08-13 | Sony Corp | Manufacture of semiconductor device |
| JPH0415939A (en) * | 1990-05-09 | 1992-01-21 | Toshiba Corp | Manufacture of semiconductor device |
-
1996
- 1996-09-05 KR KR1019960038457A patent/KR100219552B1/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185823A (en) * | 1989-12-15 | 1991-08-13 | Sony Corp | Manufacture of semiconductor device |
| JPH0415939A (en) * | 1990-05-09 | 1992-01-21 | Toshiba Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980020106A (en) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420257B2 (en) | Process for forming trenches and contacts during the formation of a semiconductor memory device | |
| KR100272499B1 (en) | Method for forming self aligned vias in multi level metal integrated circuit | |
| KR100393967B1 (en) | method for forming metal line of semiconductor device | |
| KR100219552B1 (en) | Wiring forming method in semiconductor device | |
| US6066556A (en) | Methods of fabricating conductive lines in integrated circuits using insulating sidewall spacers and conductive lines so fabricated | |
| KR100914450B1 (en) | Metal wiring formation method of semiconductor device | |
| JPH11186274A (en) | Dual damascene technology | |
| KR100598308B1 (en) | Method for forming damascene pattern of semiconductor device | |
| KR100349696B1 (en) | Method of forming damascene structure for metal interconnection of semiconductor device using chemical swelling process | |
| KR100278274B1 (en) | A method for forming stack contact in semiconductor device | |
| KR100379530B1 (en) | method for forming dual damascene of semiconductor device | |
| US7314831B2 (en) | Copper line of semiconductor device and method for forming the same | |
| KR100252914B1 (en) | Structure of semiconductor device and method for fabricating the same | |
| KR101173478B1 (en) | Method for fabricating semiconductor device | |
| KR100470390B1 (en) | Method for minimizing space of local interconnection using damascene in fabricating SRAM device | |
| KR100197567B1 (en) | How to make contact | |
| KR100418920B1 (en) | Method for forming interconnection of semiconductor device | |
| KR100439477B1 (en) | Fabricating method of Tungsten plug in semiconductor device | |
| KR100307488B1 (en) | Method for forming contact hole of semiconductor | |
| KR100792392B1 (en) | Method for forming metal interconnecting line using low permittivity layer | |
| US20050026409A1 (en) | Method for forming DRAM cell bit line and bit line contact structure | |
| KR19990074930A (en) | Metal wiring formation method of semiconductor device | |
| KR100443522B1 (en) | Method for manufacturing semiconductor device using multilayer oxide patterns | |
| KR20020016098A (en) | Method for forming a metal line of semiconductor device using a damascene process | |
| KR20050071031A (en) | Method for fabricating the metal interconnection in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20070514 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20080617 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20080617 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |