KR100236830B1 - 고주파 송/수신부용 전력증폭기 및 그 설계 방법 - Google Patents

Abstract

본 발명은 전력 증폭기의 출력단에 외부에서 전송선으로 설계된 공진기를 사용하여, 전력 증폭기의 출력전력을 크게하면서 출력 전력의 고조파 왜곡특성을 최대한 억제할 수 있도록 한 휴대전화 단말기의 고주파(RF) 송/수신부용 전력증폭기의 고밀도 초고주파 집적회로 1칩화 설계에 관한 기술로서, 전력 증폭기의 고출력을 위해 2′nd-tone 3′rd-order의 간섭 포인트가 35dBm이 되도록 하며, 외부 공진기를 FET의 증폭조정신호로 사용하여 안정적인 고출력을 얻도록 한다.

Description

고주파 송/수신부용 전력증폭기 및 그 설계 방법

본 발명은 고주파(RF) 송/수신부용 전력증폭기 및 그 설계 방법에 관한 것으로, 전력 증폭기의 출력단에 외부에서 전송선으로 설계된 공진기를 사용하여, 전력 증폭기의 출력전력을 크게하면서 출력 전력의 고조파 왜곡특성을 최대한 억제할 수 있도록 한 고주파(RF) 송/수신부용 전력증폭기의 고밀도 초고주파 집적회로(Monolithic Microwave Integrated Circuit : 이하 MMIC라 칭한다) 1칩화 설계에 관한 것이다.

휴대통신에 대한 수요가 급증하고 있는 현재에 있어서 송/수신되는 무선 신호의 전력은 단말기의 전원 공급기(Battery)를 이용하여 효율적으로 사용해야 함이 중요한 문제점으로 대두되고 있는 실정이다.

무선 단말기들은 대부분 상대방의 전달내용을 수신하기 위한 수신부와 자신의 정보를 전달하기 위한 송신부로 구성되고 있다.

즉, 고주파 신호를 기저대역 신호로, 혹은 그 반대로 기저대역 신호를 고주파 신호로 변환해 주는 기능을 갖는다.

이 중 송신부에는 상대방에게 수신감도 이상의 출력을 전달하기 위한 전력 증폭기가 반드시 필요하게 되며, 이것의 부품적인 측면에서의 비중은 비단 단말기내에서의 신호구성블럭 역할 뿐만아니라 가격적인 면이나, 사용할 때등을 고려해 볼 경우 상당한 비중을 차지하고 있다.

본 발명은 상기에 기술한 바와 같은 종래 문제점을 해결하기 위해, 전력 증폭기의 입력신호에 존재하고 있는 2차 고조파 성분이 출력단에 매우 큰 영향을 끼치므로 2′nd-tone 3′rd-order(제3고조파) 간섭지점(Intercept Point : IP)이 35dBm이 될 수 있도록, MMIC화 설계된 전력 증폭기의 외부에서 전송선을 이용한 공진기를 사용하여 출력의 왜곡특성이 최대한 억제되는 전력 증폭기를 구성하는 것을 목적으로 한다.

제1도는 본 발명의 전력 증폭기를 구현하는 레이-아웃 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : RF 입력 포트 2, 5, 7 : 그라운딩용 패드

3. 전계 효과 트랜지스터(FET) 4 : 외부 공진기 입력 포트

6 : RF 출력 포트 8 : 입력단 정합부

9 : 출력단 정합부

상기와 같은 목적을 달성하기 위해 본 발명에서는 전력 증폭기의 입력단에 구현된 RF 입력 포트와;

상기 RF 입력 포트의 양측에 구현된 그라운딩용 패드와;

상기 RF입력 포트의 일측에 연결되며, 타측으로는 마이크로웨이브 라인을 통해 외부 공진기의 출력을 입력받아 증폭조정신호로 사용하는 전계효과 트랜지스터(FET)와;

상기 외부 공진기를 연결하는 외부 공진기 입력 포트와;

상기 RF입력 포트와 상기 FET 사이에 연결되며, 입력단을 구성하는 소자로, 각각 직류 차단 및 직류 피더 기능을 하면서 상기 FET의 입력단과 정합회로를 형성하는 입력단 정합부와;

상기 정합부의 일측에 구현된 그라운딩용 패드와;

전력 증폭기의 출력단에 구현된 RF 출력 포트와;

상기 RF 출력 포트의 양측에 구현된 그라운딩용 패드; 및

상기 RF 출력 포트와, FET 사이에 연결되어 출력단의 정합을 담당하는 출력단 정합부를 포함하여 구성하는 것을 특징으로 한다.

또한, 전력 증폭기를 설계하는 방법에 있어서,

전력 증폭기의 고 출력을 위해 전계효과 트랜지스터(FET)의 구성을 F급 증폭기로 구성하고;

상기 FET의 일측에 전송선을 이용한 공진기의 출력을 외부에서 입력하여 전력 증폭기 출력의 왜곡 특성을 억제시키며;

전력 증폭기의 각 입/출력단에 정합부를 형성하여;

전력 증폭기의 고 안정 고 출력화를 이루며, 이를 단일칩화 하는 것을 특징으로 한다.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

본 발명에서는 본 전력증폭기가 미래 공중용 육상 이동통신 시스템(Future Public Land Mobile Telecommunications System : 이하 FPLMTS 라 칭한다)용 단말기에 적용되어야 하므로, 그 출력신호의 왜곡을 줄이기 위하여 입/출력단의 회로구성을 F급(전력증폭 효율을 향상시킨 B급) 증폭기의 동작특성에 따른 최적화된 효율의 출력특성을 구현한 설계이론을 적용하였다.

한편, 이러한 전력증폭기가 휴대통신용 단말기 내에 사용되기 위해서는 기본적인 고주파 입력신호의 출력신호 증폭율 및 최대출력 이외에 설계시 여러 가지 고려되어야할 파라미터들이 있는 바, 본 발명에서는 약 300mW의 고전력을 출력하기 위해 전력 증폭기의 입력단과 출력단에 각각 사용되는 캐패시턴스 성분과 인덕턴스 성분의 각 소자들을 전계효과 트랜지스터(FET)와 특정값으로 정합시킨다.

상기와 같은 내용을 도면을 통해 설명하면 제1도는 본 발명의 전력 증폭기를 구현하는 레이-아웃 도면으로, 전력 증폭기의 입력단에 구현된 RF 입력 포트(1)와;

상기 RF 입력 포트(1)의 양측에 구현된 그라운딩용 패드(2)와;

상기 RF입력 포트(1)의 일측에 연결되며, 타측으로는 전송선을 통해 외부 공진기의 출력을 입력받아 증폭조정신호로 사용하는 전계효과 트랜지스터(FET)(3)와;

상기 외부 공진기(도면에는 도시하지 않음)를 연결하는 외부 공진기 입력 포트(4)와;

상기 RF입력 포트(1)와 상기 FET(3) 사이에 연결되며, 입력단을 구성하는 소자로, 각각 직류 차를 및 직류 피더(feeder) 기능을 하면서 상기 FET의 입력단과 정합회로를 형성하는 캐패시터(C1) 및 인덕터(L1)로 이루어진 입력단 정합부(8)와;

상기 인덕터(L1)의 일측에 구현된 그라운딩용 패드(5)와;

전력 증폭기의 출력단에 구현된 RF 출력 포트(6)와;

상기 RF 출력 포트(6)의 양측에 구현된 그라운딩용 패드(7); 및

상기 RF 출력 포트(6)와, FET(3) 사이에 연결되어 출력단의 정합을 담당하는 출력단 정합부(9)를 포함하여 구성된다.

이때 상기 FET는 FPLMTS용 단말기 출력을 만족시키기 위해 F급 증폭기로 이루어져 큰 출력과 고 효율을 얻도록 설계한 것이다.

그리고 상기 출력단 정합부(9)는 상기 FET(3)의 일측에 연결되는 인덕터(L2)와;

RF 출력 포트(6)의 일측에 연결된 캐패시터(C3); 및

상기 인덕터(L2)와 캐패시터(C3) 사이에 연결된 캐패시터(C2)로 이루어지며, 이들은 마이크로웨이브 라인을 통해 ‘T’자형으로 상호 연결되며, 전력 증폭기의 입력단과 정합회로를 형성하여 FET의 게이트를 50오옴(Ohms)에 정합시키는 역할을 한다.

또한, 상기 외부 공진기의 출력을 입력받는 FET 부분은 MMIC 단일칩에 포함되어 있으며, ‘GMMT사의 라이브러리 소자(gate width = 900μm)’를 사용하여 구현함과 동시에 FET의 입/출력단 정합을 함께 고려하여 설계한다.

이상에서 상세히 설명한 바와 같이 본 발명은 전력 증폭기의 고출력을 위해 2′nd-tone 3′rd-order의 간섭 포인트가 35dBm이 되도록 하며, 외부 공진기를 FET의 증폭조정신호로 사용하여 안정적인 고출력을 얻도록 한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

1. 전력 증폭기의 입력단에 구현된 RF 입력 포트와; 상기 RF 입력 포트의 양측에 구현된 그라운딩용 패드와; 상기 RF입력 포트의 일측에 연결되며, 타측으로는 마이크로웨이브 라인을 통해 외부 공진기의 출력을 입력받아 증폭조정신호로 사용하는 전계효과 트랜지스터(FET)와; 상기 외부 공진기를 연결하는 외부 공진기 입력 포트와; 상기 RF입력 포트와 상기 FET 사이에 연결되며, 입력단을 구성하는 소자로, 각각 직류 차단 및 직류 피더 기능을 하면서 상기 FET의 입력단과 정합회로를 형성하는 입력단 정합부와; 상기 정합부의 일측에 구현된 그라운딩용 패드와; 전력 증폭기의 출력단에 구현된 RF 출력 포트와; 상기 RF 출력 포트의 양측에 구현된 그라운딩용 패드; 및 상기 RF 출력 포트와, FET 사이에 연결되어 출력단의 정합을 담당하는 출력단 정합부를 포함하여 구성하는 것을 특징으로 하는 고주파(RF) 송/수신부용 전력증폭기.
2. 청구항 1에 있어서, 상기 입력단 정합부는 상기 RF 입력 포트에 일측이 연결되는 캐패시터와; 상기 캐패시터와 상기 FET 사이에 연결되는 인덕터를 포함하여 구성되는 것을 특징으로 하는 고주파(RF) 송/수신부용 전력증폭기.
3. 청구항 1에 있어서, 상기 출력단 정합부는 상기 FET의 일측에 연결되는 인덕터와; RF 출력 포트의 일측에 연결된 캐패시터; 및 상기 인덕터와 캐괘시터 사이에 연결된 캐패시터로 이루어져, 마이크로웨이브 라인을 통해 ‘T’자형으로 상호 연결된 구조인 것을 특징으로 하는 고주파(RF) 송/수신부용 전력증폭기.
4. 청구항 3에 있어서, 상기 입력단 및 출력단 정합부는 상기 FET의 게이트단을 50오옴(Ohms)에 정합시키는 것을 특징으로 하는 고주파(RF) 송/수신부용 전력증폭기.
5. 전력 증폭기의 고 출력을 위해 전계효과 트랜지스터(FET)의 구성을 F급 증폭기로 구성하고; 상기 FET의 일측에 전송선을 이용한 공진기의 출력을 외부에서 입력하여 전력 증폭기 출력의 왜곡 특성을 억제시키며; 전력 증폭기의 각 입/출력단에 정합부를 형성하여; 전력 증폭기의 고 안정 고 출력화를 이루며, 이를 단일칩화 하는 것을 특징으로 하는 고주파(RF) 송/수신부용 전력증폭기 설계 방법.
6. 청구항 5에 있어서, 상기 왜곡 특성을 억제시키기 위해, 전력 증폭기 입력 신호에 존재하는 ‘2′nd-tone 3′rd order 간섭 지점(IP)’을 35dBm이 되도록 하는 것을 특징으로 하는 고주파(RF) 송/수신부용 전력증폭기 설계 방법.

Images