KR100242526B1 - 반도체장치의 소자격리방법 - Google Patents

반도체장치의 소자격리방법 Download PDF

Info

Publication number
KR100242526B1
KR100242526B1 KR1019970066612A KR19970066612A KR100242526B1 KR 100242526 B1 KR100242526 B1 KR 100242526B1 KR 1019970066612 A KR1019970066612 A KR 1019970066612A KR 19970066612 A KR19970066612 A KR 19970066612A KR 100242526 B1 KR100242526 B1 KR 100242526B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
mask layer
device isolation
forming
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970066612A
Other languages
English (en)
Other versions
KR19990048011A (ko
Inventor
박순덕
이현우
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970066612A priority Critical patent/KR100242526B1/ko
Publication of KR19990048011A publication Critical patent/KR19990048011A/ko
Application granted granted Critical
Publication of KR100242526B1 publication Critical patent/KR100242526B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H10W10/0147—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape the shapes being altered by a local oxidation of silicon process, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은 반도체장치의 소자격리방법에 관한 것으로서 활성영역과 소자격리영역을 갖는 반도체기판 상에 마스크층을 형성하고 상기 반도체기판의 상기 소자격리영역의 가운데 부분을 제외한 활성영역과 인접하는 부분만 노출하는 공정과, 상기 반도체기판의 노출된 부분에 산화를 촉진하는 물질을 이온 주입하여 도핑층을 형성하는 공정과, 상기 반도체기판의 노출된 부분에 상기 산화를 촉진하는 물질에 의해 산화 속도가 빠르며 상기 마스크층의 하부로도 성장되어 버즈빅을 갖는 제 1 필드산화막을 형성하는 공정과, 상기 활성영역을 제외한 소자격리영역 상에 형성된 상기 마스크층을 제거하여 상기 반도체기판의 상기 소자격리영역을 노출시키고 상기 반도체기판 및 제 1 필드산화막의 노출된 부분을 이방성 식각하여 트렌치를 형성하는 공정과, 상기 트렌치 내에 제 2 필드산화막을 형성하고 상기 마스크층을 제거하는 공정을 구비한다. 따라서, 트렌치의 상부 모서리를 둥글게 형성하므로 소자 동작시 전계가 집중되는 것을 방지할 수 있다.

Description

반도체장치의 소자격리방법
본 발명은 반도체장치의 소자격리방법에 관한 것으로서, 특히, 트렌치(trench)를 이용한 반도체장치의 소자격리방법에 관한 것이다.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자격리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자격리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.
일반적으로 반도체장치는 LOCOS(Local Oxidation of Silicon) 방법으로 소자를 격리하였다. LOCOS 방법은 활성영역을 한정하는 산화마스크인 질화막과 반도체기판의 열적 특성이 다르기 때문에 발생하는 스트레스를 해소하기 위하여 질화막과 반도체기판 사이에 박막의 제 1 버퍼산화막(buffer oxide)을 형성하고 산화시켜 소자격리영역으로 이용되는 필드산화막를 형성한다. 상기에서 필드산화막은 반도체기판의 수직 방향으로 성장할 뿐만 아니라 산화체(Oxidant : 02)가 제 1 버퍼산화막을 따라 수평 방향으로도 확산되므로 질화막의 패턴 엣지(edage)밑으로 성장되게 되는 특징을 갖는다.
이와같이 필드산화막이 활성 영역을 잠식하는 현상을 그 형상이 새의 부리 모양과 유사하여 버즈 비크(Bird's Beak)이라 한다. 이러한 버드 비크의 길이는 필드산화막 두께의 1/2이나 된다. 그러므로, 활성 영역의 크기가 감소되는 것을 줄이기 위하여는 버즈 비크의 길이를 최소화 하여야 한다.
버즈 비크의 길이를 줄이기 위한 방법으로 필드산화막의 두께를 감소시키는 방식이 도입되었으나 16M DRAM급 이상에서 필드산화막의 두께를 감소시키면 배선과 반도체기판 사이의 정전 용량이 증가되어 신호전달 속도가 저하되는 문제가 발생된다. 또한, 소자의 게이트로 사용되는 배선에 의해 소자 사이의 격리영역에 형성되는 기생 트랜지스터의 문턱전압(Vt)이 저하되어 소자 사이의 격리특성이 저하되는 문제점이 있다.
따라서, 버즈 비크의 길이를 감소시키면서 소자격리를 하는 방법이 개발되었다. 버즈 비크의 길이를 감소시키면서 소자격리를 하는 방법으로는 스트레스 완충용 제 1 버퍼산화막의 두께를 낮추고 반도체기판과 질화막 사이에 다결정실리콘층을 개입시킨 PBLOCOS(Poly Si Buffered LOCOS), 제 1 버퍼산화막의 측벽을 질화막으로 보호하는 SILO(Sealed Interface LOCOS), 그리고, 반도체기판 내에 필드산화막을 형성시키는 리세스(Recessed) LOCOS 기술들이 있다.
그러나, 상기 기술들은 격리 영역 표면의 평탄도와 정밀한 디자인 룰(Design Rule) 등의 이유로 256M DRAM급 이상의 집적도를 갖는 차세대 소자의 소자격리기술로 적합하지 않게 되었다.
따라서, 기존의 여러 소자격리기술들의 문제점을 극복할 수 있는 BOX (buried oxide)형 트렌치 소자격리(trench isolation) 기술이 개발되었다. BOX형 소자격리기술 반도체기판에 트렌치를 형성하고 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘 또는 불순물이 도핑되지 않은 다결정실리콘을 매립한 구조를 갖는다. 그러므로, 버즈 비크가 발생되지 않아 활성영역의 손실이 전혀 없으며, 또한, 산화막을 메립하고 에치 백(etch back)하여 평탄한 표면을 얻을 수 있다.
도 1a 내지 도 1c는 종래 기술에 따른 소자격리방법을 도시하는 공정도이다.
도 1a를 참조하면, 반도체기판(11) 상에 열산화 방법으로 제 1 버퍼산화막(13)을 형성하고, 이 제 1 버퍼산화막(13) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 질화실리콘을 증착하여 마스크층(15)을 형성한다. 그리고, 포토리쏘그래피(photolithography) 방법으로 반도체기판(11)의 소자격리영역이 노출되도록 마스크층(15) 및 제 1 버퍼산화막(13)을 선택적으로 제거하여 소자격리영역(I1)과 활성영역(A1)을 한정한다.
도 1b를 참조하면, 반도체기판(11)의 노출된 소자격리영역(I1)을 건식 식각 방법으로 소정 깊이로 식각하여 트렌치(17)를 형성한다. 그리고, 트렌치(17) 내부 표면에 열산화방법에 의해 제 2 버퍼산화막(18)을 형성한다. 제 2 버퍼산화막(18)은 트렌치(17) 형성시 식각에 의한 표면의 손상을 제거한다. 또한, 제 2 버퍼산화막(18)은 뾰족한 트렌치(17)의 상부 모서리를 둥글게 한다.
도 1c를 참조하면, 마스크층(15) 상에 CVD 방법으로 산화실리콘을 트렌치(17)가 채워지도록 증착한다. 그리고, 마스크층(15)이 노출되도록 산화실리콘을 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함) 방법이나 화학-기계적연마(Chemical Mechanical Polishing : 이하, CMP라 칭함) 방법으로 에치 백한다. 이 때, 트렌치(17) 내에 잔류하는 산화실리콘은 필드산화막(19)이 된다. 그리고, 마스크층(15) 및 제 1 버퍼산화막(13)을 순차적으로 제거하여 반도체기판(11)의 활성영역(A1)을 노출시킨다.
그러나, 상술한 종래의 반도체장치의 소자격리방법은 제 2 버퍼산화막에 의해 뾰족한 트렌치의 상부 모서리를 둥글게하는 데 한계가 있으므로 소자 동작시 전계가 집중되는 문제점이 있었다.
따라서, 본 발명의 목적은 트렌치의 상부 모서리를 둥글게하여 소자 동작시 전계가 집중되는 것을 방지할 수 있는 반도체장치의 소자격리방법을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명에 일 실시예에 따른 반도체장치의 소자격리방법은 활성영역과 소자격리영역을 갖는 반도체기판 상에 마스크층을 형성하고 상기 반도체기판의 상기 소자격리영역의 가운데 부분을 제외한 활성영역과 인접하는 부분만 노출하는 공정과, 상기 반도체기판의 노출된 부분에 산화를 촉진하는 물질을 이온 주입하여 도핑층을 형성하는 공정과, 상기 반도체기판의 노출된 부분에 상기 산화를 촉진하는 물질에 의해 산화 속도가 빠르며 상기 마스크층의 하부로도 성장되어 버즈빅을 갖는 제 1 필드산화막을 형성하는 공정과, 상기 활성영역을 제외한 소자격리영역 상에 형성된 상기 마스크층을 제거하여 상기 반도체기판의 상기 소자격리영역을 노출시키고 상기 반도체기판 및 제 1 필드산화막의 노출된 부분을 이방성 식각하여 트렌치를 형성하는 공정과, 상기 트렌치 내에 제 2 필드산화막을 형성하고 상기 마스크층을 제거하는 공정을 구비한다.
상기 목적을 달성하기 위해 본 발명에 다른 실시예에 따른 반도체장치의 소자격리방법은 활성영역과 소자격리영역을 갖는 반도체기판 상에 소자격리영역을 노출시키는 제 1 마스크층을 형성하고 상기 제 1 마스크층의 패터닝된 측면에 측벽을 형성하는 공정과, 상기 반도체기판의 상기 소자격리영역의 노출된 부분 상에 제 2 마스크층을 형성하고 상기 측벽을 제거하여 반도체기판을 노출시키는 공정과, 상기 반도체기판의 노출된 부분에 산화를 촉진하는 물질을 이온 주입하여 도핑층을 형성하는 공정과, 상기 제 2 마스크층을 제거하고 상기 산화를 촉진하는 물질에 의해 산화 속도가 빠르며 상기 마스크층의 하부로도 성장되어 버즈빅을 갖는 제 1 필드산화막을 형성하는 공정과, 상기 반도체기판 및 제 1 필드산화막의 노출된 부분을 이방성 식각하여 트렌치를 형성하는 공정과, 상기 트렌치 내에 제 2 필드산화막을 형성하고 상기 마스크층을 제거하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 소자격리방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체장치의 소자격리방법을 도시하는 공정도
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 반도체장치의 소자격리방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 일 실시예에 따른 반도체장치의 소자격리방법을 도시하는 공정도이다.
도 2a를 참조하면, 활성영역(A2)과 소자격리영역(I2)을 갖는 반도체기판(21) 상에 열산화 방법에 의해 제 1 버퍼산화막(23)을 형성하고, 이 제 1 버퍼산화막(23) 상에 CVD 방법에 의해 질화실리콘을 증착하여 마스크층(25)을 형성한다. 마스크층(25) 상에 포토레지스트(도시되지 않음)를 도포하고 노광 및 현상한 후 이 포토레지스트를 마스크로 사용하여 마스크층(25) 및 제 1 버퍼산화막(23)을 반도체기판(21)의 소자격리영역(I2)의 소정 부분이 노출되도록 패터닝한다. 이 때, 반도체기판(21)은 소자격리영역(I2)의 가운데 부분을 제외한 소자의 활성영역(A2)과 인접하는 부분만 노출되도록 한다.
반도체기판(21)의 노출된 부분에 산화를 촉진하는 물질, 예를 들면, 불소(F)를 1013∼1014/㎠ 정도의 도우즈로 이온 주입하여 도핑층(27)을 형성한다. 그리고, 포토레지스트를 제거한다.
도 2b를 참조하면, 반도체기판(21)의 노출된 부분에 제 1 필드산화막(29)을 형성한다. 상기에서 제 1 필드산화막(29)은 도핑층(27)을 이루는 산화를 촉진하는 불소(F)에 의해 산화 속도가 9∼10배 정도 빠르게 되며 마스크층(25)의 하부로도 성장되어 버즈빅이 형성된다.
도 2c를 참조하면, 활성영역(A2)을 제외한 소자격리영역(I2) 내의 마스크층(25)을 제거하여 소자격리영역(I2)을 노출시킨다.
마스크층(25)을 마스크로 사용하여 반도체기판(21) 및 제 1 필드산화막(29)의 노출된 부분을 RIE 등으로 이방성 식각하여 트렌치(31)를 형성한다. 이 때, 제 1 필드산화막(29)은 마스크층(25) 하부의 버즈 빅 부분이 잔류하게 되어 반도체기판(21)은 트렌치(31) 상부 모서리에서 둥글게 된다.
그리고, 트렌치(31) 내부 표면에 열산화방법에 의해 제 2 버퍼산화막(33)을 형성한다. 제 2 버퍼산화막(33)은 트렌치(31) 형성시 식각에 의한 표면의 손상을 제거한다. 또한, 제 2 버퍼산화막(33)은 트렌치(31) 상부의 둥근 모서리를 더 둥글게 한다.
도 2d를 참조하면, 마스크층(25) 상에 CVD 방법으로 산화실리콘을 트렌치(31)가 채워지도록 증착한다. 그리고, 마스크층(25)이 노출되도록 산화실리콘을 RIE 방법 또는 CMP 방법으로 에치 백한다. 이 때, 트렌치(31) 내에 잔류하는 산화실리콘은 제 2 필드산화막(35)이 된다. 그러므로, 제 1 필드산화막(29)과 제 2 필드산화막(35)은 소자격리영역을 이룬다. 그리고, 마스크층(25) 및 제 1 버퍼산화막(23)을 순차적으로 제거하여 반도체기판(21)의 활성영역(A2)을 노출시킨다.
도 3a 내지 도 3c는 본 발명에 다른 실시예에 따른 반도체장치의 소자격리방법을 도시하는 공정도이다. 도 3a 내지 도 3c에서 도 2a 내지 도 2d와 동일한 부분은 동일한 참조번호로 표시한다.
도 3a를 참조하면, 활성영역(A2)과 소자격리영역(I2)을 갖는 반도체기판(21) 상에 열산화 방법에 의해 제 1 버퍼산화막(23)을 형성하고, 이 제 1 버퍼산화막(23) 상에 CVD 방법에 의해 질화실리콘을 증착하여 마스크층(25)을 형성한다.
마스크층(25) 및 제 1 버퍼산화막(23)을 포토리쏘그래피 방법으로 패터닝하여 소자격리영역(I2)을 노출시킨다. 그리고,
제 1 버퍼산화막(23) 및 마스크층(25)의 패터닝된 측면에 측벽(37)을 형성한다. 상기에서 측벽(37)은 반도체기판(21)의 소자격리영역(I2)과 마스크층(25) 상에 산화실리콘을 CVD 방법으로 증착한 후 RIE 방법 등으로 에치백하므로써 형성된다.
도 3b를 참조하면, 상술한 구조의 전 표면에 포토레지스트를 도포하고 노광 및 현상하여 반도체기판(21)의 소자격리영역(I2)의 노출된 부분 상에 포토레지스트 패턴(39)을 형성한다.
측벽(37)을 불산 등의 식각 용액으로 선택적으로 제거하여 반도체기판(31)을 노출시킨다. 마스크층(25) 및 포토레지스트 패턴(39)을 마스크로 사용하여 반도체기판(21)의 노출된 부분에 산화를 촉진하는 물질, 예를 들면, 불소(F)를 1013∼1014/㎠ 정도의 도우즈로 이온 주입하여 도핑층(27)을 형성한다.
도 3c를 참조하면, 포토레지스트 패턴(39)을 제거한다.
그리고, 반도체기판(21)의 노출된 부분에 제 1 필드산화막(29)을 형성한다. 상기에서 제 1 필드산화막(29)은 도핑층(27)을 이루는 산화를 촉진하는 불소(F)에 의해 산화 속도가 9∼10배 정도 빠르게 되며 마스크층(25)의 하부로도 성장되어 버즈빅이 형성된다.
이 후에는 도 2c 및 도 2d에 도시된 공정을 진행한다.
상술한 바와 같이 본 발명에 따른 소자격리방법은 반도체기판의 소자격리영역의 가운데 부분을 제외한 활성영역과 인접하는 부분에 산화를 촉진하는 불소(F)를 이온 주입하고 산화하여 마스크층의 하부로도 성장되어 버즈빅을 갖는 제 1 필드산화막을 형성한 후 식각하여 마스크층 하부에 제 1 필드산화막은 버즈 빅 부분이 잔류하게 되어 상부 모서리에서 둥근 트렌치를 형성한다. 그리고, 트렌치 내부 표면에 제 2 버퍼산화막을 형성하여 식각에 의한 표면의 손상을 제거하고 트렌치 상부의 둥근 모서리를 더 둥글게 한다.
따라서, 본 발명은 트렌치의 상부 모서리를 둥글게 형성하므로 소자 동작시 전계가 집중되는 것을 방지할 수 있는 잇점이 있다.

Claims (9)

  1. 활성영역과 소자격리영역을 갖는 반도체기판 상에 마스크층을 형성하고 상기 반도체기판의 상기 소자격리영역의 가운데 부분을 제외한 활성영역과 인접하는 부분만 노출하는 공정과,
    상기 반도체기판의 노출된 부분에 산화를 촉진하는 물질을 이온 주입하여 도핑층을 형성하는 공정과,
    상기 반도체기판의 노출된 부분에 상기 산화를 촉진하는 물질에 의해 산화 속도가 빠르며 상기 마스크층의 하부로도 성장되어 버즈빅을 갖는 제 1 필드산화막을 형성하는 공정과,
    상기 활성영역을 제외한 소자격리영역 상에 형성된 상기 마스크층을 제거하여 상기 반도체기판의 상기 소자격리영역을 노출시키고 상기 반도체기판 및 제 1 필드산화막의 노출된 부분을 이방성 식각하여 트렌치를 형성하는 공정과,
    상기 트렌치 내에 제 2 필드산화막을 형성하고 상기 마스크층을 제거하는 공정을 구비하는 반도체장치의 소자격리방법.
  2. 청구항 1에 있어서 상기 도핑층을 불소(F)를 이온 주입하여 형성하는 반도체장치의 소자격리방법.
  3. 청구항 2에 있어서 상기 도핑층을 상기 불소를 1013∼1014/㎠의 도우즈로 이온 주입하여 형성하는 반도체장치의 소자격리방법.
  4. 청구항 1에 있어서 상기 트렌치를 상기 제 1 필드산화막의 상기 마스크층 하부에 버즈 빅 부분이 잔류하도록 형성하는 반도체장치의 소자격리방법.
  5. 청구항 1에 있어서 상기 트렌치 내부에 버퍼산화막을 형성하는 공정을 더 구비하는 반도체장치의 소자격리방법.
  6. 활성영역과 소자격리영역을 갖는 반도체기판 상에 소자격리영역을 노출시키는 제 1 마스크층을 형성하고 상기 제 1 마스크층의 패터닝된 측면에 측벽을 형성하는 공정과,
    상기 반도체기판의 상기 소자격리영역의 노출된 부분 상에 제 2 마스크층을 형성하고 상기 측벽을 제거하여 반도체기판을 노출시키는 공정과,
    상기 반도체기판의 노출된 부분에 산화를 촉진하는 물질을 이온 주입하여 도핑층을 형성하는 공정과,
    상기 제 2 마스크층을 제거하고 상기 산화를 촉진하는 물질에 의해 산화 속도가 빠르며 상기 마스크층의 하부로도 성장되어 버즈빅을 갖는 제 1 필드산화막을 형성하는 공정과,
    상기 반도체기판 및 제 1 필드산화막의 노출된 부분을 이방성 식각하여 트렌치를 형성하는 공정과,
    상기 트렌치 내에 제 2 필드산화막을 형성하고 상기 마스크층을 제거하는 공정을 구비하는 반도체장치의 소자격리방법.
  7. 청구항 6에 있어서 상기 측벽을 산화실리콘으로 형성하는 반도체장치의 소자격리방법.
  8. 청구항 6에 있어서 상기 제 2 마스크층을 포토레지스트로 형성하는 반도체장치의 소자격리방법.
  9. 청구항 6에 있어서 상기 도핑층을 불소(F)를 1013∼1014/㎠의 도우즈로 이온 주입하여 형성하는 반도체장치의 소자격리방법.
KR1019970066612A 1997-12-08 1997-12-08 반도체장치의 소자격리방법 Expired - Fee Related KR100242526B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970066612A KR100242526B1 (ko) 1997-12-08 1997-12-08 반도체장치의 소자격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066612A KR100242526B1 (ko) 1997-12-08 1997-12-08 반도체장치의 소자격리방법

Publications (2)

Publication Number Publication Date
KR19990048011A KR19990048011A (ko) 1999-07-05
KR100242526B1 true KR100242526B1 (ko) 2000-03-02

Family

ID=19526662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066612A Expired - Fee Related KR100242526B1 (ko) 1997-12-08 1997-12-08 반도체장치의 소자격리방법

Country Status (1)

Country Link
KR (1) KR100242526B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967666B1 (ko) * 2002-12-03 2010-07-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
KR100613347B1 (ko) * 2004-12-22 2006-08-21 동부일렉트로닉스 주식회사 코너 라운딩을 수반하는 얕은 트렌치 소자 분리 형성 방법
KR100842483B1 (ko) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체장치의 제조방법

Also Published As

Publication number Publication date
KR19990048011A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
EP1213757B1 (en) Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same
KR20000060649A (ko) 반도체장치 및 그의 제조방법
JP2724288B2 (ja) 半導体素子間の隔離方法
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
KR100242526B1 (ko) 반도체장치의 소자격리방법
KR100226501B1 (ko) 반도체장치의 소자격리방법
KR100242385B1 (ko) 반도체장치의 소자격리방법
KR20000044885A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100246197B1 (ko) 반도체장치의 소자격리방법
KR100226500B1 (ko) 반도체장치의 소자격리방법
KR100249023B1 (ko) 반도체장치의 소자격리방법
KR100249026B1 (ko) 반도체장치의 소자 격리 방법
KR100246198B1 (ko) 반도체장치의 소자격리방법
KR19990070373A (ko) 반도체장치의 소자격리방법
KR19990048259A (ko) 반도체장치의 소자격리방법
KR19990041569A (ko) 반도체장치의 소자격리방법
KR100474588B1 (ko) 반도체장치의소자격리방법
KR19990010247A (ko) 반도체장치의 소자격리방법
KR19990039742A (ko) 반도체장치의 소자격리방법
KR100269603B1 (ko) 반도체장치의 필드산화막 형성방법
KR19990081483A (ko) 반도체장치의 소자 격리 방법
KR20000015298A (ko) 반도체장치의 소자격리방법
KR100242523B1 (ko) 반도체장치의 소자격리방법
KR20000019068A (ko) 반도체장치의 소자격리방법
KR20010068403A (ko) 반도체장치의 소자격리방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20081111

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20081111

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000