KR100299537B1 - 엑스-선 검출용 박막트랜지스터 기판 제조방법 - Google Patents

엑스-선 검출용 박막트랜지스터 기판 제조방법 Download PDF

Info

Publication number
KR100299537B1
KR100299537B1 KR1019990036717A KR19990036717A KR100299537B1 KR 100299537 B1 KR100299537 B1 KR 100299537B1 KR 1019990036717 A KR1019990036717 A KR 1019990036717A KR 19990036717 A KR19990036717 A KR 19990036717A KR 100299537 B1 KR100299537 B1 KR 100299537B1
Authority
KR
South Korea
Prior art keywords
forming
thin film
film transistor
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019990036717A
Other languages
English (en)
Other versions
KR20010020032A (ko
Inventor
김익수
Original Assignee
남상희
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 남상희, 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 남상희
Priority to KR1019990036717A priority Critical patent/KR100299537B1/ko
Priority to US09/653,203 priority patent/US6531346B1/en
Publication of KR20010020032A publication Critical patent/KR20010020032A/ko
Application granted granted Critical
Publication of KR100299537B1 publication Critical patent/KR100299537B1/ko
Priority to US10/330,126 priority patent/US6677616B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 마스크를 이용한 식각공정의 수를 절감할 수 있는 X-선 검출용 박막트랜지스터 기판의 제조방법에 관한 것이다.
본 발명의 X-선 검출용 박막트랜지스터 기판의 제조방법은 임의의 기판 상에 게이트라인 및 게이트패드와 상기 박막트랜지스터의 게이트전극을 동시에 형성하는 단계와; 게이트절연층을 전면 도포하는 단계와; 박막트랜지스터의 반도체층을 형성하는 단계와; 데이터패드 및 데이터라인과 상기 박막트랜지스터의 소스 및 드레인전극, 그라운드 전극을 동시에 형성하는 단계와; 충전 캐패시터용 전극을 형성하는 단계와; 충전 캐패시터용 절연막을 전면 도포하는 단계와; 충전 캐패시터용 절연막의 식각을 방지하기 위한 전극을 형성하는 단계와; 박막트랜지스터 보호를 위한 보호막을 형성하는 단계와; 보호막에 컨택홀들을 형성하는 단계와; 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 데이터패드를 데이터라인과 같이 몰리브덴 전극으로 동일층에 형성하고, 데이터패드 및 게이트패드의 몰리브덴층이 와이어 본딩을 통해 구동 집적회로 칩과 접속되게 함으로써 종래의 9 마스크 식각공정을 7 마스크 식각공정으로 줄일 수 있게 된다.

Description

엑스-선 검출용 박막트랜지스터 기판 제조방법{Fabricating Method of Thin Film Transistor Substrate For Detecting X-ray}
본 발명은 X-선(X-ray) 등과 같은 비가시광선 검출용 포토 감지 셀 어레이에 관한 것으로, 특히 마스크를 이용한 식각공정의 수를 절감할 수 있는 X-선 검출용 박막트랜지스터 기판에 관한 것이다.
일반적으로, 의료·과학·산업 분야에서는 X-선 등과 같은 비가시광선을 이용하여 피사체를 촬상하는 X-선 촬영 장치가 사용되고 있다. 이 X-선 촬영 장치는 피사체를 통과한 X-선을 검출하여 전기적인 신호로 변환하기 위한 X-선 검출 패널을 구비하고 있다.
X-선 검출 패널은 도 1에 도시된 바와 같이 X-선을 검출하기 위한 광감지층(6)과, 광감지층(6)에서 검출된 X-선 검출신호를 스위칭하여 출력하기 위한 박막트랜지스터 기판(4)을 구비한다. 박막트랜지스터 기판(4)은 화소단위로 위치하는 화소전극(5) 및 충전 캐패시터(Cst)와 게이트라인 및 데이터라인에 접속된 박막트랜지스터(TFT)를 구비한다. 광감지층(6)의 상부에는 유전층(7)과 상부전극(8)이 형성되고, 상부전극(8)은 고전압발생부(9)에 접속된다. 수백 ㎛ 두께의 셀레늄(Selenium)으로 이루어진 광감지층(6)은 입사되는 X-선을 검출하여 전기적인 신호로 변환하게 된다. 다시 말하여, 광감지층(6)은 X-선이 입사되면 전자-전공 쌍을 생성하게 되고, 고전압발생부(9)에서 상부전극(8)에 수 kV의 고전압이 인가되면 전자-정공 쌍은 분리되게 된다. 화소전극(5)은 광감지층(6)에서 X-선 검출로 생성된 정공들을 충전 캐패시터(Cst)에 충전시키는 역할을 한다. 박막트랜지스터(TFT)는 게이트라인(3)을 통해 입력되는 게이트신호에 응답하여 충전 캐패시터(Cst)에 충전된 전압을 데이터라인에 공급하게 된다. 이렇게, 데이터라인에 공급된 화소신호들은 데이터재생부를 통해 표시장치로 공급되어 화상으로 표시되게 된다.
도 2는 박막트랜지스터 기판의 구조를 나타내는 평면도이다. 도 2의 박막트랜지스터 기판에서 화소전극(5)은 게이트라인(3)과 데이터라인(10)에 의해 마련된 단위화소 영역에 형성된다. 충전 캐패시터(Cst)는 화소전극(5)과, 그 하부에 스토리지(Storage) 절연층(도시하지 않음)을 사이에 두고 위치하는 투명전극(도시하지 않음)에 의해 형성된다. 그라운드전극(22)은 충전 캐패시터(Cst)의 잔류전하를 리셋시키기 위한 것으로 화소전극(5)을 가로지르는 방향으로 형성된다. 박막트랜지스터(TFT)는 데이터라인(10)과 게이트라인(3)의 교차지점에 형성된다. 이 박막트랜지스터(TFT)는 게이트라인(3)에서 연장된 게이트전극(12)과, 데이터라인(10)에서 연장된 드레인전극(16)과, 화소전극(5)과 컨택홀(15)에 의해 접속된 소스전극(14)과, 소스전극(14)과 드레인전극(16)에 접속된 반도체층(도시하지 않음)을 구성으로 한다. 게이트라인(3)과 데이터라인(10) 각각의 일측단에는 구동 IC(Integrated Circuit)와 접속되는 게이트패드부(18)와 데이터패드부(20) 각각이 형성된다. 게이트라인(3) 및 게이트전극(12)과 게이트패드(18)는 동일한 금속재질이 사용되며, 통상 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터라인(10)은 신호전달 특성이 양호하도록 저항값을 줄이기 위하여 몰리브덴 금속으로 이루어진다. 데이터패드(20)는 구동 IC와의 접속을 알루미늄(Al) 와이어 본딩(Wire bonding)으로 하기 위해 게이트패드(18)와 같이 알루미늄과 몰리브덴이 적층된 구조를 가지고 있다. 이에 따라, 데이터패드(20)는 데이터라인(10)과 다른 층에 형성되므로 게이트절연막을 경유하여 형성된 컨택홀(19)를 통해 접속되게 된다. 게이트패드(18)와 데이터패드(20)는 컨택홀(17, 21)을 통해 알루미늄층이 노출되어 구동 IC와 접속되게 된다.
이러한 구조의 박막트랜지스터 기판의 제조방법을 도 3 내지 도 6을 참조하여 설명하기로 한다.
우선적으로, 글라스 기판(2) 위에 증착공정을 이용하여 금속막을 형성한 후 제1 마스크 패턴을 이용하여 패터닝함으로써 게이트라인(3)과 게이트전극(12), 게이트패드(18), 데이터패드(20)를 동시에 형성하게 된다. 이 경우, 게이트전극(12) 및 게이트라인(3), 게이트패드(18), 데이터패드(20)는 알루미늄(Al, 42)과 몰리브덴(Mo, 44) 금속이 순차적으로 적층된 구조를 가지게 된다. 게이트라인(3) 및 게이트전극(12) 등이 형성된 글라스기판(2)의 전면에 연속적인 증착공정을 이용하여 게이트절연막(32)과 비정질실리콘(a-Si) 및 불순물이 도핑된 비정질 실리콘층(이하, 'n+층'이라 한다)을 순차적으로 형성하게 된다. 그 다음, 제2 마스크패턴을 이용하여 n+층과 비정질 실리콘층을 패터닝함으로써 박막트랜지스터의 채널을 형성하는 반도체층(34)을 형성하게 된다. 반도체층(34)을 형성한 후 도 6에 도시된 바와 같이 게이트전극물질(Mo/Al)을 사용한 데이터패드(20)와 이후 형성될 데이터라인(10)과의 컨택을 위해 제3 마스크 패턴을 이용하여 데이터 패드부(20) 위의 게이트절연막(32)을 패터닝함으로써 컨택홀(19)을 형성하게 된다. 아울러, 정전기 방지회로에서의 게이트라인(3)과 데이터라인(10)과 접속을 위해 상기 제3 마스크 패턴을 이용한 동일한 사진식각 공정에 의해 게이트라인(3) 위의 게이트절연막(32)을 패터닝함으로써 컨택홀(도시하지 않음)을 형성하게 된다. 이러한 컨택홀(19)이 형성된 후 몰리브덴(Mo) 재질의 금속막을 형성하고 제4 마스크 패턴을 이용하여 패터닝함으로써 데이터라인(10) 및 소스전극(14)과 드레인전극(16), 그라운드 전극(22)을 형성하게 된다. 이 경우, 데이터링크부에서는 도 6에 도시된 바와 같이 몰리브덴 재질의 데이터라인(10)과 몰리브덴/알루미늄 재질의 데이터패드(20)가 게이트절연막(32)에 형성된 컨택홀(19)을 통해 접속하게 된다. 아울러, 정전기방지회로부에서도 도 6에 도시된 바와 같이 몰리브덴 재질의 데이터라인(10)과 몰리브덴/알루미늄 재질의 게이트라인(3)이 게이트절연막(32)에 형성된 컨택홀을 통해 접속하게 된다. 이어서, 투명전극물질을 전면 도포하고 제5 마스크 패턴을 이용하여 충전 캐패시터(Cst)를 위한 제1 투명전극(35)을 형성하게 된다. 이 제1 투명전극(35)이 형성된 후, 충전 캐패시터(Cst) 형성을 위한 스토리지 절연막(즉, 유전층)(36)을 전면 도포하게 된다. 이 스토리지 절연막(36) 위에 투명전극 물질을 전면 도포한 후 제6 마스크패턴을 이용하여 제2 투명전극(38)을 형성하게 된다. 이 제2 투명전극(38)은 이후 형성될 보호막(40)에 컨택홀을 형성하기 위해 에칭하는 경우 그 보호막(40)의 에칭깊이를 제한하는 에치 스타퍼(Etch Stopper)의 역할을 하게 된다. 다시 말하여, 컨택홀 형성시 보호막(40)과 스토리지 절연막(36)을 선택적으로 식각하는 과정에서 제2 투명전극(38)은 스토리지 절연막을 보호해주는 역할을 하게 된다. 이 제2 투명전극(38)이 형성된 후, 전면에 무기 또는 유기 물질의 보호막(40)을 형성하고 제7 마스크 패턴을 이용하여 패터닝함으로써 소스전극(14)과 화소전극(5)의 접속을 위한 컨택홀(15), 게이트패드(18) 및 데이터패드(20)와 구동 IC 칩과의 접속을 위한 컨택홀(17, 21), 화소전극(5)과 제2 투명전극(38)과의 접속을 위한 컨택홀을 형성하게 된다. 여기서, 소스전극(14)과 화소전극(5)의 접속을 위한 컨택홀(15)과, 게이트패드(18) 및 데이터패드(20) 각각과 구동 IC 칩과의 접속을 위한 컨택홀(17, 21)은 보호막(40) 및 스토리지 절연막(36)을 경유하여 형성된다. 그리고, 투명전극 물질을 전면에 도포한 후 제8 마스크 패턴을 이용하여 패터닝함으로써 화소전극(5)을 형성하게 된다. 이 화소전극(5)이 형성된 후 제9 마스크 패턴을 이용하여 게이트패드(18)와 데이터패드(20)의 컨택홀(17, 21)을 통해 노출된 몰리브덴층(44)을 패터닝하여 알루미늄층(42)이 노출되게 한다. 이는 게이트 패드(18)와 데이터패드(20)를 구동 IC 칩과 접착강도가 큰 알루니늄(Al) 와이어 본딩(Wire bonding)으로 접속시키기 위하여 알루미늄 구조로 가져가기 위한 것이다.
이와 같이, 종래의 X-선 검출용 박막트랜지스터 기판의 제조방법은 총 9번의 마스크를 이용한 식각 공정을 필요로 함으로써 수율향상 및 비용절감의 측면에서 불리한 입장에 있었다.
따라서, 본 발명의 목적은 마스크를 이용한 식각공정의 수를 줄임으로써 수율향상 및 비용절감의 효과를 얻을 수 있는 X-선 검출용 박막트랜지스터 기판 제조방법을 제공하는 것이다.
도 1은 통상의 X-선 검출 패널을 나타내는 도면.
도 2는 종래의 X-선 검출용 박막트랜지스터 기판을 나타내는 평면도.
도 3은 도 2에 도시된 화소영역의 수직구조를 나타내는 단면도.
도 4는 도 2에 도시된 게이트패드부의 수직구조를 나타내는 단면도.
도 5는 도 2에 도시된 데이터패드부의 수직구조를 나타내는 단면도.
도 6은 도 2에 도시된 데이터링크부와 정전기 방지회로부의 게이트라인과 데이터라인 링크부의 수직구조를 나타내는 단면도.
도 7은 본 발명의 실시예에 따른 X-선 검출용 박막트랜지스터 기판 제조방법에 적용되는 박막트랜지스터 기판을 나타내는 평면도.
도 8은 도 7에 도시된 게이트패드부의 수직구조를 나타내는 단면도.
도 9는 도 7에 도시된 데이터패드부의 수직구조를 나타내는 단면도.
도 10은 정전기 방지회로부의 게이트라인과 데이터라인 링크부의 수직구조를 나타내는 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
2 : 유리기판 3 : 게이트라인
4 : 박막트랜지스터 기판 5 : 화소전극
6 : 광감지층 7 : 상부 유전층
8 : 상부전극 9 : 고전압발생부
10 : 데이터라인 12 : 게이트전극
14 : 소스전극 15, 17, 19, 21, 46, 50, 51, 53 : 컨택홀
16 : 드레인전극 18 : 게이트패드
20, 48 : 데이터패드 22 : 그라운드 전극
32 : 게이트절연막 34 : 반도체층
35 : 제1 투명전극 36 : 스토리지 절연막
38 : 제2 투명전극 40 : 보호막
42 : 알루미늄층 44 : 몰리브덴층
52 : 링크전극
상기 목적을 달성하기 위하여, 본 발명에 따른 X-선 검출용 박막트랜지스터 기판 제조 방법은 임의의 기판 상에 게이트라인 및 게이트패드와 상기 박막트랜지스터의 게이트전극을 동시에 형성하는 단계와; 게이트절연층을 전면 도포하는 단계와; 박막트랜지스터의 반도체층을 형성하는 단계와; 데이터패드 및 데이터라인과 상기 박막트랜지스터의 소스 및 드레인전극, 그라운드 전극을 동시에 형성하는 단계와; 충전 캐패시터용 전극을 형성하는 단계와; 충전 캐패시터용 절연막을 전면 도포하는 단계와; 충전 캐패시터용 절연막의 식각을 방지하기 위한 전극을 형성하는 단계와; 박막트랜지스터 보호를 위한 보호막을 형성하는 단계와; 보호막에 컨택홀들을 형성하는 단계와; 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예를 도 7 내지 도 10을 참조하여 상세하게 설명하기로 한다.
도 7은 본 발명의 실시예에 따른 박막트랜지스터 기판 제조방법에 적용되는 구조를 나타내는 평면도이다. 도 7의 박막트랜지스터 기판에서 화소전극(5)은 게이트라인(3)과 데이터라인(10)에 의해 마련된 단위화소 영역에 형성된다. 충전 캐패시터(Cst)는 화소전극(5)과, 그 하부에 절연층(도시하지 않음)을 사이에 두고 위치하는 투명전극(도시하지 않음)에 의해 형성된다. 그라운드전극(22)은 충전 캐패시터(Cst)의 잔류전하를 리셋시키기 위한 것으로 화소전극(5)를 가로지르는 방향으로 형성된다. 박막트랜지스터(TFT)는 데이터라인(10)과 게이트라인(3)의 교차지점에 형성된다. 이 박막트랜지스터(TFT)는 게이트라인(3)에서 연장된게이트전극(12)과, 데이터라인(10)에서 연장된 드레인전극(16)과, 화소전극(5)과 컨택홀(15)에 의해 접속된 소스전극(14)과, 소스전극(14)과 드레인전극(16)에 접속된 반도체층(도시하지 않음)을 구성으로 한다. 게이트라인(3)과 데이터라인(10) 각각의 일측단에는 구동 IC와의 접속을 위한 게이트패드부(18)와 데이터패드부(48) 각각이 형성된다. 게이트라인(3) 및 게이트전극(12)과 게이트패드(18)는 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터패드(48)는 종래와는 달리 데이터라인(10)과 같이 몰리브덴 금속으로 이루어지며 데이터라인(10)과 동일층에 형성되게 된다. 게이트패드(18) 및 데이터패드(48)는 종래와는 달리 그 위에 형성되어진 컨택홀(46, 50)을 통해 몰리브덴층이 노출되어 구동 IC 칩과 와이어 본딩되게 된다. 이는 몰리브덴 전극과 구동 IC 칩을 와이어 본딩시키는 경우에도 종래의 알루미늄과 비슷한 접착력과 풀 웨이트(Pull Weight)를 얻을 수 있으므로 가능하게 된다.
이러한 구조의 박막트랜지스터 기판에서 박막트랜지스터가 형성되는 화소영역의 수직단면 구조는 도 3과 동일하고, 게이트 패드부 및 데이터 패드부와 정전기 방지회로부에 대한 수직단면 구조는 도 8 내지 도 10에 도시된 바와 같다. 이하, 도 3과 더불어 도 8 내지 도 10을 참조하여 본 발명의 실시 예에 따른 박막트랜지스터 기판의 제조방법을 살펴보기로 한다.
우선적으로, 글라스 기판(2) 위에 증착공정을 이용하여 금속막을 형성한 후 제1 마스크 패턴을 이용하여 패터닝함으로써 게이트라인(3)과 게이트전극(12), 게이트패드(18)를 동시에 형성하게 된다. 이 경우, 게이트전극(12) 및게이트라인(3), 게이트패드(18)는 알루미늄(42)과 몰리브덴(44) 재질의 금속이 순차적으로 적층된 구조를 가지게 된다. 이러한 게이트라인(3) 및 게이트전극(12) 등이 형성된 글라스기판(2)의 전면에 연속적인 증착공정을 이용하여 약 4000Å 두께의 게이트절연막(32)과 비정질실리콘(a-Si) 및 불순물이 도핑된 n+층을 순차적으로 형성하게 된다. 그 다음, 제2 마스크패턴을 이용하여 n+층과 비정질 실리콘층을 패터닝함으로써 박막트랜지스터의 채널을 형성하는 반도체층(34)을 형성하게 된다. 반도체층(34)이 형성된 후 몰리브덴(Mo) 재질의 금속막을 형성하고 제3 마스크 패턴을 이용하여 패터닝함으로써 데이터라인(10), 데이터패드(48), 소스전극(14)과 드레인전극(16), 그라운드 전극(22)을 동시에 형성하게 된다. 이어서, 투명전극물질을 전면 도포하고 제4 마스크 패턴을 이용하여 충전 캐패시터(Cst)용 제1 투명전극(35)을 형성하게 된다. 이 제1 투명전극(35)이 형성된 후, 충전 캐패시터(Cst)용 스토리지 절연막(즉, 유전층)(36)을 약 3000Å의 두께로 전면 도포하게 된다. 이 스토리지 절연막(36) 위에 투명전극 물질을 전면 도포한 후 제5 마스크패턴을 이용하여 패터닝함으로써 제2 투명전극(38)을 형성하게 된다. 제2 투명전극(38)은 이후 형성될 보호막(40)에 컨택홀을 형성하기 위해 에칭하는 경우 그 보호막(40)의 에칭깊이를 제한하는 에치 스타퍼(Etch Stopper)의 역할을 하게 된다. 다시 말하여, 컨택홀 형성시 보호막(40)과 스토리지 절연막(36)을 선택적으로 식각하는 과정에서 제2 투명전극(38)은 스토리지 절연막(36)을 보호해주는 역할을 하게 된다. 이 제2 투명전극(38)이 형성된 후, 전면에 무기 또는 유기 물질의 보호막(40)을 형성하고 제6 마스크 패턴을 이용하여패터닝함으로써 컨택홀들을 형성하게 된다. 상세히 하면, 제6 마스크 패턴을 이용한 사진식각 공정에 의해 도 3에 도시된 바와 같이 화소전극(5)과 제2 투명전극(38)과의 접속을 위한 컨택홀이 보호막(40)에 형성됨과 아울러 도 3 및 도 9에 도시된 바와 같이 소스전극(14)과 화소전극(5)의 접속을 위한 컨택홀(15)과, 데이터패드(48)와 구동 IC 칩과의 접속을 위한 컨택홀(50)이 보호막(40) 및 스토리지 절연막(36)을 경유하여 형성된다. 또한, 동일한 사진식각 공정에 의해 도 8에서와 같이 게이트패드(18)와 구동 IC 칩과의 접속을 위한 컨택홀(46)이 보호막(40)과 스토리지 절연막(36) 및 게이트절연막(32)을 경유하여 형성됨과 아울러 도 10에 도시된 바와 같이 정전기회로부에서 게이트라인(3)과 데이터라인(10)의 접속을 위한 제1 및 제2 컨택홀(51, 53)이 형성되게 된다. 이와 달리, 게이트패드(18) 및 데이터패드(48)가 위치하는 패드영역에서의 보호막(40)과 그 하부의 스토리지 절연막(36) 및 게이트절연막(32)을 일괄에칭하는 것도 가능하다. 그리고, 투명전극 물질을 기판 전면에 도포한 후 제7 마스크 패턴을 이용하여 패터닝함으로써 화소전극(5)과 정전기방지회로부에서의 게이트라인(3)과 데이터라인(10) 접속을 위한 링크전극(52)을 형성하여 박막 트랜지스터 기판을 완성하게 된다. 게이트 패드(18)와 데이터 패드(48)는 도 8 및 도 9에 도시된 바와 같이 각각의 컨택홀(46, 50)을 통해 몰리브덴층(44)이 노출되어 구동 IC 칩과 와이어 본딩(Wire bonding)으로 접속되게 된다.
이와 같이, 본 발명의 실시예에 따른 박막트랜지스터 기판의 제조방법에서는 데이터패드와 데이터라인을 동일한 몰리브덴 금속으로 동일층에 형성함과 아울러데이터패드 및 게이트패드의 몰리브덴층이 구동 IC 칩과 접속되게 한다. 이 결과, 본 발명의 실시 예에 따른 박막트랜지스터 기판의 제조방법에서는 종래의 9 마스크 식각공정을 7 마스크 식각공정으로 줄일 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 박막트랜지스터 기판의 제조방법에서는 데이터패드와 데이터라인을 몰리브덴 금속으로 동일층에 형성함과 아울러 데이터패드 및 게이트패드의 몰리브덴층이 와이어 본딩을 통해 구동 IC 칩과 접속되게 한다. 이에 따라, 본 발명에 따른 박막트랜지스터 기판의 제조방법에 의하면 종래의 9 마스크 식각공정을 7 마스크 식각공정으로 줄일 수 있게 되므로 수율향상 및 비용절감의 효과를 얻을 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (4)

  1. X-선 검출용 박막트랜지스터 기판 제조 방법에 있어서,
    임의의 기판 상에 게이트라인 및 게이트패드와 상기 박막트랜지스터의 게이트전극을 동시에 형성하는 단계와;
    게이트절연층을 전면 도포하는 단계와;
    상기 박막트랜지스터의 반도체층을 형성하는 단계와;
    데이터패드 및 데이터라인과 상기 박막트랜지스터의 소스 및 드레인전극, 그라운드 전극을 동시에 형성하는 단계와;
    충전 캐패시터용 전극을 형성하는 단계와;
    상기 충전 캐패시터용 절연막을 전면 도포하는 단계와;
    상기 충전 캐패시터용 절연막의 식각을 방지하기 위한 전극을 형성하는 단계와;
    상기 박막트랜지스터 보호를 위한 보호막을 형성하는 단계와;
    상기 보호막에 컨택홀들을 형성하는 단계와,
    화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 X-선 검출용 박막트랜지스터 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 컨택홀들을 형성하는 단계에서 상기 데이터패드 및 게이트패드를 노출시키기 위한 컨택홀이 형성됨과 아울러 정전기 방지회로부에서 상기 데이터라인과 게이트라인의 접속을 위한 컨택홀이 형성되는 것을 특징으로 하는 X-선 검출용 박막트랜지스터 기판 제조 방법.
  3. 제 2 항에 있어서,
    상기 화소전극을 형성하는 단계는
    상기 정전기 방지회로부의 데이터라인과 게이트라인의 접속을 위한 링크전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 X-선 검출용 박막트랜지스터 기판 제조 방법.
  4. 제 1 항에 있어서,
    상기 게이트패드는 알루미늄전극과 몰리브덴전극이 순차적층된 구조로 이루어지고,
    상기 데이터패드는 몰리브덴전극으로 이루어진 것을 특징으로 하는 X-선 검출용 박막트랜지스터 기판 제조방법.
KR1019990036717A 1999-08-31 1999-08-31 엑스-선 검출용 박막트랜지스터 기판 제조방법 Expired - Lifetime KR100299537B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990036717A KR100299537B1 (ko) 1999-08-31 1999-08-31 엑스-선 검출용 박막트랜지스터 기판 제조방법
US09/653,203 US6531346B1 (en) 1999-08-31 2000-08-31 Fabrication method of thin film transistor substrate for X-ray detector
US10/330,126 US6677616B2 (en) 1999-08-31 2002-12-30 Fabrication method of thin film transistor substrate for X-ray detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990036717A KR100299537B1 (ko) 1999-08-31 1999-08-31 엑스-선 검출용 박막트랜지스터 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20010020032A KR20010020032A (ko) 2001-03-15
KR100299537B1 true KR100299537B1 (ko) 2001-11-01

Family

ID=19609539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036717A Expired - Lifetime KR100299537B1 (ko) 1999-08-31 1999-08-31 엑스-선 검출용 박막트랜지스터 기판 제조방법

Country Status (2)

Country Link
US (2) US6531346B1 (ko)
KR (1) KR100299537B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490512B1 (ko) * 2001-10-03 2005-05-19 가부시끼가이샤 도시바 Ｘ선 평면 검출기

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488945B1 (ko) * 2001-12-22 2005-05-11 비오이 하이디스 테크놀로지 주식회사 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널제조방법
KR100527087B1 (ko) * 2001-12-22 2005-11-09 비오이 하이디스 테크놀로지 주식회사 엑스레이 디텍터의 제조방법
TW544946B (en) * 2002-07-12 2003-08-01 Hannstar Display Corp Manufacturing method of X-ray inspecting instrument array unit
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100556701B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100560402B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US8053777B2 (en) * 2005-03-31 2011-11-08 General Electric Company Thin film transistors for imaging system and method of making the same
WO2007025485A1 (fr) * 2005-09-01 2007-03-08 Dezheng Tang Detecteur de rayons x et procede de fabrication du detecteur
KR100736576B1 (ko) * 2006-04-10 2007-07-06 엘지전자 주식회사 전계발광소자와 그 제조방법
JP5107546B2 (ja) * 2006-09-15 2012-12-26 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
GB2452732A (en) * 2007-09-12 2009-03-18 Seiko Epson Corp Smart-card chip with organic conductive surface layer for detecting invasive attack
JP2009122376A (ja) * 2007-11-14 2009-06-04 Hitachi Displays Ltd 表示装置
WO2010029859A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102113024B1 (ko) 2008-09-19 2020-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9165960B2 (en) 2013-01-04 2015-10-20 Industrial Technology Research Institute Pixel circuit, active sensing array, sensing device and driving method thereof
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
US20150179557A1 (en) * 2013-12-21 2015-06-25 International Business Machines Corporation Semiconductor chips having heat conductive layer with vias
CN105304649B (zh) * 2015-10-28 2019-01-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
KR102630710B1 (ko) * 2015-12-31 2024-01-26 엘지디스플레이 주식회사 엑스레이 검출기용 어레이기판, 이를 포함하는 엑스레이 검출기, 엑스레이 검출기용 어레이기판의 제조방법 및 엑스레이 검출기의 제조방법
WO2018158631A1 (en) * 2017-03-01 2018-09-07 G-Ray Switzerland Sa Electromagnetic radiation detector based on wafer bonding
CN108598039B (zh) * 2018-04-28 2020-11-24 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR102774286B1 (ko) * 2019-12-05 2025-02-26 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360744A (en) * 1990-01-11 1994-11-01 Fuji Xerox Co., Ltd. Method of manufacturing image sensor
US5254480A (en) * 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
JPH11504761A (ja) * 1995-01-19 1999-04-27 リットン システムズ カナダ リミテッド フラットパネル画像素子
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JPH09206293A (ja) * 1996-02-06 1997-08-12 Toshiba Corp Ｘ線撮像装置
US6044128A (en) * 1997-02-04 2000-03-28 Kabushiki Kaisha Toshiba X-ray imaging apparatus and X-ray imaging analysis apparatus
JP2000512084A (ja) * 1997-04-02 2000-09-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ センサマトリックスを有するｘ線装置
US5998229A (en) * 1998-01-30 1999-12-07 Samsung Electronics Co., Ltd. Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US6373062B1 (en) * 1999-06-30 2002-04-16 Siemens Medical Solutions Usa, Inc. Interdigital photodetector for indirect x-ray detection in a radiography imaging system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490512B1 (ko) * 2001-10-03 2005-05-19 가부시끼가이샤 도시바 Ｘ선 평면 검출기

Also Published As

Publication number Publication date
KR20010020032A (ko) 2001-03-15
US6531346B1 (en) 2003-03-11
US6677616B2 (en) 2004-01-13
US20030096441A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
KR100299537B1 (ko) 엑스-선 검출용 박막트랜지스터 기판 제조방법
US6359291B1 (en) Corrosion resistant imager
US6665374B2 (en) Active matrix substrate, method of manufacturing same, and flat-panel image sensor
KR100660813B1 (ko) 엑스레이 디텍터용 어레이기판 제조방법
US9735183B2 (en) TFT flat sensor and manufacturing method therefor
KR20010066258A (ko) 엑스레이 영상 감지소자 및 그 제조방법
KR100763137B1 (ko) 엑스-선 검출소자 및 그의 제조방법
EP0851499A2 (en) Photosensitive imager contact
KR100730066B1 (ko) 엑스-선 검출소자 및 그 제조방법
KR100683526B1 (ko) 엑스-선 검출소자 및 그의 제조방법
KR20020056096A (ko) 엑스-선 검출소자의 제조방법
KR100488949B1 (ko) 박막트랜지스터를 이용한 디지털 엑스레이 검출기 제조방법
KR100628039B1 (ko) 엑스레이 디텍터 및 그 제조방법
EP0890190A1 (en) Corrosion resistant imager
KR100730064B1 (ko) 엑스-선 검출용 박막트랜지스터 기판 제조방법
WO1998032173A9 (en) Corrosion resistant imager
KR100654774B1 (ko) 엑스레이 디텍터 및 그 제조방법
KR100698238B1 (ko) 엑스-선 검출소자 및 그의 제조방법
KR100488948B1 (ko) 디지털 엑스레이 검출기에 사용하는 박막트랜지스터어레이 제조방법
KR100824084B1 (ko) 엑스레이 디텍터의 제조방법
KR100869737B1 (ko) 표시소자 및 그 제조방법
KR20040006198A (ko) 엑스레이 영상 감지소자 제조방법
CA2247717A1 (en) Corrosion resistant imager

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990831

PA0201 Request for examination
PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20010328

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010528

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010609

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010611

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040401

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050329

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060502

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070402

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090323

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100318

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110329

Start annual number: 11

End annual number: 11

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 12

End annual number: 12

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20140328

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20150528

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20160530

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20170515

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20180515

Start annual number: 18

End annual number: 18

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 19

PR1001 Payment of annual fee

Payment date: 20190515

Start annual number: 19

End annual number: 19

EXPY Expiration of term
PC1801 Expiration of term