KR100299541B1 - 이중입력단을가지는디지털피크검출장치 - Google Patents

이중입력단을가지는디지털피크검출장치 Download PDF

Info

Publication number
KR100299541B1
KR100299541B1 KR1019980016577A KR19980016577A KR100299541B1 KR 100299541 B1 KR100299541 B1 KR 100299541B1 KR 1019980016577 A KR1019980016577 A KR 1019980016577A KR 19980016577 A KR19980016577 A KR 19980016577A KR 100299541 B1 KR100299541 B1 KR 100299541B1
Authority
KR
South Korea
Prior art keywords
input
value
peak value
minimum
maximum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980016577A
Other languages
English (en)
Other versions
KR19990084662A (ko
Inventor
박재홍
김민규
Original Assignee
박재홍
김민규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박재홍, 김민규 filed Critical 박재홍
Priority to KR1019980016577A priority Critical patent/KR100299541B1/ko
Publication of KR19990084662A publication Critical patent/KR19990084662A/ko
Application granted granted Critical
Publication of KR100299541B1 publication Critical patent/KR100299541B1/ko
Assigned to 재단법인 서울대학교산학협력재단 reassignment 재단법인 서울대학교산학협력재단 권리지분의 전부이전등록 Assignors: 박재홍
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532Peak detectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04Measuring peak values or amplitude or envelope of AC or of pulses
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 이중 입력단을 가지는 디지털 피크 검출 장치에 관한 것으로서, 이중 입력단을 통하여 매 클럭마다 입력되는 데이터 중 최대입력값과 최소입력값을 판별하여 출력하는 대소판별부, 상기 대소판별부로부터 매 클럭마다 출력되는 최대입력값의 흐름으로부터 이중 입력단으로 입력되는 전체 데이터의 최대 피크값을 검출하는 단일 입력단 최대 피크값 검출부, 및 상기 대소판별부로부터 매 클럭마다 출력되는 최소입력값의 흐름으로부터 이중 입력단으로 입력되는 전체 데이터의 최소 피크값을 검출하는 단일 입력단 최소 피크값 검출부를 포함하는 것임을 특징으로 한다. 본 발명에 의한 이중 입력단을 가지는 디지털 피크 검출 장치는, 다중 출력단을 가지는 A/D변환기에 연결되고, 단일 입력단 최대 피크값 검출부와 단일 입력단 최소 피크값 검출부를 이용하여 최대 피크값과 최소 피크값 양자를 모두 검출할 수 있다.

Description

이중 입력단을 가지는 디지털 피크 검출 장치
본 발명은 이중 입력단을 가지는 디지털 피크 검출 장치에 관한 것이다.
피크 검출 장치는 데이터 수집 분야에서 사용되는 장치로서, 입력 파형의 중요한 정보인 최대값 또는 최소값에 의한 피크값을 검출한다.
피크 검출 장치는 일반적으로, 아날로그 방식과 디지털 방식으로 나뉜다. 아날로그 방식은 입력 파형의 피크값을 아날로그 소자를 사용하여 검출하는 것이고, 디지털 방식은 입력 파형의 데이터 값을 A/D변환기에 의하여 디지털 값으로 변환하고, 변환된 디지털 데이터값 중 피크값을 검출하는 것이다.
디지털 피크 검출 장치는, 현재 피크값을 잡고(기억하고) 있는 래치와, 현재 피크값과 입력 데이터와의 대소 관계를 비교하는 비교기를 기본적으로 포함한다.
도1은 종래 기술에 의한 디지털 피크 검출 장치의 구성도로서, 최대 피크 검출 장치를 예시한 것이다.
비교기(10)는 디지털 입력 데이터와 래치(11)가 잡고 있는 피크값을 입력받아서, 입력 데이터와 래치(11)가 잡고 있는 현재 피크값을 비교한 결과를 출력한다. 래치(11)는 비교기(10)의 출력에 의하여 인에이블신호를 받아서 입력 데이터로 현재 피크값을 갱신할 것인지의 여부를 판단한다.
예를 들어서, 래치의 인에이블신호가 'HIGH'인에이블신호라면, 입력 데이터가 래치(11)가 잡고 있는 현재 피크값보다 크면 비교기(10)의 출력신호는 'HIGH'가 되어 래치가 인에이블되고 입력 데이터를 래치(11)의 출력으로 내보낸다. 반면에, 입력 데이터가 래치(11)가 잡고 있는 현재 피크값보다 작으면 비교기(10)의 출력신호는 'LOW'가 되어 래치는 이전 출력 데이터를 유지하게 된다. 이러한 동작을 반복 수행하여 래치(11)는 입력 데이터 중 최대값을 피크값으로 출력하게 된다.
최소 피크값 검출 장치는 상기 도1에 도시된 비교기의 출력에 'NOT'게이트를 달아주면 비교기에 입력되는 데이터가 래치가 잡고 있는 현재 피크값보다 작은 경우에만 래치를 인에이블시키게 되어 최종적으로 래치는 입력 데이터 중에 가장 최소값을 피크값으로 출력하게 된다.
최근에 사용되는 고속 A/D변환기는 출력 데이터 속도를 샘플링 속도의 1/2이 되도록 2배로 낮추기 위하여, 출력단을 두 개로 나누어서 디지털 데이터를 출력한다. 이러한 이중 출력단의 A/D변환기와 연결될 수 있는 디지털 피크 검출 장치로서, 종래 기술에 의하여 생각될 수 있는 것으로는, 이중 출력단을 가지는 A/D변환기의 각 출력단에 별도의 디지털 피크 검출 장치를 각각 연결하고, 연결된 디지털 피크 검출 회로에서 각각 피크값을 검출한 후, 이 두 값 중 피크값을 결정하는 방식이 있다.
예를 들어서, 이중 출력단을 가지는 A/D변환기에 연결되는 최대 피크값 검출 장치를 구성하기 위하여는, A/D변환기의 각 출력단에 별도의 최대 피크값 검출 장치를 연결하고, 연결된 피크 검출 장치에서 각각 최대 피크값을 검출한 후, 이 두 값 중 더 큰 값을 최대 피크값으로 결정한다.
또한, 이중 출력단을 가지는 A/D변환기에 연결되는 최소 피크값 검출 장치를 구성하기 위하여는, A/D변환기의 각 출력단에 별도의 최소 피크값 검출 장치를 연결하고, 연결된 피크 검출 장치에서 각각 최소 피크값을 검출한 후, 이 두 값 중 더 작은 값을 최소 피크값으로 결정한다.
그러나, 이와 같은 종래 기술에 의한 방식에서는 최대 피크값 검출 장치와 최소 피크값 검출 장치가 별도로 구성되므로 최대 피크값을 검출하기 위하여 기존의 최대 피크값 검출 장치 2개가 필요하고, 또한 최소 피크값을 검출하기 위하여 기존의 최소 피크값 검출 장치 2개가 필요하다.
따라서, 종래의 기술에 의한 디지털 피크 검출 장치에서 최대 피크값과 최소 피크값을 검출하기 위하여는 최대 피크값 검출 장치와 최소 피크값 검출 장치를 별도로 구성하여야 하고, 이는 기존의 디지털 피크 검출 장치가 4개 필요하게 되므로 회로의 크기가 커지고 회로의 구성이 복잡해지는 단점이 있다.
본 발명은 상기한 바와 같은, 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 다중 출력단을 가지는 A/D변환기에 연결될 수 있는 이중 입력단을 가지는 디지털 피크 검출 장치로서, 단일의 피크 검출 장치에 의하여 최대 피크값와 최소 피크값 양자를 모두 검출할 수 있는 이중 입력단을 가지는 디지털 피크 검출 장치를 제공하는 것이다.
도1은 종래 기술에 의한 디지털 피크 검출 장치의 구성도로서, 최대 피크값 검출 장치를 예시한 것,
도2는 본 발명의 일실시예로서, 이중 출력단 A/D변환기에 연결된 이중 입력단을 가지는 디지털 피크 검출 장치의 구성도.
* 도면의 주요한 부분에 대한 부호의 설명 *
20 : 이중 출력단 A/D변환기
21 : 대소판별부
22 : 단일 입력단 최대 피크값 검출부
23 : 단일 입력단 최소 피크값 검출부
상기한 목적을 달성하기 위하여, 본 발명에 의한 이중 입력단을 가지는 디지털 피크 검출 장치는, 이중 입력단을 통하여 매 클럭마다 입력되는 데이터 중 최대입력값과 최소입력값을 판별하여 출력하는 대소판별부, 상기 대소판별부로부터 매 클럭마다 출력되는 최대입력값의 흐름으로부터 이중 입력단으로 입력되는 전체 데이터의 최대 피크값을 검출하는 단일 입력단 최대 피크값 검출부, 및 상기 대소판별부로부터 매 클럭마다 출력되는 최소입력값의 흐름으로부터 이중 입력단으로 입력되는 전체 데이터의 최소 피크값을 검출하는 단일 입력단 최소 피크값 검출부를 포함하는 것임을 특징으로 한다.
이하에서 첨부된 도면을 참조하면서 본 발명에 의한 이중 입력단을 가지는 디지털 피크 검출 장치를 상세하게 설명한다.
도1은 본 발명의 일실시예로서, 이중 출력단 A/D변환기에 연결된 이중 입력단을 가지는 디지털 피크 검출 장치의 구성도이다.
도1에 도시된 바와 같이, 본 발명의 일실시예에 의한 이중 입력단을 가지는 디지털 피크 검출 장치는, 이중 출력단 A/D변환기(20)에 연결되어 있는 대소판별부(21), 대소판별부(21)의 최대입력값 출력단에 연결된 단일 입력단 최대 피크값 검출부(22) 및 대소판별부(21)의 최소입력값 출력단에 연결된 단일 입력단 최소 피크값 검출부(23)로 구성된다.
이와 같이 구성된 이중 입력단을 가지는 디지털 검출 장치의 동작을 설명한다.
대소판별부(21)는 이중 입력단을 통하여 동시에 입력되는 두 입력데이터(A,B)의 대소를 판별하여 최대입력값[max(A,B)]과 최소입력값[min(A,B)]을 출력한다.
이러한 작동을 하는 상기한 대소판별부(21)는 두 입력데이터를 비교하는 비교기와 비교 결과에 따라서, 두 입력데이터 중 어느 하나를 선택하여 출력하는 멀티플렉서 2개로 구성할 수 있다.
단일 입력단 최대 피크값 검출부(22)는 상기한 대소판별부(21)의 최대입력값[max(A,B)]의 출력단에 연결되어, 매 클럭마다 입력되는 최대입력값의 흐름으로부터 이중 입력단으로 입력되는 전체 데이터의 최대 피크값을 검출한다.
단일 입력단 최대 피크값 검출부(22)의 구성 및 작동은 기존의 최대 피크값 검출 장치와 동일하다. 즉, 현재 최대값을 잡고(기억하고) 있는 래치와, 현재 최대값과 매 클럭마다 입력되는 최대입력값[max(A,B)]과의 대소를 비교하는 비교기로 구성되고, 비교기에 의하여 매 클럭마다 입력되는 최대입력값[max(A,B)]과 래치가 잡고 있는 현재 최대값의 대소 관계를 판별하여, 판별 결과 최대입력값[max(A,B)]이 래치가 잡고 있는 현재 최대값보다 크다는 판별 결과가 나오면, 최대입력값[max(A,B)]를 새로운 현재 최대값으로 래치에 저장한다. 반면에 비교기에 의한 판별 결과, 최대입력값[max(A,B)]이 래치가 잡고 있는 현재 최대값보다 크지 않으면 래치는 잡고 있는 현재 최대값을 계속 잡고 있는다. 이 동작을 매 클럭마다 반복 수행하여, 최종적으로 전체 입력 데이터 파형의 최대 피크값을 검출한다.
전체 입력 데이터 파형의 최대 피크값은, 이중 입력단으로 매 클럭마다 입력되는 두 데이터 중 큰 값인 최대입력값[max(A,B)] 중에서 검출될 것이므로, 상기한 바와 같은 작동에 의하여 최대 피크값을 검출할 수 있다.
단일 입력단 최소 피크값 검출부(23)는 상기한 대소판별부(21)의 최소입력값[min(A,B)]의 출력단에 연결되어, 매 클럭마다 입력되는 최소입력값의 흐름으로부터 이중 입력단으로 입력되는 전체 데이터의 최소 피크값을 검출한다.
단일 입력단 최소 피크값 검출부(22)의 구성 및 작동은 기존의 최소 피크값 검출 장치와 동일하다. 즉, 현재 최소값을 잡고(기억하고) 있는 래치와, 현재 최소값과 매 클럭마다 입력되는 최소입력값[min(A,B)]과의 대소를 비교하는 비교기로 구성되고, 비교기에 의하여 매 클럭마다 입력되는 최소입력값[min(A,B)]과 래치가 잡고 있는 현재 최소값의 대소 관계를 판별하여, 판별 결과 최소입력값[min(A,B)]이 래치가 잡고 있는 현재 최소값보다 작다는 판별 결과가 나오면, 최소입력값[min(A,B)]를 새로운 현재 최소값으로 래치에 저장한다. 반면에 비교기에 의한 판별 결과, 최소입력값[min(A,B)]이 래치가 잡고 있는 현재 최소값보다 크지 않으면 래치는 잡고 있는 현재 최소값을 계속 잡고 있는다. 이 동작을 매 클럭마다 반복 수행하여, 최종적으로 전체 입력 데이터 파형의 최소 피크값을 검출한다.
전체 입력 데이터 파형의 최소 피크값은, 이중 입력단으로 매 클럭마다 입력되는 두 데이터 중 작은 값인 최소입력값[min(A,B)] 중에서 검출될 것이므로, 상기한 바와 같은 작동에 의하여 최소 피크값을 검출할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 이중 입력단을 가지는 디지털 피크 검출 장치는, 다중 출력단을 가지는 A/D변환기에 연결되고, 단일 입력단 최대 피크값 검출부와 단일 입력단 최소 피크값 검출부를 이용하여 최대 피크값와 최소값 피크 양자를 모두 검출할 수 있다.

Claims (1)

  1. 이중 입력단을 가지는 디지털 피크 검출 장치에 있어서,
    이중 입력단을 통하여 동시에 입력되는 두 디지털 입력 데이터를 비교하는 비교기 및 상기 비교기의 비교 결과에 의하여 두 디지털 입력 데이터 중 어느 하나를 선택하여 출력하는 두 개의 멀티플렉서로 구성되어, 매 클럭마다 입력되는 두 디지털 데이터 중 최대입력값과 최소입력값을 판별하여 출력하는 대소판별부;
    상기 대소판별부로부터 매 클럭마다 출력되는 최대입력값의 흐름으로부터 이중 입력단으로 입력되는 전체 데이터의 최대 피크값을 검출하는 단일 입력단 최대 피크값 검출부; 및
    상기 대소판별부로부터 매 클럭마다 출력되는 최소입력값의 흐름으로부터 이중 입력단으로 입력되는 전체 데이터의 최소 피크값을 검출하는 단일 입력단 최소 피크값 검출부를 포함하는 것임을 특징으로 하는 이중 입력단을 가지는 디지털 피크 검출 장치.
KR1019980016577A 1998-05-08 1998-05-08 이중입력단을가지는디지털피크검출장치 Expired - Fee Related KR100299541B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980016577A KR100299541B1 (ko) 1998-05-08 1998-05-08 이중입력단을가지는디지털피크검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980016577A KR100299541B1 (ko) 1998-05-08 1998-05-08 이중입력단을가지는디지털피크검출장치

Publications (2)

Publication Number Publication Date
KR19990084662A KR19990084662A (ko) 1999-12-06
KR100299541B1 true KR100299541B1 (ko) 2001-10-27

Family

ID=37528737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016577A Expired - Fee Related KR100299541B1 (ko) 1998-05-08 1998-05-08 이중입력단을가지는디지털피크검출장치

Country Status (1)

Country Link
KR (1) KR100299541B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900006786A (ko) * 1988-10-25 1990-05-08 삼성전자 주식회사 트리거 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900006786A (ko) * 1988-10-25 1990-05-08 삼성전자 주식회사 트리거 회로

Also Published As

Publication number Publication date
KR19990084662A (ko) 1999-12-06

Similar Documents

Publication Publication Date Title
KR20000069519A (ko) 전력 절약형 순간 아날로그/디지털 변환기
KR970022357A (ko) 아날로그 디지탈 변환기의 변환특성 테스트회로와 그 방법
JPH04506731A (ja) ビット誤り率検出
US20030020490A1 (en) Dual switching reference voltages
US4718097A (en) Method and apparatus for determining the endpoints of a speech utterance
US5161185A (en) Method and apparatus for reducing noise in a digital voltage signal
US6556164B2 (en) Analog/digital converter and method for converting an analog input signal into a digital output signal
KR100304882B1 (ko) 데이터슬라이서
KR100299541B1 (ko) 이중입력단을가지는디지털피크검출장치
US6229471B1 (en) Method for detecting a pulse-usable system
US6205192B1 (en) Clock input control circuit
US6281934B1 (en) Data slicing device and data slicing method for extracting data from a signal
KR970072768A (ko) 불일치 카운트와 비교하기 위한 가변 기준치를 사용하는 동기 검출 회로 및 그 방법
US7123176B1 (en) Digital peak detector with noise threshold and method
EP2339763A1 (en) Current detector
CN209895211U (zh) 实现内外参考时钟自动控制选择功能的电路结构
JPH0713927A (ja) 非同期同期変換回路
US6304207B1 (en) Cyclic analog to digital converter with mis-operational detector
WO2003058860A3 (en) System for peak detection among multiple signals
JPS62144220A (ja) 静電容量式キ−ボ−ドスイツチ
KR100215461B1 (ko) 동기신호 검출장치 및 그 방법
US6801605B1 (en) Telephone network signal conversion system
JP2705625B2 (ja) 光ファイバケーブル断検出方式
KR100232868B1 (ko) 공급되는 클럭의 상태를 검출하는 회로
JPH07218603A (ja) ビット誤り解析機能付きビット誤り測定器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20121211

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20130605

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140610

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140610

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000