KR100314802B1 - 반도체소자제조방법 - Google Patents

반도체소자제조방법 Download PDF

Info

Publication number
KR100314802B1
KR100314802B1 KR1019980024714A KR19980024714A KR100314802B1 KR 100314802 B1 KR100314802 B1 KR 100314802B1 KR 1019980024714 A KR1019980024714 A KR 1019980024714A KR 19980024714 A KR19980024714 A KR 19980024714A KR 100314802 B1 KR100314802 B1 KR 100314802B1
Authority
KR
South Korea
Prior art keywords
layer
nmos transistor
substrate
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980024714A
Other languages
English (en)
Other versions
KR20000003472A (ko
Inventor
여인석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980024714A priority Critical patent/KR100314802B1/ko
Publication of KR20000003472A publication Critical patent/KR20000003472A/ko
Application granted granted Critical
Publication of KR100314802B1 publication Critical patent/KR100314802B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 N형 불순물이 도핑된 폴리실리콘을 사용하는 폴리사이드 전도층으로 NMOS트랜지스터뿐 만 아니라 PMOS트랜지스터의 내부연결선을 형성하기 위한 반도체소자 제조방법을 제공하고자 하는 것으로, 이를 위한 본 발명의 반도체소자 제조방법은, NMOS트랜지스터와 PMOS트랜지스터를 구비하는 집적소자를 형성하기 위한 반도체소자 제조방법에 있어서, 상기 NMOS트랜지스터와 상기 PMOS트랜지스터가 형성된 기판을 준비하는 단계; 상기 기판 전면에 층간절연막을 형성하는 단계: 상기 층간절연막을 선택식각하여 상기 NMOS트랜지스터의 접합층을 노출시키는 단계; 기판 전면에 N형 불순물이 도핑된 폴리실리콘막을 형성여 상기 상기 NMOS트랜지스터의 접합층과 상기 폴리실리콘막을 콘택시키는 단계; 상기 폴리실리콘막과 층간절연막을 선택적으로 식각하여 상기 PMOS트랜지스터의 게이트 또는 접합층을 노출시키는 단계; 및 기판 전면에 금속실리사이드막를 증착하고 상기 금속실리사이드막과 상기 폴리실리콘막을 선택식각하여 패터닝하는 단계를 포함하여 이루어진다.

Description

반도체소자 제조방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 다이나믹 램(Dynamic RAM) 제조방법에 관한 것이다.
통상적으로 DRAM은 워드라인(word line)이 게이트에 접속되고 비트라인(bit line)이 소스(또는 드레인)에 접속된 하나의 NMOS트랜지스터와, 상기 NMOS트랜지스터의 드레인(또는 소스)에 접속된 하나의 캐패시터가 단위 셀을 갖는다. 그리고, DRAM의 비트라인은 통상 비트라인 센스앰프를 구성하는 PMOS트랜지스터와 접속되어 있다.
도1은 종래기술에 따른 반도체소자의 개략적인 단면도로서, 셀지역의 NMOS트랜지스터와 주변회로지역의 PMOS트랜지스터를 함께 도시하고 있다. 도1을 참조하면, 셀지역은 NMOS트랜지스터의 N+접합에 비트라인(bit line)이 접속되어 있고 다른 N+접합에 캐패시터(capacitor)가 접속되어 있다. 물론 게이트, 비트라인 및 캐패시터는 각 층간절연막에 의해 절연된다. 캐패시터 위로는 필요한 배선에 콘택된 금속배선이 형성된다. 그리고, 주변회로지역은 PMOS트랜지스터의 게이트 및 P+접합에 직접콘택된 금속배선에 의해 내부연결선이 형성되는바 주변회로지역에서의 콘택 깊이는 매우 깊을 수 밖에 없으며, 이에 이해 금속배선의 층덮힘 불량으로 주변회로지역에서는 내부 연결선 형성에 에러가 발생되는 문제점이 있게 된다. 그리고 비트라인 형성시 그 비트라인용 전도막으로 미리연결선을 형성할수 있으나, 폴리사이드 구조의 비트라인은 폴리실리콘막이 인(phosphorus)이 도핑된 폴리실리콘막이기 때문에 PMOS트랜지스터의 게이트 및 P+접합에 직접 콘택시킬 수가 없다(PN접합이 발생되기 때문에). 따라서, NMOS트랜지스터에만 비트라인용 전도막을 제한적으로 사용하고 있다. 참고적으로, 폴리사이드 구조는 비저항이 낮은 텅스텐실리사이드(WSi2)등의 고융점 금속 실리사이드를 폴리실리콘에 적층시킨 구조를 일컫는다.
한편, 앞서 설명한 제약조건을 없애기 위해 인(phosphorus) 도핑된 폴리실리콘막을 사용하지 않고 바로 텅스텐(W)등의 고융점 금속을 사용하는 방법이 많이 연구되고 있으나, 이러한 고융점금속에 기인하는 오염(cross-contamination), 기계적 안정성 등의 문제로 실제 생산에 적용되지 못하고 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, N형 불순물이 도핑된 폴리실리콘을 사용하는 폴리사이드 전도층으로 NMOS트랜지스터뿐 만 아니라 PMOS트랜지스터의 내부연결선을 형성하기 위한 반도체소자 제조방법을 제공함을 그 목적으로 한다.
도1은 종래기술에 따른 반도체소자의 개략적인 단면도.
도2a 내지 도2d는 본 발명의 일실시예에 따른 반도체소자 제조 공정을 개략적으로 나타내는 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
101 : 실리콘기판 102A : NMOS트랜지스터의 게이트
103A : N+접합 102B : PMOS트랜지스터의 게이트
103B : P+접합 104 : 층간절연막
105 : 비트라인 콘택홀 106 : 인이 도핑된 폴리실리콘막
107, 108 : 연결선용 콘택홀 109A, 109B : 금속실리사이드막
상기 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은, NMOS트랜지스터와 PMOS트랜지스터를 구비하는 집적소자를 형성하기 위한 반도체소자 제조방법에 있어서, 상기 NMOS트랜지스터와 상기 PMOS트랜지스터가 형성된 기판을 준비하는 단계; 상기 기판 전면에 층간절연막을 형성하는 단계: 상기 층간절연막을 선택식각하여 상기 NMOS트랜지스터의 접합층을 노출시키는 단계; 기판 전면에 N형 불순물이 도핑된 폴리실리콘막을 형성여 상기 상기 NMOS트랜지스터의 접합층과 상기 폴리실리콘막을 콘택시키는 단계; 상기 폴리실리콘막과 층간절연막을 선택적으로 식각하여 상기 PMOS트랜지스터의 게이트 또는 접합층을 노출시키는 단계; 및 기판 전면에 금속실리사이드막를 증착하고 상기 금속실리사이드막과 상기 폴리실리콘막을 선택식각하여 패터닝하는 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2a 내지 도2d는 본 발명의 일실시예에 따른 반도체소자 제조 공정을 개략적으로 나타내는 공정 단면도이다.
먼저, 도2a는 실리콘기판(101) 상에 필드산화막(FOX)을 형성하고, 셀지역에는 게이트(102A)와 N+접합(103A)을 갖는 NMOS트랜지스터를 형성하고, 주변회로지역에는 게이트(102B)와 P+접합(103B)을 갖는 PMOS트랜지스터를 각각 형성한 다음, 실리콘산화물 또는/및 실리콘질화물로 구성되는 층간절연막(104)를 형성한 상태이다.
이어서, 도2b에 도시된 바와 같이, 비트라인 콘택 마스크를 사용한 리소그라피 공정에 의해 층간절연막을 선택적으로 식각하여 NMOS트랜지스터의 N+접합(103A)이 노출되는 비트라인 콘택홀(105)을 형성한다.
계속해서, 도2c에 도시된 바와 같이, 기판 전면에 인(phosphorus)이 도핑된 폴리실리콘막(106)을 100∼1000Å의 두께로 증착하여, 상기 폴리실리콘막(106)이 N+접합(103A)에 콘택되도록 한다. 그리고, 계속해서 리소그라피 공정에 의해 상기 폴리실리콘막(106)과 층간절연막(104)을 선택적으로 식각하여 PMOS트랜지스터의 게이트(102B)가 노출되는 콘택홀(107)와 P+접합(103B)이 노출되는 콘택홀(108)을 각각 형성한다.
이어서, 도2d에 도시된 바와 같이, 기판 전면에 텅스텐실리사이드막(109A, 109B)를 500∼2000Å의 두께로 증착하고 리소그라피 공정에 의해 텅스텐실리사이드막과 폴리실리콘막을 선택적으로 식각한다.
이에 의해 NMOS트랜지스터의 N+접합(103A)에 콘택되어 형성되는 비트라인은, 상기 N+접합(103A)에 폴리실리콘막(106)이 직접콘택되고 그 상부에 텅스텐실리사이드막(109A)이 형성된 구조로 비트라인이 형성되며, PMOS트랜지스터의 게이트(102B)와 P+접합(103B)에 콘택되어 형성되는 연결선은, 폴리실리콘막(106B) 상에 텅스텐실리사이드막(109B)이 적층되는 폴리사이드 전도층으로 이루어지되 P+접합(103B)에는 텅스텐실리사이드막(109B)이 직접 콘택되는 구조를 갖는다.
결국, 본 발명은 비트라인용 폴리사이드전도층으로 PMOS트랜지스터의 내부연결선을 형성할수 있으므로, 집적소자 설계에 다양성을 부여할 수 있고 소자의 집적화가 용이한 장점이 있다.
한편, 본 발명은 폴리실리콘막과 실리사이드막 사이에 TiN이나 WN등의 확산방지막을 사용할수도 있는 등 도핑된 폴리실리콘막을 포함하는 어떤 구조의 전도층을 사용하는 공정에 모두 적용될수 있으며, 반도체메모리소자가 아닌 비메모리 집적회로 등의 모든 반도체소자에 본 발명은 적용될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
DRAM의 비트라인은 통상 비트라인 센스앰프를 구성하는 PMOS트랜지스터와 접속되어 있기 때문에, 이와 같은 집적회로에 본 발명을 적용하면, 집적소자 설계에 다양성을 부여할 수 있고 소자의 집적화가 용이하다는 효과를 갖는다.

Claims (5)

  1. NMOS트랜지스터와 PMOS트랜지스터를 구비하는 집적소자를 형성하기 위한 반도체소자 제조방법에 있어서,
    상기 NMOS트랜지스터와 상기 PMOS트랜지스터가 형성된 기판을 준비하는 단계;
    상기 기판 전면에 층간절연막을 형성하는 단계:
    상기 층간절연막을 선택식각하여 상기 NMOS트랜지스터의 접합층을 노출시키는 단계;
    기판 전면에 N형 불순물이 도핑된 폴리실리콘막을 형성하여 상기 상기 NMOS트랜지스터의 접합층과 상기 폴리실리콘막을 콘택시키는 단계;
    상기 폴리실리콘막과 층간절연막을 선택적으로 식각하여 상기 PMOS트랜지스터의 게이트 또는 접합층을 노출시키는 단계; 및
    기판 전면에 금속실리사이드막를 형성하고 상기 금속실리사이드막과 상기 폴리실리콘막을 선택식각하여 패터닝하는 단계
    를 포함하여 이루어진 반도체소자 제조방법.
  2. 제1항에 있어서,
    상기 금속실리사이드막은 하부에 확산방지막을 더 포함하는 반도체소자 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 NMOS트랜지스터는 DRAM 셀의 트랜지스터이고, 상기 PMOS트랜지스터는 비트라인 센스앰프를 구성하는 트랜지스터인 것을 특징으로 하는 반도체소자 제조방법.
  4. 제2항에 있어서,
    상기 확산방지막은 TiN 또는 WN인 것을 특징으로 하는 반도체소자 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 폴리실리콘막은 100∼1000Å의 두께를 가지며, 상기 금속실리사이드막은 500∼2000Å의 두께를 갖는 것을 특징으로 하는 반도체소자 제조방법.
KR1019980024714A 1998-06-29 1998-06-29 반도체소자제조방법 Expired - Fee Related KR100314802B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024714A KR100314802B1 (ko) 1998-06-29 1998-06-29 반도체소자제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024714A KR100314802B1 (ko) 1998-06-29 1998-06-29 반도체소자제조방법

Publications (2)

Publication Number Publication Date
KR20000003472A KR20000003472A (ko) 2000-01-15
KR100314802B1 true KR100314802B1 (ko) 2002-06-20

Family

ID=19541243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024714A Expired - Fee Related KR100314802B1 (ko) 1998-06-29 1998-06-29 반도체소자제조방법

Country Status (1)

Country Link
KR (1) KR100314802B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656006B1 (ko) * 2005-10-21 2006-12-08 기아자동차주식회사 전동 접이식 사이드 미러의 구동장치
KR100668931B1 (ko) * 2005-12-26 2007-01-12 주식회사 쉐프네커 풍정 전동접이식 백미러의 구동장치

Also Published As

Publication number Publication date
KR20000003472A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US4755864A (en) Semiconductor read only memory device with selectively present mask layer
KR19990013289A (ko) 반도체 장치 및 그 제조방법
JPH11354749A (ja) 半導体集積回路装置およびその製造方法
KR100292594B1 (ko) 반도체 메모리 장치
US6873019B2 (en) Semiconductor device including memory cells and manufacturing method thereof
US6696732B2 (en) Semiconductor device having S/D to S/D connection and isolation region between two semiconductor elements
US5240872A (en) Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
US5173752A (en) Semiconductor device having interconnection layer contacting source/drain regions
US20070096190A1 (en) Interconnect line selectively isolated from an underlying contact plug
US6031271A (en) High yield semiconductor device and method of fabricating the same
US6787857B2 (en) Contact structure a semiconductor device and manufacturing method thereof
US20080251824A1 (en) Semiconductor memory device and manufacturing method thereof
KR100386455B1 (ko) 복합 반도체 메모리소자의 제조방법
KR20000003472A (ko) 반도체 소자 제조방법
US20050186743A1 (en) Method for manufacturing semiconductor device
KR20040048039A (ko) 반도체 소자의 제조 방법
KR100310255B1 (ko) Ｍｍｌ반도체소자의 디램셀 및 플래시셀 형성방법
KR100267772B1 (ko) 반도체 메모리 소자의 저항 패턴 형성 방법
KR20090101853A (ko) 콘택과 셀 게이트 전극 간의 개선된 분리를 제공하기 위한 반도체 장치를 제조하는 방법
KR19990004868A (ko) 반도체 장치 제조 방법
KR960000963B1 (ko) 반도체 집적회로장치의 제조방법
KR100390041B1 (ko) 디램 메모리 셀의 제조방법
KR100362195B1 (ko) 에스램 제조방법
KR20000044902A (ko) 강유전체 메모리 소자 제조 방법
KR100464934B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20101103

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20101103

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000