KR100329054B1 - 반도체발광소자및그의제조방법 - Google Patents

반도체발광소자및그의제조방법 Download PDF

Info

Publication number
KR100329054B1
KR100329054B1 KR1019980006570A KR19980006570A KR100329054B1 KR 100329054 B1 KR100329054 B1 KR 100329054B1 KR 1019980006570 A KR1019980006570 A KR 1019980006570A KR 19980006570 A KR19980006570 A KR 19980006570A KR 100329054 B1 KR100329054 B1 KR 100329054B1
Authority
KR
South Korea
Prior art keywords
layer
current
light emitting
semiconductor
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019980006570A
Other languages
English (en)
Other versions
KR19980071848A (ko
Inventor
히로유키 호소바
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR19980071848A publication Critical patent/KR19980071848A/ko
Application granted granted Critical
Publication of KR100329054B1 publication Critical patent/KR100329054B1/ko
Assigned to 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 reassignment 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 권리의 전부이전등록 Assignors: 샤프 가부시키가이샤
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 반도체 발광소자는 기판; 상기 기판 위에, 하나 이상의 제1도전형의 제1클래드층, 활성층 및 제2도전형의 제2클래드층이 이 순서로 형성되는 반도체 다층 구조; 및 상기 반도체 다층 구조 위에 형성된 제2도전형의 Ga1-xInxP (0<x<1)를 포함하는 재료로 제조된 전류 확산층을 포함한다.

Description

반도체 발광 소자 및 그의 제조 방법{Semiconductor light emitting element and method for fabricating the same}
본 발명은 발광 다이오드와 같은 반도체 발광 소자 및 이의 제조 방법에 관한 것이다.
통상, AlGaInP 반도체 재료를 이용한 반도체 발광 소자는 다양한 이유로 인해 가시광선 발광 소자로 사용된다. 즉, AlGaInP 재료는 GaAs 기판과 격자 정합이 가능하고, III-IV족 화합물 반도체 등에서 가장 큰 직접 천이의 밴드갭(bandgap)을 갖는다. 특히, 550nm 내지 690nm 범위의 직접 천이형 빛을 발하는 발광 다이오드(LED)에서 높을 발광 효율을 얻을 수 있다.
그러나, AlGaInP 재료를 사용한 표면 발광형의 통상적인 반도체 발광 소자는 광 출력 효율의 관점에서 문제점이 있었다. 상기 문제는 도 12의 통상적인 LED를 사용하여 설명한다.
도 12의 통상적인 LED는 n형 GaAs 기판(121) 위에 형성된 n형 AlGaInP 제1클래드층(123), GaInP 활성층(124) 및 p형 AlGaInP 제2클래드층(125)으로 구성된 반도체 다층 구조(1212)를 포함한다. p형 전극(1211)은 p형 클래드층(125)의 중앙부에 형성되고, n형 전극(1210)은 n형 기판(121)의 후면에 형성된다.
LED의 발광부인 GaInP 활성층(124)에서 발생된 광은 p형 전극(1211)이 형성되지 않은 p형 클래드층(125)의 표면부로부터 생성된다. 상기 LED의 발광 효율을 향상시키기 위하여, p형 전극(1211)으로부터 주입된 전류가 GaInP 활성층(124) 전체에 확산될 필요가 있다. 그러나, 실제로 p형 AlGaInP 클래드층(125)의 저항이 크기 때문에, 전류가 p형 클래드층(125) 내에서 조금 밖에 확산되지 않고, p형 전극(1211) 바로 밑에 위치하는 GaInP 활성층(124)의 일부만 빛을 발한다. 그 결과, 도 12의 종래 LED로서는, LED의 상부 표면을 통한 광 출력 효율은 극히 낮다.
상기 문제를 극복하기 위하여, 미국 특허 5,008,718호에서 R.M. Fletcher 등은 GaP 전류 확산층을 제공하여 전류를 보다 넓은 범위로 확산시키는 반도체 발광소자를 제안하였다. 상기 출원에서 제안된 반도체 발광 소자는 도 13을 통하여 설명한다.
상기 반도체 발광 소자는 n형 GaAs 기판(131) 위에 n형 AlGaInP 제1클래드층(133), GaInP 활성층(134)및 p형 AlGaInP 제2클래드층(135)으로 구성된 반도체 다층 구조(1312)를 포함하는 LED이다. p형 GaP 전류 확산층(136)은 반도체 다층 구조(1312) 위에 형성된다. p형 GaP 전류 확산층(136)의 중앙부에 p형 전극(1311)이 형성되며, n형 기판(131)의 전 후면에 n형 전극(1310)이 형성된다.
상기 반도체 발광 소자에 있어서, p형 GaP 전류 확산층(136)의 저항이 p형 AlGaInP 제2클래드층(135)의 저항보다 작고, 따라서 p형 전류 확산층에서 전류가 확산된다. 그러므로, GaInP 활성층(134)에 있어서 더 넓은 범위의 발광를 얻을 수있어서, 발광 효율이 향상된다. 또한, p형 GaP 전류 확산층(136)의 밴드갭은 p형 AlGaInP 제2클래드층(135)의 밴드갭보다 더 크다. 따라서, 활성층(134)에서 발생한 빛이 p형 전극(1311) 측에서 나올 때, 방출된 빛이 p형 전류 확산층(136)에 흡수되지 않고 투과한다. 이는 발광 효율을 더욱 향상시킨다.
그러나, 도 13에 나타낸 종래의 반도체 발광 소자에서 전류 확산층에 GaP를 사용하는 것은 하기 문제를 야기한다.
첫 번째 문제는, GaP층은 양호한 결정성을 제공하지 못한다는 것이다. GaP 결정에서 Ga 원자가 P 원자와 강하게 결합하기 때문에, Ga 원자는 결정의 성장 표면에서 약간 확산(이동)하며, 양호한 층형 성장이 아닌 섬형 성장을 야기한다. 이는 결정 결합을 생성하기 쉬우며, GaP층의 결정성을 저하시켜 저항을 증가시킨다. 그 결과, 얻어진 반도체 발광 소자의 발광 효율 및 신뢰성이 감소한다.
두 번째 문제는 GaP층의 격자 상수가 GaAs 기판 및 이와 격자 정합된 AlGaInP 반도체층의 격자 상수와 현저히 다르다는 것이다. GaAs의 격자 상수는 5.65Å인데 반해, GaP의 격자 상수는 5.45Å이고, -3.54%의 격자 부정합이 발생한다. 상기 격자 부정합은 상기의 첫 번째 문제를 야기한다. 즉, GaP 결정에서 결정 결합이 발생하여 결정성이 감소된다. 그 결과, 첫 번째 문제와 관련하여 기재된 바와 같이, 얻어진 반도체 발광 소자의 발광 효율 및 신뢰성이 감소한다.
세 번째 문제는 두 번째 문제로서 상기 기재된 바와 같이 GaP와 GaAs의 격자 부정합이 발광부에 악영향을 준다는 것이다. 상기 -3.54%의 격자 부정합에 의해 전위가 발생하기 때문에, 발광부인 활성층, 클래드층 등에 결정 결함이 발생한다. 이는 비발광 재결합 중심의 발생 요인이 된다. 그 결과, 반도체 발광 소자의 발광효율 및 신뢰성이 현저하게 감소한다.
도 1은 본 발명에 따른 실시예 1의 반도체 발광 소자의 단면도이다.
도 2는 Ga1-xInxP의 In 몰조성비 x와 GaAs에 대한 격자 부정합율과의 관계를 나타내는 그래프이다.
도 3은 Ga1-xInxP의 In 몰조성비 x와 밴드갭 Eg와의 관계를 나타내는 그래프이다.
도 4는 본 발명에 따른 실시예 2의 반도체 발광 소자의 단면도이다.
도 5는 본 발명에 따른 실시예 3의 반도체 발광 소자의 단면도이다.
도 6은 본 발명에 따른 실시예 4의 반도체 발광 소자의 단면도이다.
도 7은 본 발명에 따른 실시예 5의 반도체 발광 소자의 단면도이다.
도 8은 본 발명에 따른 실시예 6의 반도체 발광 소자의 단면도이다.
도 9는 본 발명에 따른 실시예 7의 반도체 발광 소자의 단면도이다.
도 10a 내지 10c는 본 발명에 따른 실시예 8의 반도체 발광 소자의 제조공정을 나타내는 단면도이다.
도 11a 내지 11c는 본 발명에 따른 실시예 9의 반도체 발광 소자의 제조공정을 나타내는 단면도이다.
도 12는 종래의 반도체 발광 소자의 단면도이다.
도 13은 또 다른 종래의 반도체 발광 소자의 단면도이다.
본 발명의 반도체 발광 소자는 기판; 상기 기판 위에, 하나 이상의 제1도전형의 제1클래드층, 활성층 및 제2도전형의 제2클래드층이 이 순서로 형성되는 반도체 다층 구조; 및 상기 반도체 다층 구조에 형성된 제2도전형의 Ga1-xInxP(0<x<1)를 포함하는 재료로 제조된 전류 확산층을 포함한다.
본 발명의 1실시예에 있어서, 상기 전류 확산층의 In 몰조성비는 x는 0<x<0.49이다.
본 발명의 다른 실시예에 있어서, 상기 전류 확산층의 In 몰조성비 x는 0<x<0.27이다.
또한, 본 발명의 반도체 발광 소자는 기판; 상기 기판 위에, 하나 이상의 제1도전형의 제1클래드층, 활성층 및 제2도전형의 제2클래드층이 이 순서로 형성되는 반도체 다층 구조; 및 상기 반도체 다층 구조에 형성된 제2도전형의 Ga1-xInxP(0<x<1)를 포함하는 재료로 제조된 전류 확산층을 포함하며, 전류 확산층의 In 몰조성비는 x는 두께 방향으로 변화한다.
본 발명의 1실시예에 있어서, 상기 전류 확산층의 변화된 In 몰조성비 x는 0<x<0.49이다.
본 발명의 다른 실시예에 있어서, 상기 전류 확산층의 변화된 In 몰조성비 x는 0<x<0.27이다.
본 발명의 또 다른 실시예에 있어서, 상기 활성층은 (AlyGa1-y)zIn1-zP(0≤ y≤1, 0≤ z≤ 1), AlpGa1-p)zAs(0≤ p≤ 1) 또는 InqGa1-qAs(0≤ q≤ 1)로부터 제조된다.
본 발명의 또 다른 실시예에 있어서, 한 쌍의 전극이 형성되고, 그 사이에 기판, 반도체 다층 구조 및 전류 확산층이 위치하며, 또 전류 확산층측의 전극 중 하나와 대향하는 전류 저지층이 형성되며, 상기 전류 확산층은 상기 전극 중 하나와 전류 저지층 사이에 위치한다.
본 발명의 또 다른 실시예에 있어서, 상기 전류 확산층측의 전극이 전류 확산층의 중앙부에 형성되어, 전류 확산층의 주변부를 통하여 빛을 낸다.
본 발명의 또 다른 실시예에 있어서, 상기 전류 확산층측의 전극이 이의 중앙부를 둘러싸는 전류 확산층의 주변부에 형성되어, 전류 확산층의 중앙부를 통하여 빛을 낸다.
본 발명의 또 다른 실시예에 있어서, 상기 전류 지지층은 Ga1-aInaP(0<a<1)를 포함하는 재료로 제조된다.
본 발명의 또 다른 실시예에 있어서, 상기 전류 저지층은 Al을 함유하는 화합물 반도체로 제조된다.
본 발명의 또 다른 실시예에 있어서, 전류 저지층은 AlbGa1-bAs(0≤b≤1) 또는(AlcGa1-c)dIn1-dP(0≤c≤1, 0≤d≤1)로 제조된다.
본 발명의 또 다른 실시예에 있어서, 반도체 발광 소자의 제조 방법이 제공된다. 반도체 발광 소자는 기판; 상기 기판 위에, 하나 이상의 제1도전형의 제1클래드층, 활성층 및 제2도전형의 제2클래드층이 이 순서로 형성되는 반도체 다층 구조; 반도체 다층 구조의 일부에 형성된 제1도전형의 전류 저지층; 상기 전류 지지층을 덮고 있는 반도체 다층 구조 위에 형성된 제2도전형의 Ga1-xInxP(0<x<1)를 포함하는 재료로 제조된 전류 확산층; 및 하나의 전극이 전류 확산층을 통하여 전류 저지층과 대향하도록 전류 확산층에 형성되고, 다른 전극이 기판의 표면에 형성된 한쌍의 전극을 포함한다. 상기 방법은 기판 위에 반도체 다층 구조를 형성시키고, 반도체 다층 구조 위에 Al을 함유하지 않는 재료로 제조된 보호층 및 Al을 함유하는 화합물 반도체로 제조된 전류 저지층을 형성하기 위한 층을 형성시키고; 또 전류 지지층을 형성시키기 위한 층을 선택적으로 에칭하여 반도체 다층 구조 위에 전류 저지층을 형성시키는 단계를 포함하다.
본 발명의 하나의 실시예에 있어서, 상기 전류 저지층을 형성시키는 층의 에칭 단계에서 전류 저지층이 반도체 다층 구조의 중앙부에 형성된다.
본 발명의 또 다른 실시예에 있어서, 상기 전류 저지층을 형성시키는 층의 에칭 단계에서 전류 저지층이 이의 중앙부를 둘러싸고 있는 반도체 다층 구조의 주변부에 형성된다.
본 발명의 또 다른 실시예에 있어서, 상기 전류 저지층으로서AlbGa1-bAs(0≤b≤l)층 또는 (AlcGa1-c)dIn1-dP(0≤c≤1, 0≤d≤1)층이 사용된다.
따라서, 본 발명은 (1) 소자의 발광 효율 및 신뢰성을 크게 향상시킬 수 있는 반도체 발광 소자를 제공하며, 또 (2) 상기 반도체 발광 소자를 제조하는 방법을 제공한다.
본 발명의 상기 및 기타 장점은 첨부한 도면을 참고하여 상세히 설명한다.
바람직한 실시형태의 설명
우선, 본 발명의 작용을 설명한다.
본 발명에 있어서, 반도체 다층 구조 위에 형성된 Ga1-xIn1-xP(0<x<1) 전류 확산층에 의해 전류가 확산되기 때문에, 빛은 넓은 범위의 활성층에서 생성된다. GaInP 전류 확산층은 P 원자보다 더 큰 반경을 갖는 In 원자를 포함한다. 상기 큰 In 원자는 GaInP의 결정성장 도중에 P 원자의 이동을 어렵게 하고, 따라서 결정 결함이 생기기 어렵다. 또한, GaInP은 GaAs 기판 및 이 GaAs 기판 위에 형성된 반도체층과의 격자 부정합이 GaP에 비해 작다. 이는 전류 확산층 자체뿐만 아니라, 발광부인 활성층, 클래드층 등에도 결정 결함이 생기는 것을 어렵게 한다.
전류 확산층의 In 몰조성비 x가 0<x<0.49일 때, GaInP 또는 AlGaInP 활성층으로부터 방출된 빛은 흡수되지 않고 투과할 수 있다. 더욱이 GaAs 기판 및 GaAs 기판 위에 형성된 반도체층과의 격자 부정합에 의한 결정 결함의 생성을 감소시킬 수 있다.
전류 확산층의 In 몰조성비가 x가 0<x<0.27일 때, 전류 확산층의 밴드갭이GaP와 실질적으로 동일하다. 이로써, 활성층에서 발생한 빛은 전류 확산층에 흡수되지 않는다. 따라서, 광흡수에 의한 전류 확산층이 열화되지 않는다.
전류 확산층의 In 몰조성비 x가 두께 방향으로 서서히 변화하면, 격자 왜곡이 서서히 완화된다. 이런 방법으로 격자 왜곡을 감소시킬 수 있다.
전류 확산층의 서서히 변화된 In 몰조성비 x가 0<x<0.49가 되면, GaInP 또는 AlGaInP 활성층으로부터 방출된 빛은 전류 확산층에 흡수되지 않고 투과될 수 있다. 더욱이 GaAs 기판 및 GaAs 기판 위에 형성된 반도체층과의 격자 부정합에 의한 결정 결함을 감소시킬 수 있다.
전류 확산층의 서서히 변화된 In 몰조성비 x를 0<x<0.27로 하면, 밴드갭이 GaP와 실질적으로 동일하다. 이로써, 활성층에서 발생한 빛은 전류 확산층에 흡수되지 않는다. 따라서, 광흡수에 의한 전류 확산층이 열화되지 않는다.
활성층으로서, 화합물 반도체 예컨대 (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1), AlpGa1-pAs(0≤p≤1), 및 InqGa1-qAs(0≤q≤1)가 사용될 수 있다. 상기 재료를 사용함으로써, 결정 결함의 수가 감소된 발광부를 얻을 수 있다.
전류 확산층이 전류 저지층과 전극 사이에 위치하고, 기판, 반도체 다층 구조 및 전류 확산층이 사이에 위치하는 한 쌍의 전극 중 하나로서 전류 확산층에 형성된 전극과 대향하도록 전류 저지층을 형성할 수 있다. 상기 구성에 따라, 전류 지지층이 하부에 형성되지 않은 전류 확산층 부위를 향하여 전류가 흐른다. 따라서, 전류가 활성층의 원하는 영역으로 효율적으로 흐르기 때문에, 이 영역에서의발광 효율이 향상된다. 발광 영역 위에 전극이 형성되지 않기 때문에, 전극이 형성되지 않은 전류 확산층을 통하여 광출력 효율이 향상된다.
예컨대, 전극이 전류 확산층의 중앙부에 형성되고, 전류 저지층이 전류 확산층을 통하여 전극과 대향하도록 형성되면, 전류가 활성층의 주변부로 유도되어 주변부에서의 발광 효율을 향상시키고, 따라서 전극이 형성되지 않은 전류 확산층의 주변부를 통하여 광출력 효율을 향상시킨다.
또한, 전극이 이의 중앙부를 둘러싸고 있는 전류 확산층의 주변부에 형성되고, 전류 저지층이 전류 확산층을 통하여 전극과 대향하도록 형성되면, 전류가 활성층의 중앙부로 유도되어 중앙부에서의 발광 효율을 향상시키고, 따라서 전극이 형성되지 않은 전류 확산층의 중앙부를 통하여 광출력 효율을 향상시킨다.
전류 저지층이 Ga1-aInaP(0<a<1)로 제조되면, 전류 저지층과 GaAs 기판 및 GaAs 기판 위에 형성된 반도체층과의 격자 부정합도 감소되며, 이로써 결정 결함이 더욱 감소된다.
또한, 전류 저지층은 AlbGa1-bAs(0≤b≤1) 및 (AlcGa1-c)dIn1-dP(0≤c≤1, 0≤d≤1)와 같은 Al을 함유하는 화합물 반도체로 제조될 수 있으며, 상기 전류 저지층은 Al을 함유하지 않은 재료로 제조된 보호층을 통하여 반도체 다층 구조 위에 형성될 수 있다. 이는 보호층과 전류 저지층을 선택적으로 에칭하여 원하는 영역에 전류 저지층이 형성되도록 한다.
하기에서는 본 발명의 실시예에 관하여 도면을 사용하여 설명한다.
실시예 1
실시예 1에서는 Ga1-xInxP(0<x<1) 전류 확산층을 포함하는 AlGaInP 반도체 발광 소자에 관하여 설명한다. 도 1은 실시예 1의 반도체 발광 소자의 단면도를 나타낸다.
상기 반도체 발광 소자는 n형 GaAs 기판(1) 위에 형성된 n형 GaAs 버퍼층(2)(예컨대 Si 농도: 5x1017cm-3, 두께: 약 0.5㎛)을 포함하는 LED이다. 버퍼층(2) 위에는 n형(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(3)(예컨대 y=0.5, z=0.5, Si 농도: 5x1017cm-3, 두께: 약 1.0㎛), (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 활성층(4)(예컨대 y=0, z=0.5, 두께: 약 0.5㎛) 및 p형(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(5)(예컨대 y=0.5, z=0.5, Zn 농도: 5x1017cm-3, 두께: 약 1.0㎛)으로 구성된 반도체 다층 구조(12)가 형성된다. 반도체 다층 구조(12) 위에 p형 Ga1-xInxP(0<x<1) 전류 확산층(6)(예컨대 x=0.40, Zn 농도: 5x1018cm-3, 두께: 약 5.0㎛)이 형성된다. p형 전류 확산층(6)의 중앙부에는 p형 전극(11)이 형성되며, n형 기판(1)의 전체 후면에 n형 전극(10)이 형성된다.
본 실시예의 반도체 발광 소자가 Ga1-xInxP(x=0.40) 전류 확산층(6)을 포함하기 때문에, 격자 왜곡은 하기 도 2를 참조하여 설명한 바와 같이 개선될 수 있다.
도 2는 Ga1-xlnxP의 In몰조성비 x와 GaAs에 대한 격자 부정합과의 관계를 나타내는 그래프이다. 도 2에서 알 수 있는 바와 같이, Ga1-xInxP의 격자 상수는 GaAs와 일치하며, 즉 In 몰조성비 x가 약 0.49일 때 이들의 격자 부정합율은 0이 된다. 본 실시예에서 Ga1-xInxP(x=0.40) 전류 확산층(6)의 격자 부정합율은 약 -0.6%이다. 따라서, 본 실시예에서 격자 왜곡은 도 13의 종래 반도체 발광 소자에 있어서 GaAs를 갖는 GaP 전류 확산층의 격자 부정합율 약 -3.54%에 비해서 83%로 감소된다.
본 실시예의 반도체 발광 소자에 있어서, 전류 확산층(6)은 Ga1-xInxP(x=0.40)로 제조되는 반면, 활성층(4)은 (AlyGa1-y)zIn1-zP(y=0, z=0.5)로 제조된다. 상기 구성에 따라, 활성층(4)에서 발생한 광이 전류 확산층(6)으로 흡수되지 않는다. 이를 도 3을 참조하여 설명한다.
도 3은 Ga1-xInxP의 In 몰조성비 x와 Ga1-xInxP의 밴드갭 Eg와의 관계를 나타내는 그래프이다. 도 3으로부터 알 수 있는 바와 같이, Ga1-xInxP의 In 몰조성비 x가 0<x≤0.27인 경우에는 간접 천이인 X천이가 나타난다. 따라서, 실질적으로 GaP의 밴드갭 Eg=2.27eV와 동일한 밴드갭이 얻어진다. Ga1-xInxP의 In 몰조성비 x가 0.27<x<1인 경우에는 직접 천이인 Γ 천이가 나타난다. 따라서, 밴드갭은 GaP의 밴드갭보다도 작다. 본 실시예에서 Ga1-xInxP(x=0.40) 전류 확산층(6)의 밴드갭 Eg는약 2.0eV이고, 활성층(4)의 밴드갭 즉, Eg=1.9eV에 보다 더 크다. 따라서, 활성층(4)에서 발생한 광은 전류 확산층(6)에 흡수되지 않고, 반도체 발광 소자의 표면을 통하여 출력된다.
따라서, 본 실시예의 반도체 발광 소자에 있어서, 전류 확산층(6)의 결정 결함의 수가 감소될 수 있으며, 발광부인 활성층(4)등의 전위에 의한 결정 결함의 수가 크게 감소할 수 있다. 이는 소자의 발광 효율 및 신뢰성을 크게 향상시킨다. 또한, 활성층(4)에서 발생한 광이 전류 확산층(6)에 흡수되지 않기 때문에, 발광효율이 감소하지 않고, 광흡수에 의한 반도체 발광 소자의 특성이 열화되지도 않는다. 실제로, 반도체 발광 소자가 파장 650nm의 적색 LED인 경우, 발광 효율이 종래 소자에 비해 약 20% 향상되며, 20mA, 60℃ 구동하에서 광도가 반이 될 때까지 필요한 시간이 약 1.5배에 증가하기 때문에 신뢰성도 향상된다.
본 실시예에 있어서, n형 클래드층, 활성층 및 p형 클래드층을 구성하는 (AlyGa1-y)zIn1-zP의 몰조성비 y 및 z는 적절히 변경될 수 있다. 이것은 또한 하기 실시예에 적용된다. 본 발명에 따른 반도체 발광 소자는 본 실시예 및 하기 실시예에 기재된 바와 같이 LED에 한정되지 않으며, 상기 소자가 GaAs 기판과 격자 정합하는 화합물 반도체 재료를 사용한 표면 발광형의 반도체 발광 소자이면, 임의의 다른 형태일 수도 있다.
실시예 2
실시예 2의 반도체 발광 소자에 있어서, Ga1-xInxP 전류 확산층의 In 몰조성비 x는 실시예 1과 상이하다. 도 4는 실시예 2의 반도체 발광 소자의 단면도를 나타낸다.
본 실시예의 반도체 발광 소자는 n형 GaAs 기판(1) 위에 형성된 n형 GaAs 버퍼층(22)(예컨대 Si 농도: 5x1017cm-3, 두께: 약 0.5㎛)을 포함하는 LED이다. 상기 버퍼층(22) 위에는 n형(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(23)(예컨대 y=1.0, z=0.5, Si 농도: 5x1017cm-3, 두께: 약 1.0㎛), (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 활성층(24)(예컨대 y=0.45, z=0.5, 두께: 약 0.5㎛) 및 p형(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(25)(예컨대 y=1.0, z=0.5, Zn 농도: 5x1017cm-3, 두께: 약 1.0㎛)으로 구성된 반도체 다층 구조(212)가 형성된다. 반도체 다층 구조(212) 위에 p형 Ga1-xInxP(0<x<1) 전류 확산층(26)(예컨대 x=0.2, Zn 농도: 5x1018cm-3, 두께: 약 5.0㎛)이 형성된다. p형 전류 확산층(26)의 중앙부에는 p형 전극(11)이 형성되며, n형 기판(1)의 전체 후면에 n형 전극(210)이 형성된다.
본 실시예의 반도체 발광 소자가 Ga1-xInxP(x=0.2) 전류 확산층(26)을 포함하기 때문에, 격자 부정합율은 도 2에서 관찰되는 바와 같이 약 -2.1%이다. 이것은 본 실시예의 격자 왜곡이 도 13의 종래 반도체 발광 소자에 있어서 GaAs를 갖는 GaP 전류 확산층의 격자 부정합율 약 -3.54%에 비하여 약 40%로 감소됨을 의미한다.
비록 본 실시예에서 격자 왜곡의 감소 효과는 실시예 1에 비해 작지만, 단 실시예에서 전류 확산층의 밴드갭을 실시예 1보다 더 크게 할 수 있다. 도 3에서 관찰되는 바와 같이, Ga1-xInxP(x=0.2) 전류 확산층(26)의 밴드갭 Eg는 GaP의 밴드갭과 거의 동일한 2.27eV이고, 활성층(24)의 밴드갭 Eg=2.18eV보다는 더 크다. 따라서, 활성층(24)에서 발생한 녹색광은 전류 확산층(26)에 흡수되지 않고, 반도체 발광 소자의 표면을 통하여 출력된다.
따라서, 본 실시예의 반도체 발광 소자에 있어서, 전류 확산층(26)에서 결정결함의 생성이 감소된다. 이는 소자의 발광 효율 및 신뢰성을 크게 향상시킨다. 또한, 활성층(24)에서 발생한 녹색광이 전류 확산층(26)에 흡수되지 않기 때문에, 발광 효율이 감소하지 않고, 광흡수에 의한 반도체 발광 소자의 특성이 열화되지도 않는다. 실제로, 반도체 발광 소자가 파장 550nm의 녹색 LED인 경우, 발광 효율이 종래 소자에 비해 약 30% 향상되며, 20mA, 60℃ 구동하에서 광도가 반이 될 때까지 필요한 시간이 약 2배에 증가하기 때문에 신뢰성도 향상된다.
실시예 3
실시예 3의 반도체 발광 소자에 있어서, Ga1-xInxP 전류 확산층의 In 몰조성비 x는 실시예 1 및 2와 상이하다. 도 5는 실시예 3의 반도체 발광 소자의 단면도를 나타낸다.
본 실시예의 반도체 발광 소자는 n형 GaAs 기판(21) 위에 형성된 n형 GaAs 버퍼층(32)(예컨대 Si 농도: 5x1017cm-3, 두께: 약 0.5㎛)을 포함하는 LED이다. 버퍼층(32) 위에는 n형(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(33)(예컨대 y=1.0, z=0.5, Si 농도: 5x1017cm-3, 두께: 약 1.0㎛), (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 활성층(34)(예컨대 y=0.30, z=0.5, 두께: 약 0.5㎛) 및 p형(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(35)(예컨대 y=1.0, z=0.5, Zn 농도: 5x1017cm-3, 두께: 약 1.0㎛)으로 구성된 반도체 다층 구조(312)가 형성된다. 반도체 다층 구조(312) 위에 p형 Ga1-xInxP(0<x<1) 전류 확산층(36)(예컨대 x=0.01, Zn 농도: 5x1018cm-3, 두께: 약 5.0㎛)이 형성된다. p형 전류 확산층(36)의 중앙부에는 p형 전극(311)이 형성되며, n형 기판(31)의 전체 후면에 n형 전극(310)이 형성된다.
본 실시예의 반도체 발광 소자가 Ga1-xInxP(x=0.01) 전류 확산층(36)을 포함하기 때문에, 도 2에서 관찰되는 바와 같이 격자 부정합율은 GaAs를 갖는 GaP 전류확산층의 격자 부정합율이 약 -3.54%인 도 13의 종래 반도체 발광 소자에 비하여 악간 감소된다. 그러나, 본 실시예에 있어서 Ga1-xInxP(x=0.01) 전류 확산층(36)을 사용한 것은 하기 이유로 인해 GaP층을 사용한 것에 비해 결정성을 향상시킨다.
GaP층에 있어서, Ga 원자가 GaP 결정 속에서 P 원자와 강하게 결합하기 때문에, Ga 원자는 결정의 성장 표면에서 단지 약간 확산(이동)하여, 양호한 층형 결정성장이 아닌 성형 성장을 야기한다. 이는 결정 결함을 생성시키는 경향이 있다. 반면, In 원자를 함유하는 GaInP층에서는 비록 In 원자의 양이 작지만 결정 결함의 생성이 크게 감소한다. 이것은 In 원자와 P 원자의 결합 에너지가 작아서 In 원자가 결정의 성장 표면을 확산(이동)하기 쉽기 때문이다. 상기 In 원자의 확산과 함께, Ga 원자도 또한 확산하는 경향이 있다. 이것은 양호한 층장 결정 성장을 제공하고, 결정 결함의 생성을 감소시키며, 이로써 양호한 결정성을 제공한다.
본 실시예의 반도체 발광 소자에 있어서, 도 3에서 관찰되는 바와 같이 Ga1-xInxP(x=0.01) 전류 확산층(36)의 밴드갭 Eg가 GaP의 밴드갭과 거의 동일한 2.27eV이고, (AlyGa1-y)zIn1-zP(y=0.30, z=0.5) 활성층(34)의 밴드갭보다 더 크다. 따라서, 할성층(34)에서 발생한 황색광은 전류 확산층(36)에 흡수되지 않고, 반도체 발광 소자의 상부 표면을 통하여 출력된다.
따라서, 본 실시예의 반도체 발광 소자에 있어서, 전류 확산층(36)에서 결정결함의 생성이 감소된다. 이는 소자의 발광 효율 및 신뢰성을 크게 향상시킨다. 또한, 활성층(34)에서 발생한 황색광이 전류 확산층(36)에 흡수되지 않기 때문에, 발광 효율이 감소하지 않고, 광흡수에 의한 반도체 발광 소자의 특성이 열화되지도 않는다. 실제로, 반도체 발광 소자가 파장 590nm의 황색 LED인 경우, 발광 효율이 약 20% 향상되며, 20mA, 60℃ 구동하에서 광도가 반이 될 때까지 필요한 시간이 약 1.5배에 증가하기 때문에 신뢰성도 향상된다.
실시예 4
실시예 4의 반도체 발광 소자에 있어서, Ga1-xInxP 전류 확산층의 In 몰조성비 x를 두께 방향으로 서서히 변화하고, InqGa1-qAs(0≤q≤1)를 활성층으로 사용한다. 도 6은 실시예 4의 반도체 발광 소자의 단면도를 나타낸다.
본 실시예의 반도체 발광 소자는 n형 GaAs 기판(61) 위에 형성된 n형 GaAs 버퍼층(62)(예컨대 Si 농도: 5x1017cm-3, 두께: 약 0.5㎛)을 포함하는 LED이다. 상기 버퍼층(62) 위에는 n형(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(63)(예컨대 y=0.5, z=0.5, Si 농도: 5x1017cm-3, 두께: 약 1.0㎛), InqGa1-qAs(0≤q≤1) 활성층(64)(예컨대 q=0.6, 두께: 약 0.5㎛) 및 p형(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(65)(예컨대 y=0.5, z=0.5, Zn 농도: 5x1017cm-3, 두께: 약 1.0㎛)으로 구성된 반도체 다층 구조(612)가 형성된다. 반도체 다층 구조(612) 위에 p형 Ga1-xInxP(0<x<1) 전류 확산층(66)(예컨대 x=0.4→0.2, Zn 농도: 5x1018cm-3, 두께: 약 5.0㎛)이 형성된다. p형 전류 확산층(66)의 중앙부에 p형 전극(611)이 형성되며, n형 기판(61)의 전체 후면에 n형 전극(610)이 형성된다.
본 실시예에서, Ga1-xInxP 전류 확산층(66)의 In 몰조성비 x를 P형 클래드층(65)에서 시작하여 두께 방향으로 약 0.4에서 약 0.2까지 서서히 변화한다. 따라서 격자 부정합에 의한 격자 왜곡이 서서히 감소되어, 발광부에 격자 왜곡이 생기는 것을 최소화할 수 있다.
본 실시예의 반도체 발광 소자에 있어서, Ga1-xInxP(x=0.4→0.2) 전류 확산층(66)의 밴드갭 Eg는 InqGa1-qAs(q=0.6) 활성층(64)의 밴드갭보다 더 크다. 따라서, 활성층(64)에서 발생한 적외선은 전류 확산층(66)에 흡수되지 않고, 반도체 발광소자의 상부 표면을 통하여 출력될 수 있다.
따라서, 본 실시예의 반도체 발광 소자에 있어서, 격자 왜곡이 감소되며, 이로써 발광 효율 및 신뢰성이 크게 향상된다. 또한, 활성층(64)에서 발생한 적외선이 전류 확산층(66)에 흡수되지 않기 때문에, 발광 효율이 감소하지 않고, 광흡수에 의한 반도체 발광 소자의 특성이 열화되지도 않는다. 실제로, 반도체 발광 소자가 파장 950nm의 적외선 LED인 경우, 발광 효율이 약 30% 향상되며, 20mA, 60℃ 구동하에서 광도가 반이 될 때까지 필요한 시간이 약 1.8배에 증가하기 때문에 신뢰성도 향상된다.
본 실시예에 있어서, 활성층을 구성하는 InqGa1-qAS의 몰조성비 q는 적절히 변경될 수 있다. InqGa1-qAs(0≤q≤1)층은 n형 클래드층 및 p형 클래드층으로 사용될 수 있다.
실시예 5
실시예 5에서, Ga1-xInxP 전류 확산층의 In 몰조성비 x가 두께 방향으로 서서히 변화된 AlGaAs 반도체 발광 소자를 설명한다. 도 7은 실시예 5의 반도체 발광소자의 단면도를 나타낸다.
본 실시예의 반도체 발광 소자는 n형 GaAs 기판(71) 위에 형성된 n형 GaAs 버퍼층(72)(예컨대 Si 농도: 5x1017cm-3, 두께: 약 0.5㎛)을 포함하는 LED이다. 상기 버퍼층(72) 위에는 n형 AlpGa1-pAs(0≤p≤1) 클래드층(73)(예컨대 p=0.7, Si 농도: 5x1017cm-3, 두께: 약 1.0㎛), AlpGa1-pAs(0≤p≤1) 활성층(74)(예컨대 p=0, 두께: 약 0.5㎛) 및 p형 AlpGa1-pAs(0≤p≤1) 클래드층(75)(예컨대 p=0.7, Zn 농도: 5x1017cm-3, 두께: 약 1.0㎛)으로 구성된 반도체 다층 구조(712)가 형성된다. 반도체 다층 구조(712) 위에 p형 Ga1-xInxP(0<x<1) 전류 확산층(76)(예컨대 x=0.2→0.01, Zn 농도: 5x1018cm-3, 두께: 약 5.0㎛)이 형성된다. 또한, 전류 확산층(76)의 위에 p형 Ga1-xInxP(0<x<1) 전류 확산층(77)(예컨대 x=0.01, Zn 농도: 5x1018cm-3, 두께: 약 2.0㎛)이 형성된다. p형 전류 확산층(77)의 중앙부에 p형 전극(711)이 형성되고, n형 기판(71)의 전체 후면에 n형 전극(710)이 형성된다.
본 실시예에서, Ga1-xInxP 전류 확산층(76)의 In 몰조성비 x를 p형 클래드층(75)에서 시작하여 두께 방향으로 0.2에서 0.01까지 서서히 변화한다. 따라서 격자 부정합에 의한 격자 왜곡이 서서히 감소되어, 발광부에 격자 왜곡이 생기는 것을 최소화할 수 있다.
본 실시예의 반도체 발광 소자에 있어서, Ga1-xInxP(x=0.2→0.01) 전류 확산층(76)의 밴드갭 Eg는 AlPGa1-pAs(p=0) 활성층(74)의 밴드갭보다 더 크다. 따라서, 활성층(74)에서 발생한 적외선은 전류 확산층(76)에 흡수되지 않고, 반도체 발광소자의 상부 표면을 통하여 출력될 수 있다.
따라서, 본 실시예의 반도체 발광 소자에 있어서, 격자 왜곡이 감소되며, 이로써 발광 효율 및 신뢰성이 향상된다. 또한, 활성층(74)에서 발생한 적외선이 전류 확산층(76)에 흡수되지 않기 때문에, 발광 효율이 감소하지 않고, 광흡수에 의한 반도체 발광 소자의 특성이 열화되지도 않는다. 실제로, 반도체 발광 소자가 파장 850nm의 적외선 LED인 경우, 발광 효율이 약 10% 향상되며, 20mA, 60℃ 구동하에서 광도가 반이 될 때까지 필요한 시간이 약 1.3배에 증가하기 때문에 신뢰성도 향상된다.
본 실시예에 있어서, n형 클래드층, 활성층 및 p형 클래드층을 구성하는 AlpGa1-pAs의 몰조성비 p는 적절히 변경될 수 있다.
실시예 6
실시예 6에서는, 반도체 다층 구조의 중앙부에 전류 저지층이 형성되고, 상기 전류 저지층 위에 Ga1-xInxP(0<x<1) 전류 확산층이 형성된 AlGaInP 반도체 발광 소자에 관해서 설명한다. 도 8은 실시예 6의 반도체 발광 소자의 단면도를 나타낸다.
본 실시예의 반도체 발광 소자는 n형 GaAs 기판(81) 위에 형성된 n형 GaAs버퍼층(82)(예컨대 Si 농도: 5×1017cm-3, 두께: 약 0.5㎛)을 포함하는 LED이다. 상기 버퍼층(82) 위에 n형 (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(83)(예컨대 y=1.0, z=0.5, Si 농도: 5×1017cm-3, 두께: 약 1.0㎛), (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 활성층(84)(예컨대 y=0.15, z=0.5, 두께: 약 0.5㎛) 및 p형 (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(85)(예컨대 y=1.0, z=0.5, Zn 농도 5×1017cm-3, 두께: 약 1.0㎛)으로 구성된 반도체 다층 구조(812)가 형성된다.
반도체 다층 구조(812)의 중앙부에 n형 Ga1-aInaP(0<a<1) 전류 저지층(88)(예컨대 a=0.2, Si 농도: 5x1017cm-3, 두께: 약 0.5㎛)이 형성된다. 상기 반도체 다층 구조(812)의 위에 p형 Ga1-xInxP(0<x<1) 전류 확산층(86)(예컨대 x=0.2, Zn 농도: 5x1018cm-3, 두께: 약 0.5㎛)이 형성되어, 전류 저지층(88)을 덮는다. p형 전류 확산층(86)을 통하여 전류 저지층(88)과 대향하는 p형 전류 확산층(86)의 중앙부에 p형 전극(811)이 형성되며, n형 기판(81)의 전체 후면에 n형 전극(810)이 형성된다.
본 실시예에서, 반도체 다층 구조(812)의 중앙부에 전류 저지층(88)이 형성되고, 전류 저지층(88) 위에 전류 확산층(86)이 형성된다. 상기 구성에 따라, p형 전극(811)으로부터 흐르는 전류는 전류 확산층(86)의 주변부를 향하여 더욱 확산된다. 이는 p형 전극(811)이 형성되지 않은 전류 확산층(86)의 주변부를 통한 광출력효율을 향상시킨다. 또한, 전류 저지층(88)이 n형 Ga1-aInaP(0<a<1)로 제조되기 때문에, 전류 확산층(86)과 같이 격자 왜곡을 감소시키고 소자의 발광 효율 및 신뢰성을 향상시킨다. 실제로, 반도체 발광 소자가 파장 610nm의 오렌지색 LED인 경우, 발광 효율이 약 30% 형성되며, 20mA, 60℃ 구동하에서 광도가 반이 될 때까지 필요한 시간이 약 2.5배에 증가하기 때문에 신뢰성도 향상된다.
본 실시예에 있어서, 발광부의 중앙부에 주입되는 전류를 저지하기 위해 반도체 다층 구조의 중앙부에 전류 저지층이 형성된다. 또한, 반도체 다층 구조가 기판의 중앙부에 형성되어 반도체 다층 구조의 주위를 덮도록 전류 저지층이 형성될 수 있다. 본 실시예에 있어서, 전류 저지층은 기판과 동일한 도전형으로 도전된다. 또한, 전류 저지층이 절연성 재료로 제조될 수 있다. 이것의 후술하는 실시예 8에도 또한 적용된다.
실시예 7
실시예 7에서는, 반도체 다층 구조의 중앙부를 둘러싸는 반도체 다층 구조의 주변부에 전류 저지층이 형성되고, 상기 전류 저지층 위에 Ga1-xInxP(0<x<1) 전류 확산층이 형성된 AlGaInP 반도체 발광 소자에 관해서 설명한다. 도 9은 실시예 7의 반도체 발광 소자의 단면도를 나타낸다.
본 실시예의 반도체 발광 소자는 n형 GaAs 기판(91) 위에 형성된 n형 GaAs 버퍼층(92)(예컨대 Si 농도: 5×1017cm-3, 두께: 약 0.5㎛)을 포함하는 LED이다. 상기 버퍼층(92) 위에 n형 (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(93)(예컨대y=1.0, z=0.5, Si 농도: 5×1017cm-3, 두께: 약 1.0㎛), (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 활성층(94)(예컨대 y=0.4, z=0.5, 두께: 약 0.5㎛) 및 p형 (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(95)(예컨대 y=1.0, 2=0.5, Zn 농도: 5×1017cm-3, 두께: 약 1.0㎛)으로 구성된 반도체 다층 구조(912)가 형성된다.
반도체 다층 구조의 중앙부를 둘러싸는 반도체 다층 구조(912)의 주변부에 n형 Ga1-aInaP(0<a<1) 전류 저지층(98)(예컨대 a=0.2, Si 농도: 5x1017cm-3, 두께: 약 0.5㎛)이 형성된다. 상기 반도체 다층 구조(912)의 위에 p형 Ga1-xInxP(0<x<1) 전류 확산층(96)(예컨대 x=0.2, Zn 농도: 5x1018cm-3, 두께: 약 0.5㎛)이 형성되어, 전류 저지층(98)을 덮는다. 중앙부를 둘러싸는 p형 전류 확산층(96)의 주변부에 p형 전극(911)이 형성되며, n형 기판(91)의 전체 후면에 n형 전극(910)이 형성된다.
본 실시예에서, 중앙부를 둘러싸는 반도체 다층 구조(912)의 주변부에 전류 저지층(98)이 형성되고, 전류 저지층(98) 위에 전류 확산층(96)이 형성된다. 상기 구성에 따라, p형 전극(911)으로부터 흐르는 전류는 전류 확산층(96)의 중앙부에 집중된다. 이는 p형 전극(911)이 형성되지 않은 전류 확산층(96)의 중앙부를 통한 광출력 효율을 더욱 향상시킨다. 또한, 전류 저지층(98)이 n형 Ga1-aInaP(0<a<1)로 제조되기 때문에, 전류 확산층(96)과 같이 격자 왜곡을 감소시키고 소자의 발광 효율 및 신뢰성을 향상시킨다. 실제로, 반도체 발광 소자가 파장 550nm의 녹색 LED인경우, 발광 효율이 약 35% 향상되며, 20mA, 60℃ 구동하에서 광도가 반이 될 때까지 필요한 시간이 약 2.7배에 증가하기 때문에 신뢰성도 향상된다.
본 실시예에 있어서, 발광부의 주변부에 주입되는 전류를 저지하기 위해 중앙부를 둘러싸는 반도체 다층 구조의 주변부에 전류 저지층이 형성된다. 또한, 중앙부를 둘러싸는 기판의 주변부에 반도체 다층 구조를 형성할 수 있으며, 반도체 다층 구조에 의해 둘러싸인 부분을 덮도록 전류 저지층이 형성된다. 본 실시예에 있어서, 전류 저지층은 기판과 동일한 도전형으로 도통된다. 또한, 전류 저지층이 절연성 재료로 제조될 수 있다. 이것의 후술하는 실시예 9에도 또한 적용된다.
실시예 8
실시예 8에서는, 반도체 다층 구조의 중앙부에 Al을 함유하는 화합물 반도체, 예컨대 (AlcGa1-c)dIn1-dP(0≤c≤1, 0≤d≤1)로 제조된 전류 저지층이 형성되고, 상기 전류 저지층 위에 Ga1-xInxP(0<x<1) 전류 확산층이 형성된 AlGaInP 반도체 발광 소자에 관해서 설명한다. 도 10c는 실시예 8의 반도체 발광 소자의 단면도를 나타낸다.
본 실시예의 반도체 발광 소자는 n형 GaAs 기판(101) 위에 형성된 n형 GaAs 버퍼층(102)(예컨대 Si 농도: 5×1017cm-3, 두께: 약 0.5㎛)을 포함하는 LED이다. 버퍼층(102) 위에 n형(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(103)(예컨대 y=1.0, z=0.5, Si 농도: 5×1017cm-3, 두께, 약 1.0㎛), (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 활성층(104)(예컨대 y=0.45, z=0.5, 두께: 약 0.5㎛) 및 p형 (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(105)(예컨대 y=1.0, 2=0.5, Zn 농도: 5×1017cm-3, 두께: 약 1.0㎛)으로 구성된 반도체 다층 구조(1012)가 형성된다.
상기 반도체 다층 구조(1012) 위에 p형 Ga1-rInrP(0<r<1) 보호층(109)(예컨대 r=0.2, Zn 농도: 5x1018cm-3, 두께: 약 0.5㎛)이 형성된다. 보호층(109) 위에 n형 (AlcGa1-c)dIn1-dP(0≤c≤1, 0≤d≤1) 전류 저지층(108)(예컨대 c=0.2, d=0.5, Si 농도: 5x1017cm-3, 두께: 약 0.5㎛)이 형성된다. 반도체 다층 구조(1012) 위에 전류 저지층(108)을 덮는 p형 Ga1-xInxP(0<x<1) 전류 확산층(106)(예컨대 x=0.2, Zn 농도: 5x1018cm-3, 두께: 약 0.5㎛)이 형성된다. p형 전류 확산층(106)의 중앙부에는 전류 확산층(106)을 통하여 전류 저지층(108)과 대향하는 p형 전극(1011)이 형성되고, n형 기판(101)의 전체 후면에는 n형 전극(1010)이 형성된다.
본 실시예의 반도체 발광 소자는, 예컨대 하기 방법으로 제작된다.
우선, 도 10a에 도시된 바와 같이, n형 GaAS 기판(101)에 n형 GaAS 버퍼층(102), n형 (AlyGa1-y)zIn1-zP 클래드층(103), (AlyGa1-y)zIn1-zP 활성층(104), p형 (AlyGa1-y)zIn1-zP 클래드층(105), p형 Ga1-rInrP 보호층(109), 및 n형 (AlcGa1-c)dIn1-dP로 제조된 전류 저지층을 형성시키기 위한 층(108a)이 순차적으로 형성된다.
그리고 나서, 도 10b에 도시된 바와 같이, 보호층(109)의 중앙부만을 남기고 전류 저지층 형성용 층(108a)을 에칭하여 전류 저지층(108)을 형성시킨다. 상기 에칭에서, Al 의존성 에칭 속도를 갖는 엣첸트, 예컨대 인산(H3PO4) 엣첸트가 사용된다. 상기 엣첸트를 사용함으로써, Al을 함유하는 화합물 반도체로 제조된 전류 저지층 형성용 층(108a) 및 Al을 함유하지 않은 재료로 제조된 보호층(109)이 선택적으로 에칭되어, 보호층(109)에 도달할 때 에칭을 중지시킬 수 있다.
그 후, 도 10c에 도시한 바와 같이, p형 Ga1-xInxP 전류 확산층(106)이 상기 얻어진 구조 위에서 성장되며, n형 전극(1010) 및 p형 전극(1011)이 형성되어 반도체 발광 소자가 완성된다.
따라서, 본 실시예의 반도체 발광 소자에 있어서, 전류 저지층(108)은 Al을 함유하는 (AlcGa1-c)dIn1-dP(r=0.2, d=0.5)로 제조된다. 따라서, 전류 저지층(108)과 Ga1-rInrP(r=0.2) 보호층(109) 사이에 선택적 에칭이 가능하다. 이로써 제조 공정에서의 수율이 크게 증가되고, 생산비용이 감소된다.
실시예 9
실시예 9에서는, 중앙부를 둘러싸는 반도체 다층 구조의 주변부에 Al을 함유하는 화합물 반도체, 예컨대 AlbGa1-bAs(0≤b≤1)로 제조된 전류 저지층이 형성되고, 상기 전류 저지층 위에 Ga1-xInxP(0<x<1) 전류 확산층이 형성된 AlGaInP 반도체 발광 소자에 관해서 설명한다. 도 11c는 실시예 9의 반도체 발광 소자의 단면도를 나타낸다.
본 실시예의 반도체 발광 소자는 n형 GaAs 기판(111) 위에 형성된 n형 GaAs 버퍼층(112)(예컨대 Si 농도: 5×1017cm-3, 두께: 약 0.5㎛)을 포함하는 LED이다. 버퍼층(112) 위에 n형(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(113)(예컨대 y=1.0, z=0.5, Si 농도: 5×1017cm-3, 두께: 약 1.0㎛), (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 활성층(114)(예컨대 y=0.4, z=0.5, 두께: 약 0.5㎛) 및 p형 (AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1) 클래드층(115)(예컨대 y=1.0, z=0.5, 2n 농도: 5×1017cm-3, 두께: 약 1.0㎛)으로 구성된 반도체 다층 구조(1112)가 형성된다.
상기 반도체 다층 구조(1112) 위에 p형 Ga1-rInrP(0<r<1) 보호층(119)(예컨대 r=0.2, Zn 농도: 5x1018cm-3, 두께: 약 0.5㎛)이 형성된다. 중앙부를 둘러싸는 보호층(119)의 주변부 위에 n형 AlbGa1-bAs(0≤b≤1) 전류 저지층(118)(예컨대 b=0.2, Si 농도: 5x1017cm-3, 두께: 약 0.5㎛)이 형성된다. 반도체 다층 구조(1112) 위에 전류 저지층(118)을 덮는 p형 Ga1-xInxP(0<x<1) 전류 확산층(116)(예컨대 x=0.2, Zn 농도: 5x1018cm-3, 두께: 약 0.5㎛)이 형성된다. 중앙부를 둘러싸는 p형 전류 확산층(116)의 주변부에는 전류 확산층(116)을 통하여 전류 저지층(118)과 대향하는 p형 전극(1111)이 형성되고, n형 기판(111)의 전체 후면에는 n형 전극(1110)이 형성된다.
본 실시예의 반도체 발광 소자는, 예컨대 하기 방법으로 제작된다.
우선, 도 11a에 도시된 바와 같이, n형 GaAs 기판(111) 위에 n형 GaAs 버퍼층(112), n형 (AlyGa1-y)zIn1-zP 클래드층(113), (AlyGa1-y)zIn1-zP 활성층(114), p형 (AlyGa1-y)zIn1-zP 클래드층(115), p형 Ga1-rInrP 보호층(119), 및 n형 AlbGa1-bAs로 제조된 전류 저지층을 형성시키기 위한 층(118a)이 순차적으로 형성된다.
그리고 나서, 도 11b에 도시된 바와 같이, 중앙부를 둘러싸는 보호층(119)의 주변부만을 남기고 전류 저지층 형성용 층(118a)을 에칭하여 전류 저지층(118)을 형성시킨다. 상기 에칭에서, Al 의존성 에칭 속도를 갖는 엣첸트, 예컨대 인산(H3PO4) 엣첸트가 사용된다, 상기 엣첸트를 사용함으로써, Al을 함유하는 화합물 반도체로 제조된 전류 저지층 형성용 층(118a) 및 Al을 함유하지 않은 재료로 제조된 보호층(119)이 선택적으로 에칭되어, 보호층(119)에 도달할 때 에칭을 중지시킬 수 있다.
그 후, 도 11c에 도시한 바와 같이, p형 Ga1-xInxP 전류 확산층(116)이 상기 얻어진 구조 위에서 성장되며, n형 전극(1110) 및 p형 전극(1111)이 형성되어 반도체 발광 소자가 완성된다.
본 실시예의 반도체 발광 소자에 있어서, 전류 저지층(118)은 Al을 함유하는 AlbGa1-bAs(b=0.2)로 제조된다. 따라서, 전류 저지층(118)과 Al을 함유하지 않는 Ga1-rInrP(r=0.2) 보호층(119) 사이에 선택적 에칭이 가능하다. 이로써 제조 공정에서의 수율이 크게 증가되고, 생산비용이 감소된다.
상술한 바와 같이, 본 발명에 따르면 전류 확산층의 격자 왜곡이 감소될 수 있다. 이는 전류 확산층 자체의 결정 결함의 생성을 감소시킬 뿐만 아니라 활성층등의 발광부에서의 결정 결함의 생성을 억제시킨다. 그 결과, 발광 효율 및 신뢰성이 크게 증가한다.
전류 확산층의 In 몰조성비 x를 0<x<0.49로 설정함으로서, GaInP층 또는 AlGaInP층으로부터 방출된 광은 흡수되지 않고 투과된다. 또한, 전류 확산층의 결정의 결함의 생성이 감소된다. 그 결과, 발광 효율 및 신뢰성이 더욱 증가한다.
전류 확산층의 In 몰조성비 x를 0<x<0.27로 설정함으로써, 광이 전류 확산층에 흡수되지 않고, 전류 확산층의 결정성이 증가한다. 그 결과, 발광 효율 및 신뢰성이 더욱 증가한다.
전류 확산층의 In 몰조성비 x를 두께 방향으로 서서히 변화함으로써, 격자 왜곡이 서서히 완화된다. 이는 격자 왜곡을 더욱 감소시키며, 따라서 발광 효율 및 신뢰성이 증가한다,
전류 확산층의 변화시킨 In 몰조성비 x를 0<x<0.49로 설정함으로서, GaInP층 또는 AlGaInP층으로부터 방출된 광은 흡수되지 않고 투과된다. 또한, 결정 결함의 생성이 감소된다. 그 결과, 발광 효율 및 신뢰성이 더욱 증가한다.
전류 확산층의 변화시킨 In 몰조성비 x를 0<x<0.27로 설정함으로써, 전류 확산층에서 흡수되지 않고, 전류 확산층의 결정성이 증가한다. 그 결과, 발광 효율 및 신뢰성이 더욱 증가한다.
(AlyGa1-y)zIn1-zP(0≤y≤1, 0≤z≤1), AlpGa1-pzAs(0≤p≤1), InqGa1-qAs(0≤q≤1) 등으로 제조된 발광부를 포함하는 반도체 발광 소자에 상기 전류 확산층을 사용함으로써, 발광부에 결정 결함이 생성되는 것을 방지한다. 이는 소자의 발광 효율을 향상시킨다.
전류 확산층을 통하여 전극과 대향하도록 전류 저지층이 형성됨으로써, 전류 저지층이 형성되지 않은 전류 확산층으로 효율적으로 전류가 유도된다. 이로써 발광 효율이 향상되고, 또한 전극이 형성되지 않은 전류 확산층을 통하여 광출력 효율이 향상된다.
예컨대, 전극이 전류 확산층의 중앙부에 형성될 수 있으며, 전류 저지층은 전류 확산층을 통하여 전극과 대향하도록 형성될 수 있다. 이 경우, 전극이 형성되지 않은 전류 확산층의 주변부를 통한 광출력 효율이 증가된다.
또한, 전극이 중앙부를 둘러싸는 전류 확산층의 주변부에 형성되고, 전류 확 산층을 통하여 전극과 대향하도록 전류 저지층이 형성된다. 이 경우, 전극이 형성되지 않은 전류 확산층의 중앙부를 통한 광출력 효율이 증가된다.
전류 저지층에 Ga1-aInaP(0<a<1)를 사용함으로써, 전류 저지층의 격자 왜곡이 감소된다. 이는 소자 발광 효율 및 신뢰성을 향상시킨다.
전류 지지층에 AlbGa1-bAs(0≤b≤1) 및 (AlcGa1-c)dIn1-dP(0≤c≤1, 0≤d≤1)와같이 Al을 함유하는 화합물 반도체를 사용함으로써, 선택적 에칭에 의해 원하는 영역에 전류 저지층이 형성될 수 있다. 이는 제조 공정에서 수율을 크게 증가시키고 생산 비용을 크게 감소시킨다.
다양한 기타 변형은 본 발명의 범위 및 정신을 벗어남이 없이 당업자에 의해 용이하게 변형될 수 있다. 따라서, 본 명세서에 첨부된 청구 범위는 기재된 내용에 한정되지 않으며, 청구항은 넓게 해석된다.
본 발명의 반도체 발광 소자에 있어서, 전류 확산층의 결정 결함의 수가 감소될 수 있으며, 발광부인 활성층 등의 전위에 의한 결정 결함의 수가 크게 감소할 수 있다. 이는 소자의 발광 효율 및 신뢰성을 크게 향상시킨다. 또한, 활성층에서 발생한 광이 전류 확산층에 흡수되지 않기 때문에, 발광 효율이 감소하지 않고, 광흡수에 의한 반도체 발광 소자의 특성이 열화되지도 않는다.

Claims (15)

  1. 기판;
    상기 기판 위에, 하나 이상의 제1도전형의 제1클래드층, 활성층 및 제2도전형의 제2클래드층이 이 순서로 형성되는 반도체 다층 구조, 및
    상기 반도체 다층 구조 위에 형성된 제2도전형의 Ga1-xInxP(0<x<1)를 포함하는 재료로 제조된 전류 확산층을 포함하고,
    상기 전류 확산층의 In 몰조성비 x가 0≤x≤0.49인 반도체 발광 소자.
  2. 제 1항에 있어서, 상기 전류 확산층의 In 몰조성비 x가 0≤x≤0.27 반도체 발광 소자.
  3. 기판;
    상기 기판 위에, 하나 이상의 제1도전형의 제1클래드층, 활성층 및 제2도전형의 제2클래드층이 이 순서로 형성되는 반도체 다층 구조; 및
    상기 전류 확산층의 In 몰조성비 x가 두께 방향으로 변화된 반도체 다층 구조 위에 형성된 제2도전형의 Ga1-xInxP(0<x<1)를 포함하는 재료로 제조된 전류 확산층을 포함하는 반도체 발광 소자.
  4. 제 3항에 있어서, 상기 전류 확산층의 변화된 In 몰조성비 x가 0≤x≤0.49인 반도체 발광 소자.
  5. 제 3항에 있어서, 상기 전류 확산층의 변화된 In 몰조성비 x가 0≤x≤0.27인 반도체 발광 소자.
  6. 제 1항에 있어서, 상기 활성층이 (AlyGa1-y)zIn1-zP (0≤ y≤ 1, 0≤ z≤ 1), (AlpGa1-p)zAs (0≤ p≤ 1) 또는 InqGa1-qAs (0≤ q≤ 1)로 제조된 반도체 발광 소자.
  7. 제 1항에 있어서, 한 쌍의 전극이 형성되고, 그 사이에 기판, 반도체 다층 구조 및 전류 확산층이 위치하며, 또 전류 확산층측의 전극 중 하나와 대향하는 전류 저지층이 형성되며, 상기 전류 확산층은 상기 전극 중 하나와 전류 저지층 사이에 위치하는 반도체 발광 소자.
  8. 제 3항에 있어서, 한 쌍의 전극이 형성되고, 그 사이에 기판, 반도체 다층 구조 및 전류 확산층이 위치하며, 또 전류 확산층측의 전극 중 하나와 대향하는 전류 저지층이 형성되며, 상기 전류 확산층은 상기 전극 중 하나와 전류 저지층 사이에 위치하는 반도체 발광 소자.
  9. 제 7항에 있어서, 상기 전류 확산층측의 전극이 전류 확산층의 중앙부에 형성되어 전류 확산층의 주변부를 통하여 광이 출력되는 반도체 발광 소자.
  10. 제 7항에 있어서, 상기 전류 확산층측의 전극이 중앙부를 둘러싸는 전류 확산층의 주변부에 형성되어 전류 확산층의 중앙부를 통하여 광이 출력되는 반도체 발광 소자.
  11. 제 7항에 있어서, 상기 전류 저지층이 Ga1-aInaP(0<a<1)를 포함하는 재료로 제조된 반도체 발광 소자.
  12. 제 7항에 있어서, 상기 전류 저지층이 AlbGa1-bAs(0≤ b≤ 1) 또는 (AlcGa1-c)dIn1-dP (0≤ c≤ 1, 0≤ d≤ 1)와 같은 Al을 함유하는 화합물 반도체로 제조된 반도체 발광 소자.
  13. 기판;
    상기 기판 위에, 하나 이상의 제1도전형의 제1클래드층, 활성층 및 제2도전형의 제2클래드층이 이 순서로 형성되는 반도체 다층 구조; 상기 반도체 다층 구조의 일부에 형성된 제1도전형의 전류 저지층; 상기 전류 저지층을 덮고 있는 반도체 다층 구조 위에 형성된 제2도전형의 Ga1-xInxP(0<x<1)를 포함하는 재료로 제조된 전류 확산층; 및
    하나의 전극이 전류 확산층을 통하여 전류 저지층과 대향하도록 전류 확산층에 형성되고, 다른 전극이 기판의 표면에 형성된 한 쌍의 전극을 포함하고,
    상기 기판 위에 반도체 다층 구조를 형성시키고, 상기 반도체 다층 구조 위에 Al을 함유하지 않는 Ga1-rInrP(0<r<1) 재료로 제조된 보호층과, AlbGa1-bAs(0≤ b≤ 1) 또는 (AlcGa1-c)dIn1-dP (0≤ c≤ 1, 0≤ d≤ 1)와 같은 Al을 함유하는 화합물 반도체로 제조된 전류 저지층을 형성시키기 위한 층을 형성시키고; 또
    상기 전류 저지층을 형성시키기 위한 층을 선택적으로 에칭함으로써 반도체 다층 구조 위에 전류 저지층을 형성시키는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  14. 제 13항에 있어서, 상기 전류 저지층을 형성시키는 층의 에칭 단계가 반도체 다층 구조의 중앙부에 전류 저지층이 형성되도록 실시되는 반도체 발광 소자의 제조 방법 .
  15. 제 13항에 있어서, 상기 전류 저지층을 형성시키는 층의 에칭 단계가 중앙부를 둘러싸는 반도체 다층 구조의 주변부에 전류 저지층이 형성되도록 실시되는 반도체 발광 소자의 제조 방법.
KR1019980006570A 1997-02-28 1998-02-28 반도체발광소자및그의제조방법 Expired - Lifetime KR100329054B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4633797A JP3332785B2 (ja) 1997-02-28 1997-02-28 半導体発光素子およびその製造方法
JP9-46337 1997-02-28

Publications (2)

Publication Number Publication Date
KR19980071848A KR19980071848A (ko) 1998-10-26
KR100329054B1 true KR100329054B1 (ko) 2002-08-17

Family

ID=12744331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980006570A Expired - Lifetime KR100329054B1 (ko) 1997-02-28 1998-02-28 반도체발광소자및그의제조방법

Country Status (5)

Country Link
JP (1) JP3332785B2 (ko)
KR (1) KR100329054B1 (ko)
CN (1) CN1151562C (ko)
DE (1) DE19808446C2 (ko)
TW (1) TW472399B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068554A (ja) 1998-08-21 2000-03-03 Sharp Corp 半導体発光素子
JP3472714B2 (ja) * 1999-01-25 2003-12-02 シャープ株式会社 半導体発光素子の製造方法
DE10306309A1 (de) * 2003-02-14 2004-09-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektromagnetische Strahlung emittierenden Halbleiterchips und elektromagnetische Strahlung emittierender Halbleiterchip
JP5326538B2 (ja) * 2008-12-12 2013-10-30 信越半導体株式会社 化合物半導体基板および発光素子並びに化合物半導体基板の製造方法および発光素子の製造方法
KR101633814B1 (ko) * 2010-09-03 2016-06-27 엘지이노텍 주식회사 발광 소자
CN106057998A (zh) * 2016-08-10 2016-10-26 山东浪潮华光光电子股份有限公司 一种具有电流阻挡层及电流扩展层的GaAs基发光二极管芯片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008718A (en) * 1989-12-18 1991-04-16 Fletcher Robert M Light-emitting diode with an electrically conductive window
JPH0715038A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685209B2 (ja) * 1988-03-25 1997-12-03 株式会社東芝 半導体装置及び半導体発光装置
JP2831667B2 (ja) * 1988-12-14 1998-12-02 株式会社東芝 半導体レーザ装置及びその製造方法
JP3143040B2 (ja) * 1995-06-06 2001-03-07 三菱化学株式会社 エピタキシャルウエハおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008718A (en) * 1989-12-18 1991-04-16 Fletcher Robert M Light-emitting diode with an electrically conductive window
JPH0715038A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 半導体発光素子

Also Published As

Publication number Publication date
JP3332785B2 (ja) 2002-10-07
KR19980071848A (ko) 1998-10-26
DE19808446A1 (de) 1998-09-10
CN1151562C (zh) 2004-05-26
DE19808446C2 (de) 2003-03-13
CN1192057A (zh) 1998-09-02
JPH10242510A (ja) 1998-09-11
TW472399B (en) 2002-01-11

Similar Documents

Publication Publication Date Title
KR100208108B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP3763667B2 (ja) 半導体発光素子
US6794688B2 (en) Semiconductor light-emitting device and manufacturing method therefor, and LED lamp and LED display
JP2791448B2 (ja) 発光ダイオード
US7354846B2 (en) Submount substrate for mounting light emitting device and method of fabricating the same
US20020036296A1 (en) Semiconductor light-emitting element and method of manufacturing the same
CA2343105A1 (en) Semiconductor light-emitting device and method for manufacturing the same
US6828599B2 (en) Semiconductor light-emitting diode
US20020145147A1 (en) Light emitting diode and manufacturing method thereof
KR100295241B1 (ko) 반도체발광소자및그의제조방법
KR100380536B1 (ko) 터널접합 구조를 가지는 질화물반도체 발광소자
JPH0614564B2 (ja) 半導体発光素子
KR100422944B1 (ko) 반도체 엘이디(ｌｅｄ) 소자
KR100329054B1 (ko) 반도체발광소자및그의제조방법
JPH1187773A (ja) 発光素子
JP2004200303A (ja) 発光ダイオード
GB1581768A (en) Device for light emission
JPH08130327A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子
US5639674A (en) Semiconductor light-emitting element and method for manufacturing therefor
JP2000174341A (ja) 窒化ガリウム系化合物半導体発光素子
US6245588B1 (en) Semiconductor light-emitting device and method of manufacturing the same
JP3587699B2 (ja) 半導体発光素子
KR20050106426A (ko) 발광 다이오드 소자 및 그 제조 방법
JPH1117218A (ja) 半導体発光素子
JP3349406B2 (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20021014

Republication note text: Request for Correction Notice

Gazette number: 1003290540000

Gazette reference publication date: 20020817

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150307

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 14

K11-X000 Ip right revival requested

St.27 status event code: A-6-4-K10-K11-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150307

PR0401 Registration of restoration

St.27 status event code: A-6-4-K10-K13-oth-PR0401

R401 Registration of restoration
PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

EXPY Expiration of term
PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20180301

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000