KR100440077B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100440077B1
KR100440077B1 KR10-1999-0061867A KR19990061867A KR100440077B1 KR 100440077 B1 KR100440077 B1 KR 100440077B1 KR 19990061867 A KR19990061867 A KR 19990061867A KR 100440077 B1 KR100440077 B1 KR 100440077B1
Authority
KR
South Korea
Prior art keywords
film
layer
insulating film
word line
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-1999-0061867A
Other languages
English (en)
Other versions
KR20010063779A (ko
Inventor
나진석
김영서
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0061867A priority Critical patent/KR100440077B1/ko
Publication of KR20010063779A publication Critical patent/KR20010063779A/ko
Application granted granted Critical
Publication of KR100440077B1 publication Critical patent/KR100440077B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 플러그(Plug)층 형성용인 다결정 실리콘층을 워드 라인(Word Line) 네가티브(Negative) 감광막을 마스크로 식각한 후, 워드 라인 상부 부위의 질화막을 에치-스톱퍼(Etch-stopper)로 층간 절연막인 산화막과 상기 다결정 실리콘층을 평탄화 시켜 플러그층을 형성하므로 소자의 수율을 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.
본 발명의 반도체 소자의 제조 방법은 평탄화된 층간 절연막상에 형성한 플러그층 형성용인 다결정 실리콘층을 층간 절연막을 에치-스톱퍼로 제 1 차 평탄화 시키고 워드 라인 네가티브 감광막을 마스크로 제 2 차 식각한 후, 워드 라인 상부 부위의 하드 마스크층을 에치-스톱퍼로 제 3 차 평탄화 시켜 플러그층을 형성하므로, 상기 하드 마스크층이 손상되지 않고 플러그층간의 절연이 이루어지지 않아 발생되는 전기적 쇼트를 방지하여 소자의 수율을 향상시키는 특징이 있다.

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 워드 라인(Word Line) 네가티브(Negative) 감광막을 사용하여 워드 라인 상측 부위의 플러그(Plug)형성용 도전층을 미리 식각하므로 소자의 수율을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.
도 1은 일반적인 워드라인 및 T-타입 활성영역을 나타낸 레이아웃도이고, 도 2a 내지 도 2f는 도 1의 Ⅰ∼Ⅰ선상의 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
비트 라인(Bit Line) 콘택과 스토리지 노드(Storage Node) 콘택을 형성할 때, 원형의 콘택홀은 리소그래피(Lithography) 공정의 미스얼라인먼트(Misalignment)로 인하여 콘택 영역의 확보에 문제가 있으므로 디자인 룰(Deign Rule)이 좁아짐에 따라 소자 제조에 한계가 있다.
상기 문제점을 극복하기 위하여 도 1에서와 같이, 서로 격리되며 일 방향으로 배열된 다수개의 워드 라인(W)들과 상기 두 개의 워드 라인(W) 하측 부위 마다 일 방향으로 배열되어 위치한 다수개의 T-타입(type) 활성영역(T)이 형성된 상태에서 그 상측에 T-타입 플러그 색(Plug Sac) 마스크로 층간 절연막을 식각한 후 다결정 실리콘층을 증착하고 평탄화 하여 플러그층을 형성하는 기술이 제안되었다.
상기 기술을 사용할 경우 비트 라인 콘택홀과 스토리지 노드 콘택홀을 동시에 형성할 수 있는 넓은 영역을 이용함으로써 리소그래피 공정 및 식각 공정에서 보다 넓은 마진(Magin)을 확보할 수 있다.
상기 T-타입 플러그 색 대신에 I-타입 플러그 색 마스크를 사용할 수 있다.
종래의 반도체 소자의 제조 방법은 도 2a에서와 같이 디램(DRAM) 셀(Cell)의 비트 라인 및 스토리지 노드 전극의 플러그층 형성 방법으로, 불순물 영역을 포함한 반도체 기판(11)상에 게이트 산화막(12)이 내재되며 상부 부위에 하드 마스크(Hard Mask)로 제 1 질화막(13)이 그리고 양측에 제 2 질화막 측벽(14)이 형성된 워드 라인(W)들을 형성한다.
도 2b에서와 같이, 상기 워드 라인(W)들을 포함한 전면에 층간 절연막으로 산화막(16)을 형성한 다음, 상기 산화막(16)을 평탄화 시킨다.
도 2c에서와 같이, 상기 산화막(16)상에 감광막(37)을 도포한 후, 상기 감광막(17)을 T-타입(T-type)의 콘택 플러그용 자기정렬 콘택(self aling contact: SAC)인 플러그 색이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다.
도 2d에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(17)을 마스크로 상기 산화막(16)을 식각하여 플러그 색(18)을 형성한 후, 상기 감광막(17)을 제거한다.
도 2e에서와 같이, 상기 플러그 색(18)을 포함한 전면에 플러그층 형성용 다결정 실리콘층(19)을 형성한다.
도 2f에서와 같이, 상기 제 1 질화막(33)을 에치-스톱퍼(Etch-stopper)로 하여 상기 산화막(17)과 다결정 실리콘층(19)을 평탄화 시켜 다수개의 플러그층(19a)을 형성한다.
종래의 반도체 소자의 제조 방법은 플러그층 형성용인 다결정 실리콘층을 형성한 후, 워드 라인 상부 부위의 질화막을 에치-스톱퍼로 층간 절연막인 산화막과 상기 다결정 실리콘층을 평탄화 시켜 플러그층을 형성할 때, 상기 산화막의 두께가지역에 따라 1000 ∼ 2000Å의 차이가 발생하기 때문에 평탄화 공정시 다음과 같은 이유로 소자의 오동작이 발생되는 문제점이 있었다.
첫째, 산화막의 두께가 가장 두꺼운 곳을 기준으로 평탄화 공정을 진행하는 경우에는 산화막의 두께가 얇은 부위에는 워드 라인 상부 부위의 질화막이 과다하게 손상된다.
둘째, 산화막의 두께가 가장 얇은 곳을 기준으로 평탄화 공정을 진행하는 경우에는 산화막의 두께가 두꺼운 부위에는 플러그층간의 절연이 이루어지지 않아 전기적 쇼트(Short)가 발생된다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 플러그층 형성용인 다결정 실리콘층을 워드 라인 네가티브 감광막을 마스크로 식각한 후, 워드 라인 상부 부위의 질화막을 에치-스톱퍼로 층간 절연막인 산화막과 상기 다결정 실리콘층을 평탄화 시켜 플러그층을 형성하므로 소자의 수율을 향상시키는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 워드라인 및 T-타입 활성영역을 나타낸 레이아웃도
도 2a 내지 도 2f는 도 1의 Ⅰ∼Ⅰ선상의 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도 3a 내지 도 3h는 도 1의 Ⅰ∼Ⅰ선상의 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
< 도면의 주요 부분에 대한 부호의 설명 >
31: 반도체 기판 32: 게이트 산화막
33: 제 1 질화막 34: 제 2 질화막 측벽
36: 제 2 산화막 37: 제 1 감광막
38: 플러그 색 39: 다결정 실리콘층
39a: 플러그층 40: 제 2 감광막
본 발명의 반도체 소자의 제조 방법은 다수개의 플러그층들이 형성될 부위가 정의된 기판을 마련하는 단계, 양측과 상부에 각각 제 1 절연막 측벽과 제 2 절연막이 형성된 다수개의 워드 라인들을 상기 기판상에 형성하는 단계, 상기 워드 라인들을 포함한 전면에 상기 제 1, 제 2 절연막과 식각 선택비를 갖는 제 3 절연막을 형성하는 단계, 상기 플러그층들이 형성될 부위의 기판이 노출되도록 제 3 절연막을 선택적으로 식각하는 단계, 전면에 플러그 형성용 도전층을 형성하는 단계,상기 제 3 절연막을 에치-스톱퍼로 하여 상기 도전층을 평탄화 시키는 단계, 상기 제 2 절연막을 에치-스톱퍼로 상기 워드 라인 상측의 도전층을 식각하는 단계 및 상기 제 1 절연막을 에치-스톱퍼로 상기 제 3 절연막과 도전층을 평탄화 시켜 다수개의 플러그층들을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 도 3a에서와 같이 DRAM 셀의 비트 라인 및 스토리지 노드 전극의 플러그층 형성 방법으로, 불순물 영역을 포함한 반도체 기판(31)상에 게이트 산화막(32)이 내재되며 상부 부위에 하드 마스크로 제 1 질화막(33)이 그리고 양측에 제 2 질화막 측벽(34)이 형성된 워드 라인(W)들을 형성한다.
여기서, 상기 제 1 질화막(33)과 제 2 질화막 측벽(34)을 SiN이나 SiON 또는Si-RICH SiON으로 형성한다.
그리고, 후공정에서 플러그 색 형성을 위한 산화막 식각시 발생되는 소자분리산화막(도시하지 않음)의 손상을 방지하기 위해 상기 워드 라인(W)들을 포함한 전면에 200Å 이하의 얇은 두께를 갖으며 SiN, SiON, Al2O3, Ta2O5, SiOCH 및 SiCH중 하나를 사용한 질화막을 형성할 수 있다.
도 3b에서와 같이, 상기 워드 라인(W)들을 포함한 전면에 층간 절연막으로서 두께가 두꺼운 산화막(36)을 형성한 다음, 상기 산화막(36)을 평탄화 시킨다.
여기서, 상기 산화막(36)을 피에스지(Phospho Silicate Glass:PSG), 비피에스지(Boron Phosphrus Silicate Glass:BPSG), 에치디피(High Density Plasma:HDP), 유에스지(Undoped Silicate Glass:USG) 및 에이피엘(Advanced Planaraization Layer:APL)중 하나로 형성할 수 있다.
또한, 상기 산화막(36)을 CMP(Chemical Mechanical Polishing) 또는 에치 백(Etch Back)공정으로 평탄화 시킨다.
그리고, 상기 산화막(36)을 상에 제 1 감광막(37)을 도포하고, 상기 제 1 감광막(37)을 T-타입의 플러그 색이 형성될 부위만 제거되도록 선택적으로 노광 및 현상한다.
도 3c에서와 같이, 상기 선택적으로 노광 및 현상된 제 1 감광막(37)을 마스크로 상기 산화막(36)을 식각하여 T-타입의 플러그 색(38)을 형성한 후, 상기 제 1 감광막(37)을 제거한다.
여기서, 상기 산화막(37)을 질화막에 대한 고선택비를 갖도록 C2F6, C2F4, C3F6, C3F8, C4F6, C4F8, C5F8, C5F10과, C2HF5 등 다량의 폴리머(Polymer)를 유발하는 과탄소 함유 가스를 사용하여 식각한다.
그리고, 상기 산화막(37)을 상기 과탄소 함유 가스와 식각 멈춤 문제를 해결하고 식각 공정 윈도우(Window)를 증가 시켜 재현성 있는 식각 공정을 확보하기 위하여 CxHyFz계의 CHF3, CH2F2, CH3F, CH2, CH4, C2H4과, H2 등의 수소를 포함하는 가스가 혼합된 가스를 사용하여 식각한다.
또한, 상기 산화막(37)을 플라즈마 안정 및 스퍼터링(Sputtering) 효과를 증가 시켜 식각 멈춤 문제를 해결하기 위하여 He, Ne, Ar과, Ze 등의 불활성 가스가혼합된 가스를 사용하여 식각한다.
도 3d에서와 같이, 상기 플러그 색(38)을 포함한 전면에 플러그층 형성용 다결정 실리콘층(39)을 형성한다.
여기서, 상기 다결정 실리콘층(39)을 텅스텐(W), Ti/TiN, 셀렉티브(Selective) Si-에픽택셜 그로스(Eptiaxial Growth) 및 셀렉티브 텅스텐중 하나로 형성할 수 있다.
도 3e에서와 같이, 상기 산화막(36)을 에치-스톱퍼로 하여 상기 다결정 실리콘층(39)을 평탄화 시킨다.
여기서, 상기 다결정 실리콘층(39)을 CMP 또는 에치 백 공정으로 평탄화 시킨다.
도 3f에서와 같이, 상기 평탄화된 다결정 실리콘(39)과 산화막(37)상에 네가티브(Negative)인 제 2 감광막(40)을 형성한다.
그리고, 상기 워드 라인(W) 상측 부위의 제 2 감광막(40)이 제거되도록 상기 워드 라인(W) 형성시 사용한 마스크에 의해 상기 제 2 감광막(40)을 선택적으로 노광 및 현상한다.
도 3g에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(40)을 마스크로 상기 다결정 실리콘층(39)을 선택적으로 식각하여 다수개의 플러그층(39a)을 형성하고, 상기 제 2 감광막(40)을 제거한다.
여기서, 상기 다결정 실리콘층(39)을 로딩(Loading) 효과에 의한 식각율 감소를 방지하고 주변 영역을 덮어 식각율을 유지하기 위해 상기 제 2 감광막(40)과탑 일렉트로드 네가티브(Top Electrode Negative) 감광막을 마스크로 식각하여 다수개의 플러그층(39a)을 형성할 수 있다.
또한, 상기 제 2 감광막(40)을 주변 영역까지 덮을 수 있도록 노광 및 현상한 다음, 상기 제 2 감광막(40)을 마스크로 상기 다결정 실리콘층(39)을 선택적으로 식각하여 다수개의 플러그층(39a)을 형성할 수 있다.
도 3h에서와 같이, 상기 제 1 질화막(33)을 에치-스톱퍼로 하여 상기 산화막(37)과 다결정 실리콘층(39)을 평탄화 시킨다.
여기서, 상기 산화막(37)과 다결정 실리콘층(39)을 CMP 또는 에치 백 공정으로 평탄화 시킨다.
본 발명의 반도체 소자의 제조 방법은 평탄화된 층간 절연막상에 형성한 플러그층 형성용인 다결정 실리콘층을 층간 절연막을 에치-스톱퍼로 제 1 차 평탄화 시키고 워드 라인 네가티브 감광막을 마스크로 제 2 차 식각한 후, 워드 라인 상부 부위의 하드 마스크층을 에치-스톱퍼로 제 3 차 평탄화 시켜 플러그층을 형성하므로, 상기 하드 마스크층이 손상되지 않고 플러그층간의 절연이 이루어지지 않아 발생되는 전기적 쇼트를 방지하여 소자의 수율을 향상시키는 효과가 있다.

Claims (9)

  1. 다수개의 플러그층들이 형성될 부위가 정의된 기판을 마련하는 단계;
    양측과 상부에 각각 제 1 절연막 측벽과 제 2 절연막이 형성된 다수개의 워드 라인들을 상기 기판상에 형성하는 단계;
    상기 워드 라인들을 포함한 전면에 상기 제 1, 제 2 절연막과 식각 선택비를 갖는 제 3 절연막을 형성하는 단계;
    상기 플러그층들이 형성될 부위의 기판이 노출되도록 제 3 절연막을 선택적으로 식각하는 단계;
    전면에 플러그 형성용 도전층을 형성하는 단계;
    상기 제 3 절연막을 에치-스톱퍼로 하여 상기 도전층을 평탄화 시키는 단계;
    상기 제 2 절연막을 에치-스톱퍼로 상기 워드 라인 상측의 도전층을 식각하는 단계;
    상기 제 1 절연막을 에치-스톱퍼로 상기 제 3 절연막과 도전층을 평탄화 시켜 다수개의 플러그층들을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 도전층을 다결정 실리콘층, 텅스텐, Ti/TiN, 셀렉티브 Si-에픽택셜 그로스 및 셀렉티브 텅스텐중 하나로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 워드 라인 상측의 도전층을 워드 라인 네가티브 감광막을 마스크로 하여 식각함을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 워드 라인 상측의 도전층을 주변 영역까지 덮을 수 있도록 노광 및 현상된 워드 라인 네가티브 감광막을 마스크로 하여 식각함을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 워드 라인 상측의 도전층을 워드 라인 네가티브 감광막과 탑 일렉트로드 네가티브 감광막을 마스크로 하여 식각함을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제 1, 제 2 절연막을 질화막으로 형성하고 상기 제 3 절연막을 산화막으로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 3 절연막을 과탄소 함유 가스를 사용하여 식각함을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 6 항에 있어서,
    상기 제 3 절연막을 과탄소 함유 가스와 CxHyFz계의 수소를 포함하는 가스가 혼합된 가스를 사용하여 식각함을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 6 항에 있어서,
    상기 제 3 절연막을 He, Ne, Ar과, Ze 등의 불활성 가스가 혼합된 가스를 사용하여 식각함을 특징으로 하는 반도체 소자의 제조 방법.
KR10-1999-0061867A 1999-12-24 1999-12-24 반도체 소자의 제조 방법 Expired - Fee Related KR100440077B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0061867A KR100440077B1 (ko) 1999-12-24 1999-12-24 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0061867A KR100440077B1 (ko) 1999-12-24 1999-12-24 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010063779A KR20010063779A (ko) 2001-07-09
KR100440077B1 true KR100440077B1 (ko) 2004-07-15

Family

ID=19629433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0061867A Expired - Fee Related KR100440077B1 (ko) 1999-12-24 1999-12-24 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100440077B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405936B1 (ko) * 2001-12-28 2003-11-14 주식회사 하이닉스반도체 선택적 에피택셜 성장을 이용한 반도체 장치의 랜딩플러그 제조방법

Also Published As

Publication number Publication date
KR20010063779A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
US6939798B2 (en) Method for forming T-shaped conductor wires of semiconductor device
US6784084B2 (en) Method for fabricating semiconductor device capable of reducing seam generations
JP4711658B2 (ja) 微細なパターンを有する半導体装置の製造方法
KR100585007B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
US20040009656A1 (en) Methods for fabricating semiconductor devices
US6686286B2 (en) Method for forming a borderless contact of a semiconductor device
JP3780362B2 (ja) 半導体素子の製造方法
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
KR100616499B1 (ko) 반도체소자 제조 방법
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
US6236091B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US20040219729A1 (en) Flash memory device
KR100440077B1 (ko) 반도체 소자의 제조 방법
JPH09120990A (ja) 接続孔の形成方法
KR101057759B1 (ko) 반도체 장치 제조 방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR20030041550A (ko) 반도체소자의 제조 방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100310823B1 (ko) 반도체장치의콘택홀형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100910868B1 (ko) 반도체소자 제조 방법
KR20000027911A (ko) 반도체 장치의 콘택 형성 방법
KR20010063777A (ko) 반도체 소자의 제조 방법
KR20030093438A (ko) 반도체소자 제조방법
KR20040001879A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20110703

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110703

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000