KR100475112B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100475112B1
KR100475112B1 KR10-2001-0088453A KR20010088453A KR100475112B1 KR 100475112 B1 KR100475112 B1 KR 100475112B1 KR 20010088453 A KR20010088453 A KR 20010088453A KR 100475112 B1 KR100475112 B1 KR 100475112B1
Authority
KR
South Korea
Prior art keywords
source
electrode
gate
pad
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0088453A
Other languages
English (en)
Other versions
KR20030058067A (ko
Inventor
나두현
최승규
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0088453A priority Critical patent/KR100475112B1/ko
Priority to US10/301,292 priority patent/US7133102B2/en
Publication of KR20030058067A publication Critical patent/KR20030058067A/ko
Application granted granted Critical
Publication of KR100475112B1 publication Critical patent/KR100475112B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 소오스/드레인 액티브 공정중 셀주변에 모니터링할 금속 시료를 동시에 형성하여 애싱(식각)된 두께와 비저항을 측정하여 설계에 반영하는 액정표시소자 및 그 제조방법에 관한 것으로, 셀 영역과 주변영역으로 정의된 기판과, 상기 기판의 셀 영역에 형성된 게이트 전극, 게이트 배선 및 게이트 패드와, 상기 게이트 전극 상부에 형성된 게이트 절연막, 데이터 배선, 데이터 패드, 소오스/드레인 전극과, 상기 기판의 주변영역 데이터 배선, 상기 데이터 패드, 상기 소오스/드레인 전극 형성시에 동시에 형성된 금속 시료와, 상기 데이터 배선, 상기 데이터 패드, 상기 소오스/드레인 전극, 상기 금속 시료에 형성된 보호막과, 상기 보호막 상부에 투명 도전막으로 형성된 화소 전극, 시료 패드 전극을 포함하는 것을 특징으로 한다.

Description

액정표시소자 및 그 제조방법{A Liquid Crystal Display Device And The Method For Manufacturing The Same}
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 몰리브덴을 사용한 데이터 배선, 소오스/드레인 전극 형성이 균일하게 진행되도록 애싱 속도를 모니터하는 액정표시소자 및 그 제조방법에 관한 것이다.
액정표시소자는 저전압 구동, 저소비 전력, 풀 칼라 구현, 경박 단소 등의 특징으로 인해 계산기, 시계, 노트북, PC용 모니터 등에서, TV, 항공용 모니터, 개인 휴대 단말기, 휴대 전화 등으로 그 용도가 다양해지고 있다.
액정표시소자의 제조공정중 TFT 공정은 5~8 마스크를 사용하는 것이 일반적이나, 최근에 4마스크를 사용하는 것으로 기술이 발전하였다. 4마스크 공정은, 게이트 형성 공정, 소오스/드레인 전극 및 액티브 형성 공정, 보호막의 콘택홀 형성 공정, 화소 전극 형성 공정으로 이루어진다.
이때, 소오스/드레인 전극 및 액티브 형성공정에서 소오스/드레인 금속을 기존의 크롬 등의 금속에서 몰리브덴을 사용하게 되고 이 몰리브덴은 크롬보다 식각 속도의 변동폭이 크다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 액정표시소자 및 그 제조방법을 설명하면 다음과 같다.
도 1은 종래 기술에 의한 액정표시소자의 평면도이다.
도 1과 같이, 4마스크 공정에 의한 액정표시소자는 TFT가 패터닝된 제 1기판과, 칼러 필터가 형성된 제 2기판과, 상기 두 기판사이에 형성된 액정층으로 구성되고, 제 1기판 상에는 교차 형성되어 단위 화소 영역을 정의하는 게이트 배선(101) 및 데이터 배선(105)과, 상기 게이트 배선(101) 및 상기 데이터 배선(105)의 교차 부위에 형성된 TFT와, 상기 TFT와 전기적으로 연결된 화소 전극(107)이 있다. 그리고, 상기 게이트 배선(101) 끝에는 게이트 패드(101b)가 형성되어 있고, 상기 데이터 배선(105) 끝에는 데이터 패드(105c)가 형성되어 있다. 제 2기판 상에는 빛샘 방지를 위한 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 형성된 칼러 필터층과, 상기 칼러 필터층 상부에 형성된 공통 전극이 있다.
도 2a 내지 도 2d는 종래 기술에 의한 액정표시소자의 공정 단면도이다.
여기서, 단면은 I-I', II-II', III-III' 으로 자른 것이다.
도 2a의 I-I'와 같이, 기판(100)을 세정하고, 게이트 금속을 스퍼터링 방법으로 형성하고, 그 상부에 포토 레지스트를 도포하고, 제 1마스크를 설치하고, 노광하고, 현상한 후, 습식 식각하고, 상기 포토 레지스트를 박리하면, 게이트 배선(101)과 게이트 전극(101a)이 형성된다.
그리고, 상기 게이트 배선(101)을 포함한 전면에 게이트 절연막(102), 반도체층(103), 오믹 콘택층(104), 저저항의 소오스/드레인 금속을 증착한다. 그 상부에 포토 레지스트(108)를 도포하고, 제 2 마스크(하프-톤 마스크)를 설치하고, 노광 및 현상하여 포토 레지스트(108)를 패터닝한다. 상기 패터닝된 포토 레지스트(108)를 마스크로 패턴외 상기 반도체층(103), 상기 오믹 콘택층(104), 상기 소오스/드레인 금속을 습식 식각, 건식 식각하면 패턴외 부분이 도면처럼 형성된다. 동시에, 채널층은 상기 포토 레지스트(108)가 잔류하고 있다.
그리고, II-II'와 같이, 상기 기판(100)에 게이트 패드(101b)가 형성되어 있고, 상기 게이트 패드(101b) 전면에 상기 게이트 절연막(102), 반도체층(103), 오믹 콘택층(104), 저저항의 소오스/드레인 금속이 증착된다. 여기에는 상기 포토 레지스트(108)가 잔류하지 않는다. 그리고, 노광하고 식각하면 상기 게이트 절연막(102) 상부의 물질들이 모두 제거되어 상기 기판(100)에 상기 게이트 패드(101b)가 형성되고 그 전면에 상기 게이트 절연막(102) 만이 형성되어 있다.
III-III'과 같이, 상기 기판(100)에 상기 게이트 절연막(102), 반도체층(103), 오믹 콘택층(104), 저저항의 소오스/드레인 금속을 증착된다. 상기 소오스/드레인 금속 상부에 포토 레지스트(108)를 도포하고 노광, 현상하고, 패턴외 상기 반도체층(103), 오믹 콘택층(104), 저저항의 소오스/드레인 금속을 식각하면 데이터 패드(105c)와 상기 포토 레지스트(108)가 도면처럼 형성된다.
도 2b의 I-I'과 같이, 상기 포토 레지스트(108)을 애싱(ashing)하면 채널층중앙부분의 포토 레지스트(108)가 제거되고 남아 있는 좌우의 포토 레지스트(108a)는 부드러운 모양이 되고 좌우 간격이 넓어지고 각각 크기가 줄어든다.
II-II'는 도 2a와 같다.
III-III'는 포토 레지스트(108a)가 애싱동안 부드러운 모양을 갖고 그 크기가 줄어든다.
여기서, 상기 포토 레지스트(108)는 애싱동안 모양이 달라지고 크기가 줄어듬에 의해 이후 형성되는 데이터 배선과 소오스/드레인 전극의 폭이 달라지게 된다.
도 2c의 I-I'와 같이, 상기 애싱된 포토 레지스트(108a)를 마스크로 채널층의 소오스/드레인 금속과 상기 오믹콘택층(104)을 식각하여 소오스 전극(105a), 드레인 전극(105b), 그 하부의 오믹콘택층(104a)을 형성한다.
II-II'은 도 2a, 2b와 같다.
III-III'은 상기 포토 레지스트(108a)를 마스크로 상기 소오스/드레인 금속과 상기 오믹콘택층(104)을 식각하여 데이터 패드(105c)를 형성한다.
도 2d의 I-I'과 같이, 상기 소오스 전극(105a), 상기 드레인 전극(105b) 상부 전면에 보호막(106)을 증착하고, 그 상부에 포토 레지스트를 도포하고, 상기 드레인 전극 일부를 노출시키는 콘택홀(109a)을 형성하는 제 3마스크를 설치하고, 노광하고, 현상하고, 건식 식각하고, 상기 포토 레지스트를 박리하여 도면과 같이 형성한다.
그리고, 상기 콘택홀(109a)을 통하여 하부 드레인 전극(105b)과 접속되도록 전면에 ITO의 화소 전극(107)을 증착한다. 그 위에 포토 레지스트를 도포하고, 제 4마스크를 설치하고, 노광하고, 현상하고, 습식 식각하고, 상기 포토 레지스트를 박리하면 화소 전극(107) 패턴이 형성된다.
II-II'는 상기 게이트 절연막(102) 상부 전면에 보호막(106)을 증착하고, 그 상부에 포토 레지스트를 도포하고, 상기 게이트 패드(101a) 일부를 노출시키는 콘택홀(109b)을 형성하는 제 3마스크를 설치하고, 노광하고, 현상하고, 건식 식각하고, 상기 포토 레지스트를 박리하여 도면과 같이 형성한다.
그리고, 상기 콘택홀(109b)을 통하여 하부 게이트 패드(101a)와 접속되도록 전면에 ITO의 투명 도전막(110)을 증착한다. 그 위에 포토 레지스트를 도포하고, 제 4마스크를 설치하고, 노광하고, 현상하고, 습식 식각하고, 상기 포토 레지스트를 박리하면 상기 투명 도전막(110) 패턴이 형성된다.
III-III'와 같이, 상기 데이터 패드(105c) 상부 전면에 보호막(106)을 증착하고, 그 상부에 포토 레지스트를 도포하고, 상기 데이터 패드(105c) 일부를 노출시키는 콘택홀(109c)을 형성하는 제 3마스크를 설치하고, 노광하고, 현상하고, 건식 식각하고, 상기 포토 레지스트를 박리하여 도면과 같이 형성한다.
그리고, 상기 콘택홀(109c)을 통하여 하부 데이터 패드(105c)과 접속되도록 전면에 ITO의 투명 도전막(110)을 증착한다. 그 위에 포토 레지스트를 도포하고, 제 4마스크를 설치하고, 노광하고, 현상하고, 습식 식각하고, 상기 포토 레지스트를 박리하면 상기 투명 도전막(110) 패턴이 형성된다.
상기와 같은 액정표시소자 및 그 제조방법은 다음과 같은 문제점들이 있다.
첫째, 4 마스크를 이용하여 액정표시소자 제조시, 1차로 데이터 라인 금속과 반도체층을 패터닝하고 포토 레지스트를 애싱한 후 다시 데이터 라인 금속을 식각하여 최종적인 데이터 라인을 패터닝한다. 따라서, 상기 데이터 라인 금속으로 몰리브덴을 사용할 경우 상기 몰리브덴의 식각 속도가 위치에 따라 많이 달라지게 되어 공정에 필요한 몰리브덴의 두께를 결정하는 것이 어렵다.
둘째, 몰리브덴의 정확한 두께를 모르므로 과량, 미량 사용하는 경우가 발생하여 생산 손실이 많다.
본 발명은 상기와 같은 문제점들을 해결하기 위하여 안출한 것으로, 셀 주변에 몰리브덴 시료를 설치하여 소오스/드레인 액티브 공정을 동시에 진행시켜 남아있는 몰리브덴 시료의 두께 또는 비저항 값으로 얻어 데이터 배선, 소오스/드레인 전극 공정에 필요한 최적의 몰리브덴의 양을 결정하는 액정표시소자 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는, 셀 영역과 주변영역으로 정의된 기판과, 상기 기판의 셀 영역에 형성된 게이트 전극, 게이트 배선 및 게이트 패드와, 상기 게이트 전극 상부에 형성된 게이트 절연막, 데이터 배선, 데이터 패드, 소오스/드레인 전극과, 상기 기판의 주변영역에 데이터 배선, 상기 데이터 패드, 상기 소오스/드레인 전극 형성시에 동시에 형성된 금속 시료와, 상기 데이터 배선, 상기 데이터 패드, 상기 소오스/드레인 전극, 상기 금속 시료에 형성된 보호막과, 상기 보호막 상부에 투명 도전막으로 형성된 화소 전극, 시료 패드 전극을 포함하는 것을 특징으로 한다.또한, 본 발명에 의한 액정표시소자 제조방법은, 셀 영역과 주변영역으로 정의된 기판을 준비하는 단계와, 상기 기판의 셀 영역에 게이트 전극, 게이트 배선 및 게이트 패드를 형성하는 단계와, 상기 게이트 전극 상부에 게이트 절연막, 데이터 배선, 데이터 패드, 소오스/드레인 전극을 형성하는 단계와, 상기 기판의 주변영역에 데이터 배선, 상기 데이터 패드, 상기 소오스/드레인 전극 형성시에 동시에 금속 시료를 형성하는 단계와, 상기 데이터 배선, 상기 데이터 패드, 상기 소오스/드레인 전극, 상기 금속 시료에 보호막을 형성하는 단계와, 상기 보호막 상부에 투명 도전막으로 화소 전극, 시료 패드 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자 및 그 제조방법을 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 액정표시소자의 평면도이다.
도 3과 같이, 4마스크 공정에 의한 액정표시소자는 TFT가 패터닝된 제 1기판과, 칼러 필터가 형성된 제 2기판과, 상기 두 기판사이에 형성된 액정층으로 구성되고, 제 1기판 상에는 교차 형성되어 단위 화소 영역을 정의하는 게이트 배선(301) 및 데이터 배선(305)과, 상기 게이트 배선(301) 및 상기 데이터 배선(305)의 교차 부위에 형성된 TFT와, 상기 TFT와 전기적으로 연결된 화소 전극(307)이 있다. 그리고, 상기 게이트 배선(301) 끝에는 게이트 패드(301b)가 형성되어 있고, 상기 데이터 배선(305) 끝에는 데이터 패드(305c)가 형성되어 있다. 제 2기판 상에는 빛샘 방지를 위한 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 형성된 칼러 필터층과, 상기 칼러 필터층 상부에 형성된 공통 전극이 있다.
도 4a 내지 도 4d는 본 발명에 의한 액정표시소자의 공정 단면도이다.
여기서, 단면은 I-I', II-II', III-III' 으로 자른 것이다.
도 4a의 I-I'와 같이, 기판(300)을 세정하고, 게이트 금속을 스퍼터링 방법으로 형성하고, 그 상부에 포토 레지스트를 도포하고, 제 1마스크를 설치하고, 노광하고, 현상한 후, 습식 식각하고, 상기 포토 레지스트를 박리하면, 게이트 배선(301)과 게이트 전극(301a)이 형성된다.
그리고, 상기 게이트 배선(301)을 포함한 전면에 게이트 절연막(302), 반도체층(303), 오믹 콘택층(304), 저저항의 소오스/드레인 금속을 증착한다. 그 상부에 포토 레지스트(308)를 도포하고, 제 2 마스크(하프-톤 마스크)를 설치하고, 노광 및 현상하여 포토 레지스트(308)를 패터닝한다. 상기 패터닝된 포토 레지스트(308)를 마스크로 패턴외 상기 반도체층(303), 상기 오믹 콘택층(304), 상기 소오스/드레인 금속을 습식 식각, 건식 식각하면 패턴외 부분이 도면처럼 형성된다. 동시에, 채널층 상부에는 상기 포토 레지스트(308)가 잔류하고 있다.
그리고, II-II'와 같이, 상기 기판(300)에 게이트 패드(301b)가 형성되어 있고, 상기 게이트 패드(301b) 전면에 상기 게이트 절연막(302), 반도체층(303), 오믹 콘택층(304), 저저항의 소오스/드레인 금속이 증착된다. 여기에는 상기 포토 레지스트가 잔류하지 않는다. 그리고, 노광하고 식각하면 상기 게이트 절연막(302) 상부의 물질들이 모두 제거되어 상기 기판(300)에 상기 게이트 패드(301b)가 형성되고 그 전면에 상기 게이트 절연막(302) 만이 형성되어 있다.
III-III'과 같이, 상기 기판(300)에 상기 게이트 절연막(302), 반도체층(303), 오믹 콘택층(304), 저저항의 소오스/드레인 금속을 증착된다. 상기 소오스/드레인 금속 상부에 포토 레지스트(308)를 도포하고 노광, 현상하고, 패턴외 상기 반도체층(303), 오믹 콘택층(304), 저저항의 소오스/드레인 금속을 식각하면 데이터 패드(305c)와 상기 포토 레지스트(308)가 도면처럼 형성된다.
도 4b의 I-I'과 같이, 상기 포토 레지스트(308)을 애싱(ashing)하면 채널층 중앙부의 포토 레지스트가 날아가고 남아 있는 좌우의 포토 레지스트(308a)는 부드러운 모양이 되고 좌우 간격이 넓어지고 각각 크기가 줄어든다.
II-II'는 도 4a와 같다.
III-III'는 포토 레지스트(308a)가 애싱동안 부드러운 모양을 갖고 그 크기가 줄어든다.
여기서, 상기 포토 레지스트(308)는 애싱동안 모양이 달라지고 크기가 줄어듬에 의해 이후 형성되는 데이터 배선과 소오스/드레인 전극의 폭이 달라지게 된다. 그러므로, 본 발명은 몰리브덴 시료를 셀 주변에 데이터 배선, 소오스/드레인 전극 형성시 동시에 형성하여 애싱에 의해 달라지는 포토 레지스트 패턴으로 말미암아 변하는 데이터 배선 폭, 소오스/드레인 전극 폭을 모니터링하는 것이다.
도 4c의 I-I'와 같이, 상기 포토 레지스트(308a)를 마스크로 채널층의 소오스/드레인 금속과 상기 오믹콘택층(304)을 식각하여 소오스 전극(305a), 드레인 전극(305b), 그 하부의 오믹콘택층(304a)을 형성한다.
II-II'은 도 4a, 4b와 같다.
III-III'은 상기 포토 레지스트(308a)를 마스크로 상기 소오스/드레인 금속과 상기 오믹콘택층(304)을 식각하여 데이터 패드(305c)를 형성한다.
도 4d의 I-I'과 같이, 상기 소오스 전극(305a), 상기 드레인 전극(305b) 상부 전면에 보호막(306)을 증착하고, 그 상부에 포토 레지스트를 도포하고, 상기 드레인 전극 일부를 노출시키는 콘택홀(309a)을 형성하는 제 3마스크를 설치하고, 노광하고, 현상하고, 건식 식각하고, 상기 포토 레지스트를 박리하여 도면과 같이 형성한다.
그리고, 상기 콘택홀(309a)을 통하여 하부 드레인 전극(305b)과 접속되도록 전면에 ITO의 화소 전극(307)을 증착한다. 그 위에 포토 레지스트를 도포하고, 제 4마스크를 설치하고, 노광하고, 현상하고, 습식 식각하고, 상기 포토 레지스트를 박리하면 화소 전극(307) 패턴이 형성된다.
II-II'는 상기 게이트 절연막(302) 상부 전면에 보호막(306)을 증착하고, 그 상부에 포토 레지스트를 도포하고, 상기 게이트 패드(301a) 일부를 노출시키는 콘택홀(309b)을 형성하는 제 3마스크를 설치하고, 노광하고, 현상하고, 건식 식각하고, 상기 포토 레지스트를 박리하여 도면과 같이 형성한다.
그리고, 상기 콘택홀(309b)을 통하여 하부 게이트 패드(301a)와 접속되도록 전면에 ITO의 투명 도전막(310)을 증착한다. 그 위에 포토 레지스트를 도포하고, 제 4마스크를 설치하고, 노광하고, 현상하고, 습식 식각하고, 상기 포토 레지스트를 박리하면 상기 투명 도전막(310) 패턴이 형성된다.
III-III'와 같이, 상기 데이터 패드(305c) 상부 전면에 보호막(306)을 증착하고, 그 상부에 포토 레지스트를 도포하고, 상기 데이터 패드(305c) 일부를 노출시키는 콘택홀(309c)을 형성하는 제 3마스크를 설치하고, 노광하고, 현상하고, 건식 식각하고, 상기 포토 레지스트를 박리하여 도면과 같이 형성한다.
그리고, 상기 콘택홀(309c)을 통하여 하부 데이터 패드(305c)과 접속되도록 전면에 ITO의 투명 도전막(310)을 증착한다. 그 위에 포토 레지스트를 도포하고, 제 4마스크를 설치하고, 노광하고, 현상하고, 습식 식각하고, 상기 포토 레지스트를 박리하면 상기 투명 도전막(310) 패턴이 형성된다.
도 5a는 본 발명에 의한 애싱 속도 측정을 위한 금속 시료의 평면도이고, 도 5b는 본 발명에 의한 애싱 속도 측정을 위한 금속 시료의 확대도이다.
도 5a와 같이, 기판(400)에 셀(410)이 배치되어 있고, 상기 셀(410)은 게이트 공정을 진행하고 소오스/드레인 금속이 증착된 상태이다. 이 소오스/드레인 금속을 동시에 상기 셀(410) 주변에도 패터닝하여 길이는 동일하나 폭이 다른 몰리브덴 시료(401)를 수십 개 형성한다. 이후, 상기 셀(410)과 상기 몰리브덴 시료(401) 모두에 보호막 공정과 투명 도전막 공정을 진행한다. 여기서, 상기 몰리브덴 시료(401)는 신호를 인가할 수 있도록 상부의 보호막에 구멍을 뚫어 시료 패드 전극(404)과 연결시킨다.
그리고, 상기 소오스/드레인 금속이 형성한 데이터 배선, 소오스 전극, 드레인 전극의 식각되고 남은 두께를 상기 몰리브덴 시료(401)에 공정 진행후 두께를 측정하여 모니터링한다.
또한, 상기 몰리브덴 시료(401)의 두께 측정 방법은 양 끝단 콘택부의 비저항을 측정하는 것이고, 데이터 배선, 소오스 전극, 드레인 전극의 비저항을 모니터링하여 설계에 반영한다.
도 5b는 상기 몰리브덴 시료(401)를 자세히 나타낸 도면이다. 신호를 인가하기 위한 보호막홀(402), 보호막(403), 시료 패드 전극(404)이 형성되어 있다. 상기 몰리브덴 시료(401)는 폭이 좁은 것부터 넓은 것까지 동시에 사용한다.
본 발명은 식각의 균일성을 알아보기 위해 몰리브덴 시료로 식각후 두께와 비저항값을 측정하여 얻은 결과를 실제 설계에 반영하는 것이다.
상기와 같은 본 발명의 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 데이터 배선, 소오스/드레인 전극 형성시 식각되는 소오스/드레인 금속의 두께를 동시에 형성한 시료로 측정하므로 정확한 두께를 알 수 있어 이후 설계에 반영할 수 있다.
둘째, 데이터 배선, 소오스/드레인 전극 형성시 식각되는 소오스/드레인 금속의 비저항을 동시에 형성한 시료로 측정하므로 정확한 비저항을 알 수 있어 이후 설계에 반영할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
도 1는 종래 기술에 의한 액정표시소자의 평면도.
도 2a 내지 도 2d는 종래 기술에 의한 액정표시소자의 공정 단면도.
도 3은 본 발명에 의한 액정표시소자의 평면도.
도 4a 내지 도 4d는 본 발명에 의한 액정표시소자의 공정 단면도.
도 5a는 본 발명에 의한 애싱 속도 측정을 위한 금속 시료의 평면도.
도 5b는 본 발명에 의한 애싱 속도 측정을 위한 금속 시료의 확대도.
*도면의 주요부분에 대한 부호의 설명
300 : 제 1기판 301 : 게이트 배선
301a : 게이트 전극 302 : 게이트 절연막
303 : 반도체층 304 : 오믹 콘택층
305 : 데이터 배선 305a : 소오스 전극
305b : 드레인 전극 306, 403 : 보호막
307 : 화소 전극 308,308a : 포토 레지스트
309a, 309b, 309c : 콘택홀 310 : 투면 도전막
400 : 기판 401 : 몰리브덴 시료 402 : 보호막 홀 404 : 시료 패드 전극
삭제
삭제

Claims (12)

  1. 셀 영역과 주변 영역으로 정의된 기판과,
    상기 기판의 셀 영역에 형성된 게이트 전극, 게이트 배선 및 게이트 패드와,
    상기 게이트 전극 상부에 형성된 게이트 절연막, 데이터 배선, 데이터 패드, 소오스/드레인 전극과,
    상기 기판의 주변 영역에 상기 데이터 배선, 상기 데이터 패드, 상기 소오스/드레인 전극 형성시에 동시에 형성된 금속 시료와,
    상기 데이터 배선, 상기 데이터 패드, 상기 소오스/드레인 전극, 상기 금속 시료에 형성된 보호막과,
    상기 보호막 상부에 투명 도전막으로 형성된 화소 전극, 시료 패드 전극을 포함하는 것을 특징으로 하는 액정표시소자.
  2. 삭제
  3. 제 1항에 있어서, 상기 금속 시료는 상부의 보호막에 형성된 홀을 통해 상기 시료 패드 전극과 연결되는 것을 특징으로 하는 액정표시소자.
  4. 제 1항에 있어서, 상기 금속 시료는 몰리브덴 금속을 포함하는 것을 특징으로 하는 액정표시소자.
  5. 제 1항에 있어서, 상기 게이트 절연막, 상기 데이터 배선, 상기 소오스/드레인 전극 형성시 식각되는 정도를 상기 금속 시료의 두께를 측정함으로서 모니터링하는 것을 특징으로 하는 액정표시소자.
  6. 제 1항에 있어서, 상기 게이트 절연막, 상기 데이터 배선, 상기 소오스/드레인 전극 형성시 식각되는 정도를 상기 금속 시료의 비저항을 측정함으로서 모니터링하는 것을 특징으로 하는 액정표시소자.
  7. 셀 영역과 주변으로 정의된 기판을 준비하는 단계와,
    상기 기판의 셀 영역에 게이트 전극, 게이트 배선 및 게이트 패드를 형성하는 단계와,
    상기 게이트 전극 상부에 게이트 절연막, 데이터 배선, 데이터 패드, 소오스/드레인 전극을 형성하는 단계와,
    상기 기판의 주변영역에 데이터 배선, 상기 데이터 패드, 상기 소오스/드레인 전극 형성시에 동시에 금속 시료를 형성하는 단계와,
    상기 데이터 배선, 상기 데이터 패드, 상기 소오스/드레인 전극, 상기 금속 시료에 보호막을 형성하는 단계와,
    상기 보호막 상부에 투명 도전막으로 화소 전극, 시료 패드 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시소자 제조방법.
  8. 제 7항에 있어서, 상기 드레인 전극 상부의 상기 보호막을 선택적으로 제거하여 콘택홀을 형성하는 단계를 더 포함하여 형성함을 특징으로 하는 액정표시소자 제조방법.
  9. 제 7항에 있어서, 상기 금속 시료 상부의 보호막을 선택적으로 제거하여 홀을 형성하고, 상기 홀을 통해 상기 금속 시료와 상기 시료 패드 전극을 연결하는 것을 특징으로 하는 액정표시소자 제조방법.
  10. 제 7항에 있어서, 상기 금속 시료는 몰리브덴 금속을 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  11. 제 7항에 있어서, 상기 게이트 절연막, 상기 데이터 배선, 상기 소오스/드레인 전극 형성시 식각되는 정도를 상기 금속 시료의 두께를 측정함으로서 모니터링하는 것을 특징으로 하는 액정표시소자 제조방법.
  12. 제 7항에 있어서, 상기 게이트 절연막, 상기 데이터 배선, 상기 소오스/드레인 전극 형성시 식각되는 정도를 상기 금속 시료의 비저항을 측정함으로서 모니터링하는 것을 특징으로 하는 액정표시소자 제조방법.
KR10-2001-0088453A 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법 Expired - Fee Related KR100475112B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0088453A KR100475112B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법
US10/301,292 US7133102B2 (en) 2001-12-29 2002-11-21 Liquid crystal display device and fabricating method thereof comprising monitoring an etch rate by measuring a thickness or resistance of one of the metal samples formed in a dummy area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088453A KR100475112B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030058067A KR20030058067A (ko) 2003-07-07
KR100475112B1 true KR100475112B1 (ko) 2005-03-10

Family

ID=19717949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088453A Expired - Fee Related KR100475112B1 (ko) 2001-12-29 2001-12-29 액정표시소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US7133102B2 (ko)
KR (1) KR100475112B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948094B2 (en) 2007-10-22 2011-05-24 Rohm Co., Ltd. Semiconductor device
KR101542914B1 (ko) * 2008-11-05 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법
TWI401635B (zh) * 2009-04-13 2013-07-11 Innolux Corp 顯示面板及應用該顯示面板的影像顯示系統
JP5560227B2 (ja) * 2011-04-11 2014-07-23 株式会社ジャパンディスプレイ 液晶表示装置の製造方法及び液晶表示装置
KR102263574B1 (ko) * 2014-10-01 2021-06-11 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184387A (ja) * 1997-07-09 1999-03-26 Denso Corp 配向処理方法
KR100187682B1 (ko) * 1995-04-11 1999-06-01 김영환 모스펙트 테스트 패턴 제작방법
KR19990074690A (ko) * 1998-03-13 1999-10-05 윤종용 액정 표시 장치의 제조 방법
KR20010017525A (ko) * 1999-08-12 2001-03-05 윤종용 박막 트랜지스터 어레이 기판의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100213402B1 (ko) * 1994-09-29 1999-08-02 니시무로 타이죠 전극배선재료 및 이를 이용한 전극배선기판
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
CN1105325C (zh) * 1995-11-02 2003-04-09 精工爱普生株式会社 液晶屏的制造方法
JP2776357B2 (ja) * 1996-01-31 1998-07-16 日本電気株式会社 液晶表示装置
KR100238795B1 (ko) * 1997-03-03 2000-01-15 구본준 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
JP3006584B2 (ja) * 1998-05-14 2000-02-07 日本電気株式会社 薄膜トランジスタアレイ
TW570203U (en) * 1998-08-03 2004-01-01 Rohm Co Ltd Liquid crystal display element
KR100356452B1 (ko) * 1998-10-02 2002-10-18 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치 및 그 제조 방법
KR100545021B1 (ko) * 1999-12-31 2006-01-24 엘지.필립스 엘시디 주식회사 액정표시소자와 그 제조 방법
KR100323826B1 (ko) * 2000-03-02 2002-02-19 구본준, 론 위라하디락사 액정표시장치
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100187682B1 (ko) * 1995-04-11 1999-06-01 김영환 모스펙트 테스트 패턴 제작방법
JPH1184387A (ja) * 1997-07-09 1999-03-26 Denso Corp 配向処理方法
KR19990074690A (ko) * 1998-03-13 1999-10-05 윤종용 액정 표시 장치의 제조 방법
KR20010017525A (ko) * 1999-08-12 2001-03-05 윤종용 박막 트랜지스터 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
KR20030058067A (ko) 2003-07-07
US20030123007A1 (en) 2003-07-03
US7133102B2 (en) 2006-11-07

Similar Documents

Publication Publication Date Title
KR100325079B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
US6001539A (en) Method for manufacturing liquid crystal display
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US6204081B1 (en) Method for manufacturing a substrate of a liquid crystal display device
US20090225249A1 (en) Thin film transistor array substrate and manufacturing method thereof
KR20030082651A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7019797B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US6156583A (en) Method for manufacturing a liquid crystal display device
KR100475112B1 (ko) 액정표시소자 및 그 제조방법
KR20000059689A (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100690000B1 (ko) 액정표시소자 및 그 제조방법
KR100520824B1 (ko) 액정표시소자
KR20010058183A (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
US20040125273A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US20020085142A1 (en) Liquid crystal display device and method of manufacturing the same
KR20020058917A (ko) 박막트랜지스터 및 그 제조방법
KR101006474B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR20030064975A (ko) 고개구율 액정표시장치의 제조방법
KR100694576B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100854591B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR20060123810A (ko) 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법
KR100891997B1 (ko) 프린지 필드 스위칭 액정표시장치의 제조방법
KR100625030B1 (ko) 액정표시소자의 제조방법
KR100744396B1 (ko) 액정표시장치의 어레이기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20190225

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20190225