KR100499570B1 - 액정표시장치의 입력배선 형성방법 - Google Patents

액정표시장치의 입력배선 형성방법 Download PDF

Info

Publication number
KR100499570B1
KR100499570B1 KR10-2002-0053791A KR20020053791A KR100499570B1 KR 100499570 B1 KR100499570 B1 KR 100499570B1 KR 20020053791 A KR20020053791 A KR 20020053791A KR 100499570 B1 KR100499570 B1 KR 100499570B1
Authority
KR
South Korea
Prior art keywords
wiring layer
interlayer insulating
liquid crystal
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0053791A
Other languages
English (en)
Other versions
KR20040021987A (ko
Inventor
남승희
조소행
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0053791A priority Critical patent/KR100499570B1/ko
Publication of KR20040021987A publication Critical patent/KR20040021987A/ko
Application granted granted Critical
Publication of KR100499570B1 publication Critical patent/KR100499570B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 하나의 콘택홀을 통해 두 개의 배선층을 동시에 전기적으로 연결함으로서 면적을 줄이도록 한 액정표시장치의 입력배선 형성방법에 관한 것으로서, 절연 기판상의 일정영역에 형성되는 제 1 배선층과, 상기 제 1 배선층을 포함한 절연 기판의 전면에 질화 실리콘막으로 형성되는 제 1 층간 절연막과, 상기 제 1 층간 절연막상에 상기 제 1 배선층과 오버랩되도록 몰리브덴으로 형성되는 제 2 배선층과, 상기 제 2 배선층을 포함한 절연 기판의 전면에 질화 실리콘막으로 형성되는 제 2 층간 절연막과, 상기 제 1 배선층의 표면이 소정부분 노출되도록 상기 제 2 층간 절연막, 제 2 배선층 및 제 1 층간 절연막을 관통하여 형성되는 콘택홀과, 상기 콘택홀을 통해 상기 제 1 배선층 및 제 2 배선층을 전기적으로 연결하기 위해 상기 제 2 층간 절연막상에 ITO막으로 형성되는 제 3 배선층을 포함하여 구성됨을 특징으로 한다.

Description

액정표시장치의 입력배선 형성방법{method for forming input metal line of liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 면적을 줄이는데 적당한 액정표시장치의 입력배선 형성방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.
그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.
이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
도 1은 일반적인 액정표시장치를 나타낸 개략적인 구성도이다.
도 1에 도시한 바와 같이, 영상을 표시하는 화소영역(12)과 영상신호를 발생시키는 드라이버 IC(10,11)로 구성되고, 상기 화소영역(12) 내에는 복수개의 게이트 라인(14)과 복수개의 데이터 라인(16)이 서로 교차되어 매트릭스 형태로 형성되고, 그 교차점에는 박막 트랜지스터(13)가 형성된다.
그리고 도면에는 도시되어 있지 않지만 박막 트랜지스터(13)가 형성되어 있는 기판과 대향하는 대향기판에는 공통전극과 칼라필터가 형성되고, 상기 두 기판 사이에 액정이 주입되어 봉합되는 상태로 액정표시장치가 구성된다.
도 2는 도 1의 박막 트랜지스터를 나타낸 단면도이다.
도 2에 도시한 바와 같이, 유리 기판(21)상의 일정영역에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 금속으로 형성되는 게이트전극(22)과, 상기 게이트 전극(22)을 포함한 유리 기판(21)의 전면에 형성되는 게이트 절연막(23)과, 상기 게이트 전극(22) 상부의 게이트 절연막(23)상에 반도체층(24), 오믹콘택층(25) 및 크롬, 몰리브덴 등의 금속으로 된 소오스 전극(26)과 드레인 전극(27)이 구성되어 있다.
그리고 상기 소오스 전극(26) 및 드레인 전극(27)을 포함한 유리 기판(21)의 전면에 형성되는 보호막(28)과, 상기 보호막(28)을 관통하여 상기 드레인 전극(27)과 전기적으로 연결되어 형성되는 화소전극(29)으로 구성되어 있다.
여기서, 상기 게이트 전극(22)은 도 1의 게이트 라인(14)에 연결되어 있고, 소오스 전극(26)은 데이터 라인(16)에 연결되어 있으며, 드레인 전극(27)은 데이터 라인(16)과 게이트 라인(14)으로 둘러싸인 영역에 형성되는 화소전극(29)과 접촉되어 있다.
상기와 같은 구조를 가지는 박막 트랜지스터는 게이트 라인(14)을 통해 데이터전압이 게이트전극(22)에 인가되면 상기 데이터 라인(16)에 흐르는 신호전압이 소오스 전극(26)에서 드레인 전극(27)으로 오믹콘택층(25) 및 반도체층(24)을 통해 인가되도록 동작한다.
상기 소오스 전극(26)에 신호전압이 인가되면, 소오스 전극(26)과 연결된 화소전극(29)에 전압이 인가됨으로써, 상기 화소전극(29)과 공통전극 사이에 전압차가 발생한다.
상기 화소전극(29)과 공통전극의 전압차이로 인해 그 사이에 개재되어 있는 액정의 분자배열이 변화되는데, 그 액정의 분자배열이 변화되므로 인하여 화소의 광투과량이 변하게 되어 데이터전압이 인가된 화소와 인가되지 않은 화소의 색상차이가 발생한다. 이러한 색상차이를 이용하여 표시장치의 화면을 컨트롤하게 된다.
그런데, 상기 박막 트랜지스터 등이 형성된 액정표시장치의 기판을 제조하는 과정에서 외부로부터 고압의 정전기가 발생하면 그 정전기에 의하여 TFT 어레이가 손상될 수 있으므로, 그 대책이 필요하다.
따라서, 일반적으로 게이트 라인과 데이터 라인에 각각 정전기 방지소자(도시되지 않음)를 설치하고 있다.
한편, 액정표시장치 모듈은 구동 드라이브 IC의 실장방식에 따라 COG(Chip On Glass) 실장방식과 TAB(Tape Automated Bonding) 실장방식으로 구분된다.
TAB 실장방식은 구동 드라이브 IC가 탑재된 TCP(Tape Carrier Package)를 LCD 패널과 PCB에 접속시키는 작업을 의미한다. TCP와 LCD 패널과의 접속공정은 글래스와 금속의 재질상의 특수성과 약 0.2㎜ 이하 피치(pitch)의 고정세에 따라 납 대신에 이방성 도전필름(Anisotropy Conduction Film)을 이용하며, TCP와 PCB의 접속공정은 납을 이용하여 접속하고 있다.
이에 반해, COG 실장방식은 LCD 패널의 게이트 영역 및 데이터 영역에 직접 구동 드라이브 IC를 실장하여 LCD 패널에 전기적 신호를 전달하는 방식으로, 보통 이방성 도전 필름을 이용하여 구동 드라이브 IC를 LCD 패널에 접착한다.
한편, COG 방식 액정표시장치에 있어서 각각의 구동 드라이브 IC에 신호를 인가하기 위해서 하판 유리기판상에 도전체를 형성하는 LOG(Line On Glass)방법이 사용되고 있다.
도 3은 일반적인 COG 방식 액정표시장치의 구조단면도이다.
도 3에 도시한 바와 같이, 상부기판(101)과 하부기판(102), PCB(Printed Circuit Board) 기판(103), FPC(Flexible Printed Circuit)(104) 그리고 데이터 전송 케이블(105)로 구성된다.
여기서, 상기 상부기판(101)은 도면에는 도시하지 않았지만, 한쪽 면에 편광판이 부착되어 있고, 반대 면에는 칼라 필터와 공통전극이 형성되어 있다.
그리고, 상기 하부기판(102)은 상부기판(101)보다 넓은 면적을 가지면, 도면에는 도시하지 않았지만, 한쪽 면에는 편광판이 부착되어 있다.
또한, 상기 하부기판(102)에는 편광판이 부착되지 않은 반대면은 상기 상부기판(101)의 공통전극과 대향되도록 구성되며, 게이트 구동 IC(106), 데이터 구동 IC(107) 그리고 서로 직교하는 게이트 라인(108) 및 데이터 라인(109)을 포함하여 구성된다.
상기 데이터 구동 IC(107)는 PCB 기판(103)의 구동회로로부터 생성된 각종 입력신호를 인가 받는다. 이때, 상기 입력신호가 흐르는 데이터 라인 구동입력배선(110)은 FPC(104)와 상기 데이터 구동 IC(107)에 접속되고, 상기 데이터 구동 IC(107)의 출력배선(111)은 데이터 라인(109)의 각 라인과 일대일 접속을 이룬다.
상기 게이트 구동 IC(106)는 게이트 구동 입력배선(110)을 통해 FPC(104)로부터 PCB 기판(103)의 구동회로의 게이트 입력신호를 입력받아 액정표시장치의 구동에 필요한 게이트전압을 생성하여 출력단자로 출력한다. 이때, 게이트 구동 IC(106)의 출력단자는 게이트 출력배선(112)을 통해 게이트라인(108)의 각 라인과 일대일 접속을 이룬다.
상기 데이터 전송 케이블(105)은 상기 PCB 기판(103)의 구동회로에서 생성된 신호를 상기 데이터 구동 IC의 입력배선(110)에 인가하기 위해 PCB 기판(103)과 FPC(104)을 연결하도록 설치된다. 즉, 상기 PCB 기판(103)의 구동회로에서 생성된 신호는 데이터 전송 케이블(105)을 거쳐 FPC(104)의 데이터 구동 입력배선(110)으로 인가된다.
그런데, 이와 같은 종래 기술에 따른 액정표시장치는 많은 양의 FPC(104)가 필요하다. 왜냐하면, 상기 구동 IC(106,107)의 입력단자에 각각 연결되는 입력배선(110)이 서로 단락되지 않으려면, 상기 FPC(104)의 폭이 넓어야 하기 때문이다.
그래서, 상기 FPC(104)의 사용량을 줄이기 위하여 데이터 구동 IC(107)와, 게이트 구동 IC(106)의 입력배선(110)이 하부기판(102)에 직접 형성되는 이른바 LOG(Line On Glass) 구조를 갖는 액정표시장치도 개발되었다.
도 4는 일반적인 입력배선이 기판위에 직접 실장된 COG 방식의 액정표시장치를 나타낸 도면이다.
도 4에 도시한 바와 같이, PCB 기판(103), 전송선이 형성된 FPC(104), 상부기판(101) 그리고 하부기판(102)으로 구성된다.
상기 하부기판(102)은 하부기판(102)에 직접 실장된 게이트 구동 IC의 입력배선(114), 하부기판(102)에 직접 실장된 데이터 구동 IC의 입력배선(113) 및 공통전압배선(도시하지 않음)과, 게이트 구동 IC(106), 데이터 구동 IC(107), 게이트 라인(108) 그리고 데이터 라인(109)으로 구성된다.
상기 상부기판(101)에는 공통전극이 형성되어 있다. 도면에는 도시하지 않았지만, 상기 공통전극은 하부기판(102)의 공통전압 배선에 연결되어 있다.
도 4에 나타낸 일반적인 액정표시장치는 PCB 기판(103)의 구동회로에서 액정표시장치의 구동에 필요한 각종 입력신호가 생성되고, 상기 입력신호는 FPC(104)의 전송선으로 입력되는 구조를 지닌다.
상기 FPC(104)의 각 전송선은 하부기판(102)에 직접 실장된 게이트 구동 IC의 입력배선(114)과 데이터 구동 IC의 입력배선(113)에 일대일 접속을 이룬다.
상기 입력배선(113,114)에 인가된 각 입력신호들은 게이트 구동 IC(106)와 데이터 구동 IC(107)의 입력신호이고, 상기 구동 IC(106,107)의 출력신호는 각 게이트 라인(108)과 데이터 라인(109)에 인가된다. 그리고 상기 출력신호가 인가된 상기 게이트 라인(108)과 데이터 라인(109)의 신호에 따라 액정표시장치가 구동된다.
이하, 첨부된 도면을 참고하여 종래의 액정표시장치의 입력배선 및 그 형성방법을 설명하면 다음과 같다.
도 5는 종래 기술에 따른 액정표시장치의 입력배선을 나타낸 평면도이다.
도 5에 도시한 바와 같이, 일정한 간격을 갖고 형성되는 제 1 배선층(52) 및 제 2 배선층(54)과, 상기 제 1 배선층(52) 및 제 2 배선층(54)을 제 1, 제 2 콘택홀(56,57)을 통해 전기적으로 연결하는 제 3 배선층(58)으로 구성되어 있다.
도 6은 도 5의 Ⅱ-Ⅱ선에 따른 종래 액정표시장치의 LOG 입력배선의 구조단면도이다.
도 6에 도시한 바와 같이, 절연 기판(51)상의 일정영역에 제 1 배선층(52)이 형성되어 있고, 상기 제 1 배선층(52)을 포함한 절연 기판(51)의 전면에 제 1 층간 절연막(53)이 형성되어 있으며, 상기 제 1 층간 절연막(53)상에 제 2 배선층(54)이 형성되어 있다.
이어, 상기 제 2 배선층(54)을 포함한 절연 기판(51)의 전면에 BCB(Benzocyclobutene)와 같은 유기 절연물질로 제 2 층간 절연막(55)이 형성되어 있다.
그리고 상기 제 1, 제 2 층간 절연막(53,55)이 선택적으로 제거되어 상기 제 1, 제 2 배선층(52,54)의 표면이 소정부분 노출되도록 제 1, 제 2 콘택홀(56,57)이 형성되어 있으며, 상기 제 1, 제 2 콘택홀(56,57)을 통해 상기 제 1, 제 2 배선층(52,54)과 전기적으로 연결하도록 상기 제 2 층간 절연막(55)상에 제 3 배선층(58)이 형성된다.
도 7a 내지 도 7d는 종래의 액정표시장치의 입력배선 형성방법을 나타낸 공정단면도이다.
도 7a에 도시한 바와 같이, 절연 기판(51)상에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 제 1 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 제 1 금속막을 선택적으로 제거하여 제 1 배선층(52)을 형성한다.
도 7b에 도시한 바와 같이, 상기 제 1 배선층(52)을 포함한 절연 기판(51)의 전면에 제 1 층간 절연막(53)을 형성하고, 상기 제 1 층간 절연막(53)상에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 등의 제 2 금속막을 증착한다.
이어, 포토 및 식각 공정을 통해 상기 제 2 금속막을 선택적으로 제거하여 제 2 배선층(54)을 형성한다.
도 7c에 도시한 바와 같이, 상기 제 2 배선층(54)을 포함한 절연 기판(51)의 전면에 제 2 층간 절연막(55)을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 배선층(52) 및 제 2 배선층(54)의 표면이 소정부분 노출되도록 상기 제 2 층간 절연막(55) 및 제 1 층간 절연막(53)을 선택적으로 제거하여 제 1, 제 2 콘택홀(56,57)을 형성한다.
도 7d에 도시한 바와 같이, 상기 제 1, 제 2 콘택홀(56,57)을 포함한 절연 기판(51)의 전면에 ITO(Indium Tin Oxide) 등의 제 3 금속막을 형성하고, 포토 및 식각 공정을 통해 상기 제 3 금속막을 선택적으로 제거하여 상기 제 1, 제 2 콘택홀(56,57)을 통해 상기 제 1, 제 2 배선층(52,54)과 전기적으로 연결되는 제 3 배선층(58)을 형성한다.
그러나 상기와 같은 종래의 액정표시장치의 입력배선 및 그 형성방법에 있어서 다음과 같은 문제점이 있었다.
즉, 두 개의 배선층을 일정한 간격을 두고 형성한 후에 두 배선층을 전기적으로 연결하기 위해 각각에 콘택홀을 형성하고, 상기 각 콘택홀을 통해 두 개의 배선층을 전기적으로 연결함으로써 콘택홀 형성에 따른 공간 차지에 의해 전체적인 면적이 증가한다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 하나의 콘택홀을 통해 두 개의 배선층을 동시에 전기적으로 연결함으로서 면적을 줄이도록 한 액정표시장치의 입력배선 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 액정표시장치의 입력배선형성방법은 절연 기판상의 일정영역에 제 1 배선층을 형성하는 단계와, 상기 제 1 배선층을 포함한 전면에 질화 실리콘막으로 제 1 층간 절연막을 형성하는 단계와, 상기 제 1 층간 절연막상에 몰리브덴을 형성하고 상기 몰리브덴을 선택적으로 제거하여 상기 제 1 배선층과 오버랩되도록 제 2 배선층을 형성하는 단계와, 상기 제 2 배선층을 포함한 전면에 질화 실리콘막으로 제 2 층간 절연막을 형성하는 단계와, 상기 제 1 배선층의 표면이 소정부분 노출되도록 SF6을 포함한 식각가스로 상기 제 2 층간 절연막, 제 2 배선층, 제 1 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 전면에 ITO막을 형성하고 상기 ITO막을 선택적으로 제거하여 상기 콘택홀을 통해 상기 제 1, 제 2 배선층과 전기적으로 연결되는 제 3 배선층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
삭제
삭제
삭제
이하, 첨부된 도면을 참고하여 본 발명에 의한 액정표시장치의 입력배선 및 그 형성방법을 상세히 설명하면 다음과 같다.
도 8은 본 발명에 의한 액정표시장치의 입력배선을 나타낸 평면도이다.
도 8에 도시한 바와 같이, 일정한 폭을 갖고 형성되는 제 1 배선층(62)과, 상기 제 1 배선층(62)과 소정부분이 오버랩되면서 형성되는 제 2 배선층(64)과, 상기 제 1 배선층(62)의 표면이 소정부분 노출되도록 상기 제 2 배선층(64)을 관통해 형성되는 콘택홀(66)과, 상기 콘택홀(66)을 통해 상기 제 1, 제 2 배선층(62,64)을 동시에 전기적으로 연결하는 제 3 배선층(67)으로 구성되어 있다.
도 9는 도 8의 Ⅳ-Ⅳ선에 따른 본 발명에 의한 액정표시장치의 입력배선을 나타낸 구조단면도이다.
도 9에 도시한 바와 같이, 절연 기판(61)상의 일정영역에 형성되는 제 1 배선층(62)과, 상기 제 1 배선층(62)을 포함한 절연 기판(61)의 전면에 형성되는 제 1 층간 절연막(63)과, 상기 제 1 층간 절연막(63)상에 상기 제 1 배선층(62)과 소정부분이 오버랩되면서 형성되는 제 2 배선층(64)과, 상기 제 2 배선층(64)을 포함한 절연 기판(61)의 전면에 형성되는 제 2 층간 절연막(65)과, 상기 제 1 배선층(62)의 표면이 소정부분 노출되도록 상기 제 2 층간 절연막(65), 제 2 배선층(64) 및 제 1 층간 절연막(63)을 관통하여 형성되는 콘택홀(66)과, 상기 콘택홀(66)을 통해 상기 제 1 배선층(62) 및 제 2 배선층(64)을 전기적으로 연결하기 위해 상기 제 2 층간 절연막(65)상에 형성되는 제 3 배선층(67)을 포함하여 구성되어 있다.
여기서, 상기 제 1 배선층(62)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNo 등의 몰리브덴 합금(Mo alloy) 중에 하나이고, 상기 제 2 배선층(64)은 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNo 등의 몰리브덴 합금(Mo alloy) 중에서 어느 하나이며, 상기 제 3 배선층(67)은 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), ITZO(Indium-Tin-Zinc-Oxide), Al, AlNd, Cr, Mo 중에서 적어도 하나를 선택하여 이용한다.
또한, 상기 제 1, 제 2 층간 절연막(63,65)은 질화 실리콘(Si3N4) 또는 산화 실리콘(SiO2) 등의 무기 절연물질, 아크릴(Acryl)계 유기화합물, 테프론(Teflon), BCB(benzocyclobuten), 사이토프(Cytop), PFCB(Perfluorocyclobutane) 등의 유전 상수가 작은 유기물질 중에서 적어도 하나로 형성된다.
도 10a 내지 도 10d는 본 발명에 의한 액정표시장치의 금속배선 연결방법을 나타낸 공정단면도이다.
도 10a에 도시한 바와 같이, 절연 기판(61)상에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNo 등의 몰리브덴 합금(Mo alloy) 중에서 적어도 하나를 이용하여 제 1 금속막을 증착하고, 포토 및 식각 공정을 통해 상기 제 1 금속막을 선택적으로 제거하여 제 1 배선층(62)을 형성한다.
여기서, 상기 제 1 금속막은 CVD 방법 또는 스퍼터링(sputtering) 등의 방법으로 1500∼4000Å 정도의 두께로 증착한다.
도 10b에 도시한 바와 같이, 상기 제 1 배선층(62)을 포함한 절연 기판(61)의 전면에 제 1 층간 절연막(63)을 형성하고, 상기 제 1 층간 절연막(63)상에 제 2 금속막을 증착한다.
여기서, 상기 제 1 층간 절연막(63)은 질화 실리콘(Si3N4) 또는 산화 실리콘(SiO2) 등의 무기 절연물질, 또는 아크릴(Acryl)계 유기화합물, 테프론(Teflon), BCB(benzocyclobuten), 사이토프(Cytop) 또는 PFCB(Perfluorocyclobutane) 등의 유전 상수가 작은 유기물질 중에서 적어도 하나를 선택하여 형성한다.
한편, 상기 제 2 금속막은 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNo 등의 몰리브덴 합금(Mo alloy) 중에서 적어도 하나를 CVD 방법 또는 스퍼터링 방법으로 1000~2000Å 정도의 두께로 증착한다.
이어, 포토 및 식각 공정을 통해 상기 제 2 금속막을 선택적으로 제거하여 상기 제 1 층간 절연막(63)을 사이에 두고 상기 제 1 배선층(62)과 오버랩되는 제 2 배선층(64)을 형성한다.
도 10c에 도시한 바와 같이, 상기 제 2 배선층(64)을 포함한 절연 기판(61)의 전면에 제 2 층간 절연막(65)을 형성하고, 포토 및 식각 공정을 통해 상기 제 1 배선층(62)의 표면이 소정부분 노출되도록 상기 제 2 층간 절연막(65), 제 2 배선층(64), 제 1 층간 절연막(63)을 선택적으로 제거하여 콘택홀(66)을 형성한다.
여기서, 상기 제 2 층간 절연막(65)은 상기 제 1 층간 절연막(63)과 동일 물질로 형성한다.
한편, 상기 콘택홀(66)을 형성하기 위한 식각 공정은 SF6, SF6 + O2/He, C2F6+O2 등의 식각가스를 사용하거나, 불화암모늄 + 불산의 혼합 식각액을 사용하여 건식 혹은 습식법에 의하여 진행한다.
도 10d에 도시한 바와 같이, 상기 콘택홀(66)을 포함한 절연 기판(61)의 전면에 제 3 금속막을 형성하고, 포토 및 식각 공정을 통해 상기 제 3 금속막을 선택적으로 제거하여 상기 콘택홀(66)을 통해 상기 제 1, 제 2 배선층(62,64)과 전기적으로 연결되는 제 3 배선층(67)을 형성한다.
여기서, 상기 제 3 금속막은 전도성 물질인 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide) 또는 ITZO(Indium-Tin-Zinc-Oxide), Al, AlNd, Cr, Mo 등을 CVD 방법 또는 스퍼터링 방법으로 증착한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 액정표시장치의 입력배선 형성방법은 다음과 같은 효과가 있다.
즉, 하나의 콘택홀을 통해 두 개의 배선층을 동시에 연결시킴으로써 전체적인 면적을 줄일 수 있다.
도 1은 일반적인 액정표시장치를 나타낸 개략적인 구성도
도 2는 도 1의 박막 트랜지스터를 나타낸 단면도
도 3은 일반적인 COG 방식 액정표시장치의 구조단면도
도 4는 일반적인 입력배선이 기판위에 직접 실장된 COG 방식의 액정표시장치를 나타낸 도면
도 5는 종래 기술에 따른 액정표시장치의 입력배선을 나타낸 평면도
도 6은 도 5의 Ⅱ-Ⅱ선에 따른 종래 액정표시장치의 LOG 입력배선의 구조단면도
도 7a 내지 도 7d는 종래의 액정표시장치의 입력배선 형성방법을 나타낸 공정단면도
도 8은 본 발명에 의한 액정표시장치의 입력배선을 나타낸 평면도
도 9는 도 8의 Ⅳ-Ⅳ선에 따른 본 발명에 의한 액정표시장치의 입력배선을 나타낸 구조단면도
도 10a 내지 도 10d는 본 발명에 의한 액정표시장치의 입력배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
61 : 절연 기판 62 : 제 1 배선층
63 : 제 1 층간 절연막 64 : 제 2 배선층
65 : 제 2 층간 절연막 66 : 콘택홀
67 : 제 3 배선층

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 절연 기판상의 일정영역에 제 1 배선층을 형성하는 단계;
    상기 제 1 배선층을 포함한 전면에 질화 실리콘막으로 제 1 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막상에 몰리브덴을 형성하고 상기 몰리브덴을 선택적으로 제거하여 상기 제 1 배선층과 오버랩되도록 제 2 배선층을 형성하는 단계;
    상기 제 2 배선층을 포함한 전면에 질화 실리콘막으로 제 2 층간 절연막을 형성하는 단계;
    상기 제 1 배선층의 표면이 소정부분 노출되도록 SF6을 포함한 식각가스로 상기 제 2 층간 절연막, 제 2 배선층, 제 1 층간 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 전면에 ITO막을 형성하고 상기 ITO막을 선택적으로 제거하여 상기 콘택홀을 통해 상기 제 1, 제 2 배선층과 전기적으로 연결되는 제 3 배선층을 형성하는 단계를 포함하여 형성함을 특징으로 하는 액정표시장치의 입력배선 형성방법.
  7. 제 6 항에 있어서, 상기 제 1 배선층은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa, 또는 MoNo 등의 몰리브덴 합금 중에서 적어도 하나를 CVD 또는 스퍼터링 방법을 증착한 후 선택적으로 제거하여 형성하는 것을 특징으로 하는 액정표시장치의 입력배선 형성방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR10-2002-0053791A 2002-09-06 2002-09-06 액정표시장치의 입력배선 형성방법 Expired - Fee Related KR100499570B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0053791A KR100499570B1 (ko) 2002-09-06 2002-09-06 액정표시장치의 입력배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0053791A KR100499570B1 (ko) 2002-09-06 2002-09-06 액정표시장치의 입력배선 형성방법

Publications (2)

Publication Number Publication Date
KR20040021987A KR20040021987A (ko) 2004-03-11
KR100499570B1 true KR100499570B1 (ko) 2005-07-05

Family

ID=37325947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0053791A Expired - Fee Related KR100499570B1 (ko) 2002-09-06 2002-09-06 액정표시장치의 입력배선 형성방법

Country Status (1)

Country Link
KR (1) KR100499570B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060139551A1 (en) * 2004-12-27 2006-06-29 Yohei Kimura Display device
KR101217500B1 (ko) * 2005-12-26 2013-01-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101254743B1 (ko) * 2006-06-28 2013-04-15 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
CN110095889B (zh) * 2018-01-30 2022-06-17 瀚宇彩晶股份有限公司 显示面板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009398A (ko) * 1997-07-09 1999-02-05 구자홍 액정표시장치의 데이터 인가부의 구조
KR19990070487A (ko) * 1998-02-20 1999-09-15 구자홍 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치
JP2000091423A (ja) * 1998-09-16 2000-03-31 Nec Corp 多層配線半導体装置及びその製造方法
KR20010045446A (ko) * 1999-11-05 2001-06-05 구본준 액정표시소자의 제조방법
KR20020056622A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 반사형 또는 반투과형 액정표시장치 및 그 제조방법
US9142306B2 (en) * 2013-01-11 2015-09-22 Atmel Corporation Selecting memory cells using source lines

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009398A (ko) * 1997-07-09 1999-02-05 구자홍 액정표시장치의 데이터 인가부의 구조
KR19990070487A (ko) * 1998-02-20 1999-09-15 구자홍 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치
JP2000091423A (ja) * 1998-09-16 2000-03-31 Nec Corp 多層配線半導体装置及びその製造方法
KR20010045446A (ko) * 1999-11-05 2001-06-05 구본준 액정표시소자의 제조방법
KR20020056622A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 반사형 또는 반투과형 액정표시장치 및 그 제조방법
US9142306B2 (en) * 2013-01-11 2015-09-22 Atmel Corporation Selecting memory cells using source lines

Also Published As

Publication number Publication date
KR20040021987A (ko) 2004-03-11

Similar Documents

Publication Publication Date Title
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101108782B1 (ko) 액정 표시 장치 및 그 제조 방법
US20040252267A1 (en) Liquid crystal display device and method for manufacturing the same
US8027009B2 (en) Liquid crystal display device and method of manufacturing the same
US20030179158A1 (en) Wiring substrate connected structure, and display device
US6665045B2 (en) Liquid crystal display panel and method of manufacturing the same
KR20030016534A (ko) 액정 표시 장치
KR20040024666A (ko) 액정 표시 장치 및 이의 제조방법
KR20110067261A (ko) 액정표시장치 및 그의 제조방법
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US20040263752A1 (en) Liquid crystal display device and method for manufacturing the same
US20030122978A1 (en) Liquid crystal display device having single bodied compensating pattern and method of fabricating the same
KR100685945B1 (ko) 액정표시장치 및 그 제조방법
KR100499570B1 (ko) 액정표시장치의 입력배선 형성방법
KR100864925B1 (ko) 액정표시장치
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR20050064753A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101182302B1 (ko) 액정표시장치 및 이의 제조방법
KR100710151B1 (ko) Ｔｆｔ 액정패널
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100928488B1 (ko) 액정표시장치 및 그의 제조방법
JP2001330854A (ja) 液晶表示装置
KR101340992B1 (ko) 액정표시장치 및 그 제조방법
KR20050068457A (ko) 박막 트랜지스터 어레이 기판 및 이의 형성 방법
KR20080061204A (ko) 횡전계형 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

J201 Request for trial against refusal decision
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210628

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210628