KR100517543B1 - Ad/da converter with reference voltage control function - Google Patents
Ad/da converter with reference voltage control function Download PDFInfo
- Publication number
- KR100517543B1 KR100517543B1 KR1019980007781A KR19980007781A KR100517543B1 KR 100517543 B1 KR100517543 B1 KR 100517543B1 KR 1019980007781 A KR1019980007781 A KR 1019980007781A KR 19980007781 A KR19980007781 A KR 19980007781A KR 100517543 B1 KR100517543 B1 KR 100517543B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- output
- current
- comparator
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 ADC/DAC에 관한 것으로, 밴드 갭 레퍼런스 제너레이터는 레퍼런스전압을 출력시키고, 입력 레벨 디텍터는 레퍼런스전압과 입력신호를 비교하여 스위칭신호를 출력하고, 선택 전압/전류 컨버터는 스위칭신호에 따라 레퍼런스전압을 전류로 변환시키고, 제너레이터 VDD를 전압을 1/2로 강하시켜 출력시키고, 제1 전류/전압 컨버터는 제1 레퍼런스 전압을 출력시키고, 제2 전류/전압 컨버터는 제2 전류/전압 컨버터는 제2 레퍼런스 전압을 출력시킨다. 이와 같이 구성된 발명에 의하면, 입력신호에 따라 레퍼런스 전압을 가변 시킬 수 있다.The present invention relates to an ADC / DAC, a band gap reference generator outputs a reference voltage, an input level detector compares the reference voltage and an input signal, and outputs a switching signal, and the selected voltage / current converter references the switching signal according to the switching signal. Converts the voltage into a current, and outputs the generator VDD by dropping the voltage to 1/2, the first current / voltage converter outputs the first reference voltage, and the second current / voltage converter Output a second reference voltage. According to the invention configured as described above, the reference voltage can be varied according to the input signal.
Description
본 발명은 컨버터에 관한 것으로, 좀 더 구체적으로는 아날로그/디지털 및 디지털/아날로그 컨버터의 기준전압 제어장치에 관한 것이다. The present invention relates to a converter, and more particularly to a reference voltage control device for analog / digital and digital / analog converters.
기존의 아날로그/디지털 및 디지털/아날로그 컨버터의 기준전압 발생장치(Generator)는 외부에서 다른 소자(Regulator)를 이용하여 왔다.The reference voltage generator of the existing analog / digital and digital / analog converters has used another regulator externally.
최근에는 내장형으로 된 기준 정밀 전압 레퍼런스가 많이 필요하고 아날로그/디지털 및 디지털/아날로그 컨버터뿐만 아니라 다른 곳에서도 많이 이용되고 있다. 또한 이와 같은 컨버터에서 기준 전압(Reference Voltage)은 비트 수가 증가하여 1LSB값이 감소할수록 점점 더 정밀한 것이 요구된다. 이러한 정밀 레퍼런스 발생장치는 온도나 파워단의 노이즈에 안정되게 작용하는 밴드 갭 레퍼런스를 기준으로 N배(N은 0을 제외한 실수) 증폭하여 원하는 전압 레벨을 만들어 왔다.Recently, many built-in reference precision voltage references are required and are used elsewhere, as well as analog / digital and digital / analog converters. Also, in such converters, the reference voltage is required to be more precise as the number of bits increases and the value of 1LSB decreases. These precision reference generators have amplified N times (N is a real number other than 0) based on a band gap reference that works stably on temperature or power stage noise to create the desired voltage level.
저전력 파워 서플라이(Low Power Supply)를 사용하는 컨버터는 레퍼런스의 상위 전압(VREF+)와 레퍼런스의 하위 전압(VREF-)이 고정되어 있다. 따라서 파워 서플라이 전압의 동작 전압 레벨 중 가장 작은 전압에서도 동작할 수 있게 VREF+와, VMID, VREF- 전압 레벨을 결정한다. 이때, 결정된 VREF+와 VAGND 혹은 VAGND와 VREF- 전압차 즉 Full Scale이 결정되고 이 전압차는 ADC/DAC에서 처리할 수 있는 아날로그 최대 값(Analog Max Level)이 된다.Converters using a low power supply have a fixed upper voltage (VREF +) and a lower voltage (VREF-) of the reference. Therefore, the VREF +, VMID, and VREF- voltage levels are determined to operate at the smallest of the operating supply voltage levels. At this time, the determined VREF + and VAGND or VAGND and VREF- voltage difference, that is, full scale, is determined and this voltage difference becomes an analog maximum level that can be processed by the ADC / DAC.
그러나 ADC/DAC에서 처리하는 아날로그 신호는 아주 작은 레벨에서나 최대 레벨에서나 같은 레퍼런스 전압을 사용하기 때문에 Full Scale/Bit는 1LSB로 고정된다. 따라서 작은 레벨(1LSB)의 신호가 들어오면 AD변환하기 어려워진다. However, because the analog signal processed by the ADC / DAC uses the same reference voltage at very small or maximum levels, the full scale / bit is fixed at 1LSB. Therefore, when a signal of a small level (1LSB) comes in, it becomes difficult to perform AD conversion.
따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 입력 레벨 디텍터를 구비하고 있어 큰 레벨과 작은 레벨에 레퍼런스전압을 달리 함으로써 분해도(Resolution)가 좋아지고 레퍼런스가 고정된 것 보다 작은 신호까지 처리할 수 있는 아날로그/디지털 및 디지털/아날로그 컨버터를 제공함에 그 목적이 있다.Therefore, the present invention has been proposed to solve the above-mentioned problems, and is provided with an input level detector so that the resolution is improved by changing the reference voltage at a large level and a small level, and a signal smaller than the fixed reference. The aim is to provide analog / digital and digital / analog converters that can handle up to.
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 기준전압 제어기능을 갖는 아날로그/디지털 및 디지털/아날로그 컨버터는 제1 레퍼런스전압과 제2 레퍼런스전압을 출력시키는 밴드 갭 레퍼런스 제너레이터와, 아날로그 입력신호와 밴드 갭 레퍼런스 제너레이터의 제1 레퍼런스전압을 비교하여 스위칭신호를 출력시키는 입력 레벨 디텍터와, 입력 레벨 디텍터의 스위칭신호에 따라 밴드 갭 레퍼런스 제너레이터의 제2 레퍼런스전압을 전류로 변환시켜 출력하는 선택 전압/전류 컨버터와; 전원 전압의 1/2의 전압을 출력시키는 전압 레퍼런스 제너레이터와; 전압 레퍼런스 제너레이터의 출력전압과 선택 전압/전류 컨버터의 출력 전류에 따라 비교전압과 제1 레퍼런스 출력전압을 출력시키는 제1 전류/전압 컨버터와; 제1 전류/전압 컨버터의 비교전압에 따라 제2 레퍼런스 출력전압을 출력시키는 제2 전류/전압 컨버터를 포함한다.According to a feature of the present invention proposed to achieve the above object, an analog / digital and digital / analog converter having a reference voltage control function includes: a band gap reference generator for outputting a first reference voltage and a second reference voltage; An input level detector for comparing the input signal with the first reference voltage of the band gap reference generator and outputting a switching signal, and selecting to convert the second reference voltage of the band gap reference generator into current according to the switching signal of the input level detector to output the current. A voltage / current converter; A voltage reference generator for outputting a voltage of half the power supply voltage; A first current / voltage converter configured to output a comparison voltage and a first reference output voltage according to the output voltage of the voltage reference generator and the output current of the selected voltage / current converter; And a second current / voltage converter configured to output a second reference output voltage according to the comparison voltage of the first current / voltage converter.
이 특징의 바람직한 실시예에 있어서, 입력 레벨 디텍터는 아날로그 입력신호와 밴드 갭 레퍼런스 제너레이터의 제1 레퍼런스 전압을 비교하여 비교신호를 출력하는 비교기와; 비교기의 비교신호가 하이레벨이고 클록 신호가 2회 발생되면 하이레벨의 스위칭신호를 출력하고, 비교기의 비교신호가 로우레벨이고 클록 신호가 2회 발생되면 로우레벨의 스위칭신호를 출력시키는 레벨 디텍터를 포함한다.In a preferred embodiment of this aspect, the input level detector comprises: a comparator for comparing the analog input signal with the first reference voltage of the band gap reference generator and outputting a comparison signal; When the comparison signal of the comparator is high level and the clock signal is generated twice, the level detector outputs a high level switching signal.When the comparison signal of the comparator is low level and the clock signal is generated twice, the level detector outputs the low level switching signal. Include.
이 특징의 바람직한 실시예에 있어서, 선택 전압/전류 컨버터는 입력레벨디텍터의 스위칭신호를 반전시키는 인버터와; 비반전입력단으로 밴드 갭 레퍼런스 제너레이터로부터의 제2 레퍼런스전압이 인가되는 비교기와; 비교기의 반전입력단과 접지간에 직렬로 접속된 제1 및 제2 저항과; 인버터의 출력신호에 따라 제1 저항의 양단을 스위칭 시키는 스위치와; 게이트는 비교기의 출력과 접속된 MOS FET트랜지스터와; MOS FET트랜지스터의 소스와 비교기의 반전입력단간에 접속된 제3 저항을 포함한다.In a preferred embodiment of this aspect, the selection voltage / current converter comprises: an inverter for inverting the switching signal of the input level detector; A comparator to which a second reference voltage from the band gap reference generator is applied to the non-inverting input terminal; First and second resistors connected in series between the inverting input terminal of the comparator and ground; A switch for switching both ends of the first resistor in accordance with an output signal of the inverter; The gate comprises a MOS FET transistor connected to the output of the comparator; And a third resistor connected between the source of the MOS FET transistor and the inverting input terminal of the comparator.
이 특징의 바람직한 실시예에 있어서, 전압 레퍼런스 제너레이터는 전원 전압과 접속된 제1 저항과; 제1 저항과 접지간에 접속된 제2 저항과; 비반전입력단은 제1 및 제2 저항간에 접속되고, 출력단과 반전입력단이 접속된 비교기를 포함한다.In a preferred embodiment of this aspect, the voltage reference generator comprises: a first resistor connected with the supply voltage; A second resistor connected between the first resistor and ground; The non-inverting input terminal includes a comparator connected between the first and second resistors and having an output terminal and an inverting input terminal connected thereto.
이 특징의 바람직한 실시예에 있어서, 제1 전류/전압 컨버터는 선택 전압/전류 컨버터의 전류와 전압 레퍼런스 제너레이터의 출력전압을 비교하여 비교전압을 출력시키는 제1 비교기와; 제1 비교기의 반전입력단과 출력단간에 접속된 제1 저항과; 제1 비교기의 출력단과 접속된 제2 저항과; 반전입력단은 제2 저항과 접속되고, 비반전입력단은 전압 레퍼런스 제너레이터의 출력전압이 인가되는 제2 비교기와; 제2 비교기의 반전입력단과 출력단간에 접속된 제3 저항과; 비반전입력단은 제2 비교기의 출력신호가 인가되고, 비반전입력단과 출력단이 접속되고, 제1 레퍼런스 출력전압을 출력시키는 제3 비교기를 포함한다.In a preferred embodiment of this aspect, the first current / voltage converter comprises: a first comparator for comparing the current of the selected voltage / current converter with the output voltage of the voltage reference generator and outputting a comparison voltage; A first resistor connected between the inverting input terminal and the output terminal of the first comparator; A second resistor connected to the output terminal of the first comparator; An inverting input terminal is connected to a second resistor, and the non-inverting input terminal includes a second comparator to which an output voltage of the voltage reference generator is applied; A third resistor connected between the inverting input terminal and the output terminal of the second comparator; The non-inverting input terminal includes a third comparator to which an output signal of the second comparator is applied, a non-inverting input terminal and an output terminal are connected, and output a first reference output voltage.
이 특징의 바람직한 실시예에 있어서, 제2 전류/전압 컨버터는 비반전입력단은 제1 전류/전압 컨버터의 비교전압이 인가되고, 반전입력단과 출력단이 접속되고, 제2 레퍼런스 출력전압을 출력시키는 비교기를 포함한다.In a preferred embodiment of this aspect, in the second current / voltage converter, a non-inverting input terminal is provided with a comparison voltage of the first current / voltage converter, an inverting input terminal and an output terminal are connected, and outputs a second reference output voltage. It includes.
본 발명은 ADC/DAC에 관한 것으로, 밴드 갭 레퍼런스 제너레이터는 레퍼런스전압을 출력시키고, 입력 레벨 디텍터는 레퍼런스전압과 입력신호를 비교하여 스위칭신호를 출력하고, 선택 전압/전류 컨버터는 스위칭신호에 따라 레퍼런스전압을 전류로 변환시키고, 제너레이터 VDD를 전압을 1/2로 강하시켜 출력시키고, 제1 전류/전압 컨버터는 제1 레퍼런스 전압을 출력시키고, 제2 전류/전압 컨버터는 제2 전류/전압 컨버터는 제2 레퍼런스 전압을 출력시킨다. 이와 같이 구성된 발명에 의하면, 입력신호에 따라 레퍼런스 전압을 가변 시킬 수 있다.The present invention relates to an ADC / DAC, a band gap reference generator outputs a reference voltage, an input level detector compares the reference voltage and an input signal, and outputs a switching signal, and the selected voltage / current converter references the switching signal according to the switching signal. Converts the voltage into a current, and outputs the generator VDD by dropping the voltage to 1/2, the first current / voltage converter outputs the first reference voltage, and the second current / voltage converter Output a second reference voltage. According to the invention configured as described above, the reference voltage can be varied according to the input signal.
이하, 도 1 내지 도 9를 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1 to 9.
도 1을 참조하면, 본 발명의 신규한 기준전압 제어기능을 갖는 아날로그/디지털 및 디지털/아날로그 컨버터는, 밴드 갭 레퍼런스 제너레이터(11), 입력 레벨 디텍터(12), 선택 전압/전류 컨버터(13), 전압 레퍼런스 제너레이터(14), 제1 전류/전압 컨버터(15), 제2 전류/전압 컨버터(16)를 구비하여, 입력전압에 따라 기준전압레벨을 가변 시켜 출력시킨다.Referring to FIG. 1, the analog / digital and digital / analog converters having the novel reference voltage control function of the present invention include a band gap reference generator 11, an input level detector 12, and a selection voltage / current converter 13. A voltage reference generator 14, a first current / voltage converter 15, and a second current / voltage converter 16 are provided to output a variable reference voltage level according to the input voltage.
도면에서, 밴드 갭 레퍼런스 제너레이터(11)는 일반적인 밴드 갭 레퍼런스 (Normal Bandgap Reference) 회로를 사용한다.In the figure, the band gap reference generator 11 uses a general band gap reference circuit.
여기서 밴드 갭 레퍼런스 바이어싱(Bandgap Reference Biasing) 방법은 N채널 CMOS를 사용하는데, 바이폴라 트랜지스터 SPNP의 VBE 네가티브 TC와 VT=KT/q의 포지티브 TC가 서로 상쇄되도록 회로의 저항과 TR의 크기를 조절하여 기준전압 TC를 0으로 만든다. 밴드 갭 레퍼런스 제너레이터(11)의 출력은 1.2V이다.Here, the bandgap reference biasing method uses N-channel CMOS, and adjusts the resistance and TR of the circuit so that the VBE negative TC of the bipolar transistor SPNP and the positive TC of VT = KT / q cancel each other out. Set the reference voltage TC to zero. The output of the band gap reference generator 11 is 1.2V.
입력 레벨 디텍터(12)는 비교기(21)와 레벨 디텍터(22)를 구비하여 구성된다. The input level detector 12 includes a comparator 21 and a level detector 22.
도 3은 입력 레벨 디텍터(12)의 레퍼런스 전압(VB), 아날로그 입력신호(VA), 비교기의 출력신호(VC) 및 출력신호(VD)의 타이밍을 나타낸 도면이다.3 is a diagram illustrating timings of the reference voltage VB of the input level detector 12, the analog input signal VA, the output signal VC of the comparator, and the output signal VD.
도면에서 (1)은 레퍼런스 전압(VB)과 아날로그 입력신호(VA)의 파형이고, (2)는 비교기의 출력신호(VC)의 파형을 나타낸 것이다. 도면에 나타난 바와 같이, 아날로그 입력신호(VA)가 레퍼런스 전압(VB)보다 큰 경우는 하이레벨을 출력시킨다.In the drawing, reference numeral 1 denotes a waveform of a reference voltage VB and an analog input signal VA, and numeral 2 denotes a waveform of an output signal VC of a comparator. As shown in the figure, when the analog input signal VA is greater than the reference voltage VB, a high level is output.
도면에서 (3)은 FS CLK을 4분주한 8㎑/16(500㎐)의 클록을 나타낸 것이다.In the figure, (3) shows a clock of 8 ms / 16 (500 ms) divided into four divisions of the FS CLK.
이와 같은 입력 레벨 디텍터(12)는 (2)와 (3)의 입력을 받아 (2)가 하이레벨이면 (3)이 하이레벨인 구간이 2회이상 반복시 3번째 FS CLK/16에서 하이레벨을 출력한다.The input level detector 12 receives the inputs of (2) and (3), and if (2) is a high level, the section in which (3) is a high level is repeated in the third FS CLK / 16 when the section is repeated two or more times. Output
또한 (2)와 (3)의 입력을 받아 (2)가 로우레벨일 때 (3)이 하이레벨인 구간이 2회이상 반복시 3번째 FS CLK/16에서 로우레벨을 출력한다.In addition, when input of (2) and (3) is input, when (2) is at the low level, when (3) is repeated at least two times, the low level is output from the third FS CLK / 16.
즉, 큰 레벨이 들어올 때는 입력 레벨 디텍터(12)는 하이레벨을 출력하고 작은 레벨이 입력신호로 들어올 때는 로우레벨을 출력한다.That is, the input level detector 12 outputs a high level when a large level comes in, and outputs a low level when a small level enters the input signal.
도 4는 도 1에 도시된 선택 전류/전압 컨버터(13)를 상세히 도시한 도면이다. 이와 같은 선택 전류/전압 컨버터(13)는 밴드갭(band-gap) 전압을 입력으로 받아 레벨 디텍터(22)의 출력신호(VD)에 따라 출력 커런트를 선택적으로 출력할 수 있다.FIG. 4 is a detailed view of the selection current / voltage converter 13 shown in FIG. 1. The selection current / voltage converter 13 may receive a band-gap voltage as an input and selectively output an output current according to the output signal VD of the level detector 22.
출력 전류(I)는 다음 수학식 1로 표현된다.The output current I is expressed by the following equation.
[수학식 1][Equation 1]
레벨 디텍터(22)의 출력신호(VD)가 하이레벨인 경우 아날로그 스위치(SW1; 예컨대 트랜스미션 게이트)를 스위칭 온 시키게 된다. 이때의 출력 전류(I)는 다음 수학식 2로 표현된다.When the output signal VD of the level detector 22 is high level, the analog switch SW1 (for example, the transmission gate) is switched on. The output current I at this time is represented by the following equation (2).
[수학식 2][Equation 2]
[수학식 3][Equation 3]
만일, 레벨 디텍터(22)의 출력신호(VD)가 로우레벨인 경우 출력 전류(I)는 다음 수학식 3으로 표현된다.If the output signal VD of the level detector 22 is at a low level, the output current I is represented by the following equation (3).
도 5는 전압 레퍼런스 제너레이터(14)를 상세히 나타내 도면이다. 도면에서 출력전압(Vagnd)은 다음의 수학식 4로 나타낼 수 있다.5 shows the voltage reference generator 14 in detail. In the figure, the output voltage Vagnd may be represented by Equation 4 below.
[수학식 4][Equation 4]
도 6은 제1 전류/전압 컨버터(15)와 제2 전류/전압 컨버터(16)는 전류(I)를 입력받아 레퍼런스 전압을 발생시킨다.6 illustrates that the first current / voltage converter 15 and the second current / voltage converter 16 receive a current I to generate a reference voltage.
제1 레퍼런스 출력전압(Vref-)과 제2 레퍼런스 출력전압(Vref+)은 다음의 수학식으로 나타낼 수 있다.The first reference output voltage Vref− and the second reference output voltage Vref + may be represented by the following equation.
[수학식 5][Equation 5]
[수학식 6][Equation 6]
도면에서 증폭기 61는 전류-전압 증폭기이다. 또한, 증폭기 62는 입력 전압을 Vagnd를 기준으로 반전시키는 반전 증폭기이다. 그리고 증폭기 63과 증폭기 64는 버퍼 앰프(Buffer Amp)로서 출력 구동 능력을 키우고 출력 저항 성분을 줄인다.Amplifier 61 in the figure is a current-voltage amplifier. Also, the amplifier 62 is an inverting amplifier that inverts the input voltage based on Vagnd. Amplifiers 63 and 64 are buffer amplifiers that increase output drive capability and reduce output resistance.
도 7은 아날로그 입력신호에 대한 (Vref+ - Vagnd)의 크기를 나타낸 것이고, 도 8은 고정 레퍼런스(Fixed Reference)일 때 입력신호에 대한 1LSB의 크기를 나타낸 것이고, 도 9는 선택 레퍼런스(Selectable Reference)일 때 입력신호에 대한 1LSB의 크기를 나타낸 것이다.FIG. 7 shows the magnitude of (Vref +-Vagnd) for the analog input signal, FIG. 8 shows the size of 1LSB for the input signal when the fixed reference is a fixed reference, and FIG. 9 shows the selectable reference. Is the size of 1LSB for the input signal.
본 발명은 종래의 ADC/DAC는 Full Scale/Bit가 1LSB로 고정됨으로써 작은 레벨의 신호가 들어오면 AD변환하기 어려워진 문제점을 해결한 것으로, 입력 레벨 디텍터를 구비하고 있어 큰 레벨과 작은 레벨에 레퍼런스전압을 달리 함으로써 분해도(Resolution)가 좋아지고 레퍼런스가 고정된 것 보다 작은 신호까지 처리할 수 있다.The present invention solves the problem that the conventional ADC / DAC is difficult to convert AD when a small level signal is input because the Full Scale / Bit is fixed to 1LSB, and has an input level detector. By changing the resolution, the resolution can be improved and the signal can be processed even smaller than the fixed reference.
도 1은 본 발명의 실시예에 따른 기준전압 제어기능을 갖는 아날로그/디지털 및 디지털/아날로그 컨버터를 나타낸 도면;1 illustrates an analog / digital and digital / analog converter having a reference voltage control function according to an embodiment of the present invention;
도 2는 도 1에 도시된 입력 레벨 디텍터를 상세히 도시한 도면;FIG. 2 illustrates the input level detector shown in FIG. 1 in detail;
도 3은 도 2에 도시된 입력 레벨 디텍터의 각 부분의 전압 파형을 상세히 도시한 도면;FIG. 3 shows in detail the voltage waveforms of each part of the input level detector shown in FIG. 2; FIG.
도 4는 도 1에 도시된 선택 전압/전류 컨버터를 상세히 도시한 도면;4 is a detailed view of the selection voltage / current converter shown in FIG. 1;
도 5는 도 1에 도시된 전압 레퍼런스 제너레이터를 상세히 도시한 도면;5 is a detailed view of the voltage reference generator shown in FIG. 1;
도 6은 도 1에 도시된 제1 및 제2 전류/전압 컨버터를 상세히 도시한 회로도;FIG. 6 is a circuit diagram illustrating in detail the first and second current / voltage converters shown in FIG. 1; FIG.
도 7은 아날로그 입력신호에 대한 Vref+ - Vagnd의 크기를 나타낸 파형도;7 is a waveform diagram showing magnitudes of Vref +-Vagnd for analog input signals;
도 8은 고정 레퍼런스일 때 입력신호에 대한 1LSB의 크기를 나타낸 파형도;8 is a waveform diagram showing the size of 1LSB for an input signal when the fixed reference;
도 9는 선택 레퍼런스일 때 입력신호에 대한 1LSB의 크기를 나타낸 파형도이다.9 is a waveform diagram showing the size of 1LSB with respect to an input signal when the selection reference is performed.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11 : 밴드 갭 레퍼런스 제너레이터 12 : 입력 레벨 디텍터11: band gap reference generator 12: input level detector
13 : 선택 전압/전류 컨버터 14 : 전압 레퍼런스 제너레이터13: Selected Voltage / Current Converter 14: Voltage Reference Generator
15 : 제1 전류/전압 컨버터 16 : 제2 전류/전압 컨버터15: first current / voltage converter 16: second current / voltage converter
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980007781A KR100517543B1 (en) | 1998-03-09 | 1998-03-09 | Ad/da converter with reference voltage control function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980007781A KR100517543B1 (en) | 1998-03-09 | 1998-03-09 | Ad/da converter with reference voltage control function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990074299A KR19990074299A (en) | 1999-10-05 |
| KR100517543B1 true KR100517543B1 (en) | 2005-12-02 |
Family
ID=37306380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980007781A Expired - Fee Related KR100517543B1 (en) | 1998-03-09 | 1998-03-09 | Ad/da converter with reference voltage control function |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100517543B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05244006A (en) * | 1992-02-28 | 1993-09-21 | Sony Corp | A / D converter and level control device |
| JPH0715331A (en) * | 1993-06-23 | 1995-01-17 | Nec Eng Ltd | A/d converter circuit |
| JPH0774636A (en) * | 1994-03-30 | 1995-03-17 | Casio Comput Co Ltd | A / D converter |
-
1998
- 1998-03-09 KR KR1019980007781A patent/KR100517543B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05244006A (en) * | 1992-02-28 | 1993-09-21 | Sony Corp | A / D converter and level control device |
| JPH0715331A (en) * | 1993-06-23 | 1995-01-17 | Nec Eng Ltd | A/d converter circuit |
| JPH0774636A (en) * | 1994-03-30 | 1995-03-17 | Casio Comput Co Ltd | A / D converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990074299A (en) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0281116B1 (en) | Digital-to-analog converter | |
| KR100186679B1 (en) | Digital-to-analog converter | |
| KR100520299B1 (en) | Current-added-type digital to analog converter and digital to analog converting method thereof | |
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| EP1367720B1 (en) | A/D converter bias current circuit | |
| US5138318A (en) | Differential voltage buffer amplifier circuit and serial-parallel A-D converter | |
| EP1458102A1 (en) | High resolution and low power consumption digital-analog converter | |
| CN111181562B (en) | Logarithmic scale analog-to-digital converter for wide dynamic range avalanche photodiode current companding | |
| EP0388130B1 (en) | An analog/digital converter for a differential input signal | |
| JP4764473B2 (en) | Current cell circuit in digital-analog converter | |
| KR19990074299A (en) | Analog / Digital and Digital / Analog Converters with Voltage Reference Control | |
| US20100289683A1 (en) | Reference voltage generation circuit, a/d converter and d/a converter | |
| KR101939147B1 (en) | Variable Voltage Reference Generator and Analog-to-Digital Converter using thereof | |
| CN117811584B (en) | Digital-to-analog converter | |
| CN116800272A (en) | High-speed sectional digital-to-analog conversion circuit, electronic circuit and electronic equipment | |
| Reaz et al. | Design of a low-power 10-Bit DAC in 130 nm CMOS technology | |
| KR100799312B1 (en) | Current Signal Processing Circuit and Method | |
| US6759975B1 (en) | Digital-to-analog converter with a shifted output and an increased range | |
| US7116261B1 (en) | Method and apparatus for accurate inverse-linear voltage/current generator | |
| JP4080488B2 (en) | A / D converter | |
| KR100282443B1 (en) | Digital / Analog Converter | |
| WO2017081890A1 (en) | Voltage conversion circuit and electronic device | |
| KR100460707B1 (en) | Reference voltage generation circuit in an ad/da converter, especially assuring a sufficient margin without changing full scale | |
| Marble et al. | Ultra low power A/D converters using an enhanced differential charge-transfer amplifier | |
| JP4687951B2 (en) | Programmable delay generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20080922 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20080922 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |