KR100531237B1 - 고감도 이미지 센서 및 그 제조방법 - Google Patents

고감도 이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR100531237B1
KR100531237B1 KR10-2003-0087324A KR20030087324A KR100531237B1 KR 100531237 B1 KR100531237 B1 KR 100531237B1 KR 20030087324 A KR20030087324 A KR 20030087324A KR 100531237 B1 KR100531237 B1 KR 100531237B1
Authority
KR
South Korea
Prior art keywords
region
type
gate
image sensor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2003-0087324A
Other languages
English (en)
Other versions
KR20050054043A (ko
Inventor
김훈
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR10-2003-0087324A priority Critical patent/KR100531237B1/ko
Publication of KR20050054043A publication Critical patent/KR20050054043A/ko
Application granted granted Critical
Publication of KR100531237B1 publication Critical patent/KR100531237B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 SOI(Silicon On Insulator, 이하 SOI) 기판 상에 게이트 및 부유 바디(Floating Body)를 형성하고, 이격된 기판상의 포토 다이오드(Photo Diode)에서 빛에 의해 여기된 정공을 게이트에 축적시켜 채널의 완전 공핍을 유발시킬 뿐만 아니라, 채널의 완전 공핍을 유발시킬 뿐만 아니라, FET(Feld Effect transistor, 이하 FET)의 바디 포텐셜(Body Potential)을 광여기 캐리어에 선형적으로 증가시켜 결국, FET의 문턱 전압을 조절하여 광응답을 증대시키고, 하부 기판에 전자를 축적하여 LBT(Lateral Bipolar transistor, 이하 LBT)를 야기 시켜 채널의 정공의 흐름을 더욱 증가시킴으로써 광전변환 효율이 증가하는 고감도 이미센서 및 그 제조방법에 관한 것이다.
본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판 상에 마스크를 이용하여 소정 영역의 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 N 형 기판에 P 형의 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 N 형의 하부 실리콘 기판을 노출시키는 단계에서 식각되지 않은 활성 실리콘 중앙 상부에 게이트 산화막 및 게이트를 형성하는 단계; 상기 매몰 산화막 상부의 실리콘 및 게이트에 P 형의 이온을 주입하여 P 형 게이트, P 형 소오스 및 P 형 드레인을 형성하는 단계; 및 상기 포토 다이오드의 P 형 영역과 게이트를 연결하는 연결부를 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판을 이용함으로써 암 전류를 낮출 수 있고, 단위 소자의 크기를 줄 일수 있을 뿐만 아니라, 기생적인 부유 캐패시턴스를 줄일 수 있어 고속 동작이 가능하며 빛에 민감하게 반응할 수 있는 효과가 있다.

Description

고감도 이미지센서 및 그 제조방법{High-sensitivity image sensor and fabrication method thereof}
본 발명은 이미지 센서에 관한 것으로, 보다 자세하게는 SOI(Silicon On Insulator, 이하 SOI)기판 상에 이미지 센서를 형성함으로써 고감도, 고집적을 실현할 수 있는 고감도 이미지센서 및 그 제조방법에 관한 것이다.
도 1a는 종래의 이미지센서의 구조를 나타낸 단면도이다. 도에서 보는 바와 같이 이미지센서는 P-형 실리콘 기판(1) 및 P-형 실리콘 기판 상에서 에피택셜 성장한 N-형 실리콘 기판(2)의 적층 구조를 갖는다. 이 적층 구조에서, 포토다이오드, 및 포토다이오드(3)로부터 출력되는 신호를 처리하기 위한 회로인 바이폴라 트랜지스터(4)가 일체형으로 제공된다. N-형 실리콘 기판은 P-형 매립 확산층(5)에 의해 복수 영역으로 분리된다. 포토다이오드와 바이폴라 트랜지스터는 P-형 매립 확산층에 의해 분리된 영역에 각각 제공된다.
포토다이오드는 P-형 실리콘 기판과 N-형 실리콘 기판의 적층 구조로 형성된 PN 접합형으로 되어 있다. 바이폴라 트랜지스터는 그 표면과 인접하여 N-형 실리콘 기판에 형성된 P-형 확산층을 갖는다. N-형 확산층은 P-형 확산층에 형성되어 있다. 또한, N-형 실리콘 기판은 N-형 실리콘 기판의 표면으로부터 N-형 확산층으로 연장되어 있는 N-형 확산층을 포함한다.
산화막층(6)은 N-형 실리콘 기판의 표면 전체에 제공된다. 바이폴라 트랜지스터 영역에서는, N-형 확산층(7)에 연결된 배선 P-형 확산층에 연결된 배선, 및 N-형 확산층(P-형 확산층의 표면 근처에 매립됨)에 연결된 배선이 산화막 층에 제공된다. 이러한 구조를 갖는 이미지센서에서는, 포토다이오드의 감광부에 대한 감광성은 PN 접합부에서의 감광도뿐만 아니라 포토다이오드의 크기 및 두께에 해당하는 흡광량에 따라 달라진다.
도 1b는 SOI 웨이퍼가 사용되는 이미지센서를 나타내는 단면도이다. SOI 웨이퍼는 실리콘 기판(11)과 N-형 실리콘 기판(12)을 포함하며, N-형 확산층은 그의 하면에 형성되고 산화막(13)은 그 들 사이에 놓여 있다.
SOI 웨이퍼의 N-형 실리콘 기판은 트렌치형 분리층(14)에 의해 복수의 영역으로 분리된다. 포토다이오드(15)와 바이폴라 트랜지스터(16)는 트렌치형 분리층에 의해 분리된 영역에 각각 제공된다. 트렌치형 분리층은 N-형 확산층을 통해 N-형 실리콘 기판의 표면으로부터 연장되어 산화막(17)에 도달한다.
포토다이오드에서는, 활성층으로 작용하는 P-형 확산층이 N-형 실리콘 기판의 표면 근처에 형성된다. N+-형 확산층(18)은 N-형 실리콘 기판의 표면으로부터 N-형 확산층에 연장되도록 제공된다.
종래의 벌크 실리콘 기판을 이용한 CMOS 이미지센서는 감도 및 노이즈 발생에 물리적 한계를 가지고 있으며 빛 조사에 의해 발생되는 광여기 캐리어가 원하지 않는 곳에 임으적으로 발생하기 쉬우며 기생적인 부유 용량의 존재에 의해 노이즈의 증가와 동시에 동적 속도의 저하 등으로 센서의 특성을 저하시키는 원인이 되고 있다. 실리콘 벌크(Bulk) 웨이퍼를 사용시 진성 반도체 부분의 공핍 영역이 기판쪽으로 많이 형성되어 생기는 누설전류 성분인 암 전류(dark current) 성분이 포토 커런트의 잡음 성분으로 작용하게 되어 감도(sensitivity)가 떨어지며, 광 전류의 반응 속도가 느려서 입사된 영상 이미지에 대한 응답 속도가 떨어지게 된다.
또한, 종래의 SOI 기판을 이용한 CMOS 이미지센서는 매몰 산화막 상에 형성된 액피텍셜 실리콘의 두께가 얇아서, 고전압의 트랜지스터의 작동이 어렵다는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, SOI 기판 상에 이미지 센서를 형성함으로써, 실리콘 벌크 상에 형성되어 발생하는 암 전류를 낮출 수 있고, 단위 소자의 크기를 줄 일수 있을 뿐만 아니라, 빛에 민감하게 반응할 수 있는 고감도 이미지센서 및 그 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 SOI 기판 상에 마스크를 이용하여 소정 영역의 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 N 형 기판에 P 형의 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 N 형의 하부 실리콘 기판을 노출시키는 단계에서 식각되지 않은 활성 실리콘 중앙 상부에 게이트 산화막 및 게이트를 형성하는 단계; 상기 매몰 산화막 상부의 실리콘 및 게이트에 P 형의 이온을 주입하여 P 형 게이트, P 형 소오스 및 P 형 드레인을 형성하는 단계; 및 상기 포토 다이오드의 P 형 영역과 게이트를 연결하는 연결부를 형성하는 단계를 포함하여 이루어진 고감도 이미지센서의 제조방법에 의해 달성된다.
또한, 본 발명의 상기 목적은 N 형의 하부 기판의 표면부에 P 형 영역이 형성되어 하부 기판과 PN 접합을 이루고 있는 포토 다이오드 영역; 상기 포토 다이오드 영역과 이격되어 SOI 기판 상에 존재하는 단결정 실리콘을 식각하여 소오스, 채널 및 드레인이 형성된 실리콘 영역; 상기 실리콘 영역 상부에 형성된 게이트 산화막 및 게이트; 및 상기 포토 다이오드의 P 형 영역과 게이트를 연결하는 연결부를 포함하여 이루어진 고감도 이미지센서에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 SOI 기판 상에 마스크를 이용하여 소정의 제1영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 하부 실리콘을 성장시키는 단계; 상기 제1영역과 이격된 소정의 제2영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 제2영역의 N 형 기판에 P 형의 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 실리콘 성장에 의해 형성된 활성 실리콘 상부에 게이트 산화막 및 게이트를 형성하는 단계; 상기 제2영역을 제외하고 제1영역을 포함하는 소정의 영역에 P 형 이온 주입으로 소오스 및 드레인 영역을 형성하는 단계; 및 상기 소오스, 드레인 및 게이트가 형성된 트랜지스터의 양측 기판상의 P 형 영역을 게이트와 연결하는 단계를 포함하여 이루어진 고감도 이미지센서의 제조방법에 의해 달성된다.
또한, 본 발명의 상기 목적은 소정 영역의 활성 실리콘 및 매몰 산화막을 식각하여 노출시킨 하부 기판의 표면부에 P 형 영역이 형성되어 하부 기판의 N 형 영역과 PN 접합을 이루고 있는 포토 다이오드 영역; 상기 포토 다이오드 영역과 이격되어 형성된 하부 기판과 부유 바디의 채널 영역과 연결하는 연결 통로; 상기 부유 바디의 채널 영역의 상부에 형성된 게이트 산화막 및 게이트; 및 상기 부유 바디의 양측에 형성된 두 포토 다이오드와 게이트를 연결하는 연결부를 포함하여 이루어진 고감도 이미지센서에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 SOI 기판 상에 마스크를 이용하여 소정의 제1영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 하부 실리콘을 성장시키는 단계; 상기 제1영역과 이격된 소정의 제2영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계; 상기 노출된 제2영역의 N 형 기판에 P 형의 이온을 주입하여 P 형 영역을 형성하는 단계; 상기 활성 실리콘 성장에 의해 형성된 활성 실리콘 상부에 게이트 산화막 및 게이트를 형성하는 단계; 상기 제2영역을 제외하고 제1영역을 포함하는 소정의 영역에 P 형 이온 주입으로 소오스 및 드레인 영역을 형성하는 단계; 및 상기 소오스, 드레인 및 게이트가 형성된 트랜지스터의 양측 기판상의 P 형 영역을 교류전압과 연결하는 단계를 포함하여 이루어진 고감도 이미지센서의 제조방법에 의해 달성된다.
또한, 본 발명의 상기 목적은 소정 영역의 활성 실리콘 및 매몰 산화막을 식각하여 노출시킨 하부 기판의 표면부에 P 형 영역이 형성되어 하부 기판의 N 형 영역과 PN 접합을 이루고 있는 포토 다이오드영역; 상기 포토 다이오드 영역과 이격되어 형성된 하부 기판과 부유 바디의 채널 영역과 연결하는 연결 통로; 상기 부유 바디의 채널 영역의 상부에 형성된 게이트 산화막 및 게이트; 및 상기 부유 바디의 양측에 형성된 두 포토 다이오드에 교류전압을 인가할 수 있도록 형성되는 연결부를 포함하여 이루어진 고감도 이미지센서에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
<실시 예1>
먼저, 도 2a는 SOI 기판 상에 마스크를 이용하여 소정 영역의 실리콘(20) 및 매몰 산화막(21)을 식각하여 N 형의 하부 실리콘 기판(22)을 노출시키는 단계이다. 이 때 상기 SOI 기판은 여러 가지 제조 방식으로 제조하여 사용할 수 있는데, 특히 SIMOX(Separation by Implanted Oxygen) 방식으로 제조한 SOI 기판의 경우에는 매몰 산화막 상부에 형성되어 있는 실리콘이 단결정으로 형성되어 있는 것이 특징이다. 또한 상기 실리콘은 외부에서 인가된 전압에 의해 완전 공핍층을 이룰 수 있을 정도로 얇은 층을 이루고 있는 것이 특징이다.
다음, 도 2b는 상기 노출된 N 형 기판에 P 형의 이온을 주입하여 P 형 영역(23)을 형성하여 포토 다이오드를 형성하는 단계이다. P 형의 이온 주입으로 형성된 P 형 영역과 하부기판의 N 형의 접합으로 포토 다이오드를 형성한다. 이 때 P 형의 이온 주입의 깊이는 입사되는 빛이 광전자로 최대한 많은 양이 변환될 수 있는 깊이로 형성한다. 또한, 형성되는 포토 다이오드의 형상은 암전류(dark current)가 최소화될 수 있도록 매립형 포토 다이오드와 같은 형상으로 형성한다.
다음, 도 2c는 게이트(24)를 형성하는 단계이다. 게이트 산화막 및 실리콘을 차례로 증착한 후 식각하여 게이트를 형성한다. 이 때 게이트의 크기는 게이트 하부의 실리콘의 일부가 노출되어 소오스 및 드레인을 형성할 수 있는 크기로 형성한다.
다음, 도 2d는 매몰 산화막 상부의 실리콘 및 게이트에 P 형의 이온을 주입하여 P 형 게이트 및 P 형 소오스(Source) P 형 드레인(Drain)을 형성하는 단계이다. 이 때, 상기 포토 다이오드 영역의 P 형 영역과 게이트 소오스 및 드레인 영역의 P 형 영역을 각각 다른 공정을 이용하여 형성하는 것은 포토 다이오드 영역을 형성할 때 포토 다이오드의 효율이 좋은 여러 가지 형상(예컨대, 매립형 포토 다이오드)의 포토 다이오드 영역을 형성할 수 있게 하기 위함이다.
다음, 도 2e는 포토 다이오드의 P 형과 게이트를 연결하는 연결부를 형성하는 단계이다. 상기 N 형의 기판상에 형성되어 있는 포토 다이오드의 P 형과 게이트를 연결하여 빛에 의해 여기된 정공이 게이트로 이동하는 통로 역할을 하는 연결부를 형성한다.
따라서, 본 발명에 의한 고감도 이미지 센서의 구조는 도 2f에서 보는 바와 같이 N형의 하부 기판(22)의 표면부에 P 형 영역이 형성되어 하부 기판과 PN 접합을 이루고 있는 포토 다이오드(Photo Diode)영역을 형성하고 있다. 상기 포토 다이오드 영역과는 별도로 SOI 기판 상에 존재하는 단결정 실리콘을 식각하여 소오스, 채널, 드레인이 형성된 실리콘 영역(20)이 형성된다. 또한 상기 실리콘 영역 상부에 게이트(24)를 형성한다. 그리고 상기 포토 다이오드의 P 형 영역과 게이트는 연결부(26)로 연결(Tied)되어 있다.
다음, 도 2g는 본 발명의 고감도 이미지센서의 작동방법을 모사한 단면도로, 포토 다이오드 영역에 빛(27)이 조사되고, 이 때 포토 다이오드 영역이외 영역에 빛이 조사되지 않도록 차광막(28)이 형성되어 있다. 상기 차광막의 재료는 알루미늄이 바람직하다. 먼저, 조사된 빛에 의해 포토 다이오드에서 전자-정공(Electron-Hole Pair)이 형성된다, 상기 정공은 P 형 영역(23) 및 연결부(26)를 통해서 게이트(24)에 축적되고, 상기 전자는 N 형 기판을 따라 이동하여 매몰 산화막 하부의 기판(29)에 축적된다.
따라서, 게이트에 축적된 정공이 일정량 이상 축적되면 게이트 하부의 채널에 전계를 더욱 증대 시켜 완전 궁핍층의 광전류를 유기시킬 뿐만 아니라, 채널의 완전 공핍을 유발시킬 뿐만 아니라, FET(Feld Effect transistor, 이하 FET)의 바디 포텐셜(Body Potential)을 광여기 캐리어에 선형적으로 증가시켜 결국, FET의 문턱 전압을 조절하여 광응답을 증대시키고, 하부 기판에 축적된 전자에 의해 PNP의 LBT(Lateral Bipolar transistor, 이하 LBT)가 형성되어지고, 구동함으로써 더욱 큰 광전류를 유기시킨다.
<실시예 2>
먼저, 도 3a는 SOI 기판 상에 마스크를 이용하여 소정의 제1영역의 활성 실리콘(30) 및 매몰 산화막(31)을 식각하여 N 형의 하부 실리콘 기판(32)을 노출시키는 단계이다. 이 때 상기 SOI 기판은 여러 가지 제조 방식으로 제조하여 사용할 수 있는데, 특히 SIMOX 방식으로 제조한 SOI 기판의 경우에는 매몰 산화막 상부에 형성되어 있는 활성 실리콘이 단결정으로 형성되어 있는 것이 특징이다.
다음, 도 3b는 상기 노출된 하부 실리콘을 성장시키는 단계이다. 이 때 하부 실리콘을 성장시켜 하부 실리콘과 매몰 산화막 상부의 활성 실리콘을 연결하는 활성 실리콘 통로(33)를 형성한다. 그리고 상기 활성 실리콘 통로는 하부 실리콘과 같은 N 형 도핑 농도를 갖도로 성장시킨다.
다음, 도 3c는 상기 제1영역과 이격된 소정의 제2영역(34)의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계이다. 상기 제2영역은 포토 다이오드가 형성될 영역이므로 노출되는 하부 실리콘 기판이 면적이 최대가 되도록 한다.
다음, 도 3d는 상기 노출된 제2영역의 N 형 기판에 P 형의 이온을 주입하여 P 형 영역(35)을 형성하여 포토 다이오드를 정의하는 단계이다. 상기 P 형의 이온 주입으로 기판의 표면부에 P 형 영역을 형성하고, 하부 기판의 N 형과 표면의 P 형으로 PN 접합을 이루어 포토 다이오드를 형성하는 단계이다.
이 때 P 형의 이온 주입의 깊이는 입사되는 빛이 광전자로 최대한 많은 양이 변환될 수 있는 깊이로 형성한다. 또한, 형성되는 포토 다이오드의 형상은 암전류(dark current)가 최소화될 수 있도록 매립형 포토 다이오드와 같은 형상으로 형성한다.
다음, 도 3e는 게이트(36)를 형성하는 단계이다. 게이트 매몰 산화막 및 실리콘을 순차적으로 증착한 후, 식각하여 게이트를 형성한다.
다음, 도 3f는 P 형 이온 주입으로 소오스 및 드레인 영역(37)을 정의하는 단계이다. 상기 이온 주입을 위해 패턴을 형성할 때 소오스, 드레인 및 게이트 영역을 오픈하여 소오스 및 드레인을 형성한다. 이 때 게이트는 필요에 의해 오픈하지 않아도 무방하다.
다음, 도 3g는 상기 소오스, 드레인 및 게이트가 형성된 트랜지스터의 양측에 형성된 두 포토 다이오드의 P 형 영역을 게이트와 연결하는 단계이다. 상기 두 포토 다이오드의 P 형 영역를 게이트와 연결하기 위해 연결부(38)를 형성하는 것으로써, 두 포토 다이오드에서 발생하는 전자는 상기 제1영역의 연결 통로를 따라 게이트 하부의 채널 영역으로 쉽게 이동하게 하고, 정공은 연결부를 따라 게이트로 이동하게 한다.
또한, 상기 연결부를 형성한 후, 트랜지스터의 상부에 빛을 차단하기 위한 차광막을 필요에 의해 형성할 수도 있다.
따라서, 본 발명에 의한 고감도 이미지 센서의 구조는 도 3h에서 보는 바와 같이 제2영역의 하부 기판(32)의 표면부에 P 형 영역이 형성되어 하부 기판의 N 형 영역과 PN 접합을 이루고 있는 포토 다이오드 영역을 형성하고 있다. 상기 포토 다이오드 영역과는 별도로 형성된 제1영역의 연결 통로(33)는 하부 기판과 상부의 소오스, 채널 및 드레인의 부유 바디의 채널 영역과 연결되어 있고, 상기 부유 바디의 채널 영역의 상부에 게이트(36)가 형성되어 있다. 또한 상기 게이트 및 부유 바디의 양측에 형성된 두 포토 다이오드가 게이트와 연결될 수 있도록 하는 연결부(38)가 형성되어 있다.
다음, 도 3i는 본 발명의 고감도 이미지센서의 작동방법을 모사한 단면도로, 포토 다이오드 영역에 빛(39)이 조사되고, 이 때 포토 다이오드 영역이외 영역에 빛이 조사 되지 않도록 차광막(40)이 형성되어 있다. 이어서, 조사된 빛에 의해 포토 다이오드에서 전자-정공쌍이 형성된다. 상기 정공(41)은 포토 다이오드의 P 형 영역으로 이동하고, 상기 전자(42)는 N 형 기판을 따라 제1영역의 연결 통로를 따라 부유 바디의 채널 영역(43)으로 이동하게 된다. 빛의 여기에 의해 형성된 전자는 일차적으로 N 형 영역으로 이동하게 되고 연결통로를 따라 채널부로 이동하게 되고, 정공은 P 형으로 이동하게 되고, 연결부를 따라 게이트(36)로 이동하게 된다. 이 때 채널부의 전자와 게이트의 정공간의 상호 FET에 의해 전자 및 정공은 더욱 쉽게 채널부와 게이트에 축적된다. 또한 정공 및 전자의 축적으로 인해 FET의 바디 포텐셜이 증가되어 FET의 문턱 전압이 감소함으로써 광전류가 증가하게 된다.
채널부 및 게이트에 축적된 전자 및 정공에 의해 소오스및 드레인간의 광전류를 더욱 증가시키고, 또한 소오스, 많은 양의 전자가 축적된 채널, 드레인에 의해 PNP의 LBT가 형성되어 더 큰 선형적인 광전류가 형성된다.
<실시예 3>
먼저, 도 4a는 SOI 기판 상에 마스크를 이용하여 소정의 제1영역의 활성 실리콘(50) 및 매몰 산화막(51)을 식각하여 N 형의 하부 실리콘 기판(52)을 노출시키는 단계이다. 이 때 상기 SOI 기판은 여러 가지 제조 방식으로 제조하여 사용할 수 있는데, 특히 SIMOX 방식으로 제조한 SOI 기판의 경우에는 매몰 산화막 상부에 형성되어 있는 활성 실리콘이 단결정으로 형성되어 있는 것이 특징이다.
다음, 도 4b는 상기 노출된 하부 실리콘을 성장시키는 단계이다. 이 때 하부 실리콘을 성장 시켜 하부 실리콘과 매몰 산화막 상부의 활성 실리콘을 연결하는 활성 실리콘 통로(53)를 형성한다. 그리고 상기 활성 실리콘 통로는 하부 실리콘과 같은 N 형 도핑 농도를 갖도로 성장시킨다.
다음, 도 4c는 상기 제1영역과 이격된 소정의 제2영역(54)의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계이다. 상기 제2영역은 포토 다이오드가 형성될 영역이므로 노출되는 하부 실리콘 기판이 면적이 최대가 되도록 한다.
다음, 도 4d는 상기 노출된 제2영역의 N 형 기판에 P 형의 이온을 주입하여 P 영역(55)을 형성하여 포토 다이오드를 정의하는 단계이다. 상기 P 형의 이온 주입으로 기판의 표면부에 P 형 영역을 형성하고, 하부 기판의 N 형과 표면의 P 형으로 PN 접합을 이루어 포토 다이오드를 형성하는 단계이다.
이 때 P 형의 이온 주입의 깊이는 입사되는 빛이 광전자로 최대한 많은 양이 변환될 수 있는 깊이로 형성한다. 또한, 형성되는 포토 다이오드의 형상은 암전류(dark current)가 최소화될 수 있도록 매립형 포토 다이오드와 같은 형상으로 형성한다.
다음, 도 4e는 게이트(56)를 형성하는 단계이다. 게이트 매몰 산화막 및 실리콘을 순차적으로 증착한 후, 식각하여 게이트를 형성한다.
다음, 도 4f는 P 형 이온 주입으로 소오스 및 드레인 영역(57)을 정의하는 단계이다. 상기 이온 주입을 위해 패턴을 형성할 때 소오스, 드레인 및 게이트 영역을 오픈하여 소오스 및 드레인을 형성한다. 이 때 게이트는 필요에 의해 오픈하지 않아도 무방하다.
다음, 도 4g는 상기 소오스, 드레인 및 게이트가 형성된 트랜지스터의 양측에 형성된 두 포토 다이오드의 P 형 영역을 교류전압과 연결하는 단계이다. 상기 두 포토 다이오드의 P 형 영역에 교류전압을 여기할 수 있도록 연결부(58)를 형성하는 것으로써, 두 포토 다이오드에서 발생하는 전자가 상기 제1영역의 연결 통로를 따라 게이트 하부의 채널 영역으로 쉽게 이동하게 한다.
또한, 상기 연결부를 형성한 후, 소오스, 드레인 및 게이트로 구성된 트랜지스터의 상부에 빛을 차단하기 위한 차광막을 필요에 의해 형성할 수도 있다. 상기 차광막의 재질은 알루미늄이 바람직하다.
따라서, 본 발명에 의한 고감도 이미지 센서의 구조는 도 4h에서 보는 바와 같이 제2영역의 하부 기판(52)의 표면부에 P 형 영역이 형성되어 하부 기판의 N 형 영역과 PN 접합을 이루고 있는 포토 다이오드영역을 형성하고 있다. 상기 포토 다이오드 영역과는 이격되어 형성된 제1영역의 연결 통로(53)는 하부 기판과 상부의 소오스, 채널 및 드레인의 부유 바디의 채널 영역과 연결되어 있고, 상기 부유 바디의 채널 영역의 상부에 게이트 산화막 및 게이트가 형성되어 있다. 또한 상기 게이트 및 부유 바디의 양측에 형성된 두 포토 다이오드에 교류전압을 인가할 수 있도록 연결부(58)가 형성되어 있다.
다음, 도 4i는 본 발명의 고감도 이미지센서의 작동방법을 모사한 단면도로, 포토 다이오드 영역에 빛(59)이 조사되고, 이 때 포토 다이오드 영역이외 영역에 빛이 조사 되지 않도록 차광막(60)이 형성되어 있다. 이어서, 조사된 빛에 의해 포토 다이오드에서 전자-정공쌍이 형성된다. 상기 정공(51)은 포토 다이오드의 P 형 영역으로 이동하고, 상기 전자(62)는 N 형 기판을 따라 제1영역의 연결 통로를 따라 부유 바디의 채널 영역(63)으로 이동하게 된다. 이러한 이유는 빛의 여기에 의해 형성된 전자는 일차적으로 N 형 영역으로 이동하게 되는데, 상기 연결부에 의해 교류 전압이 기판의 P 형 영역에 인가하게 되면 그 영향에 의해 전자들은 두 다이오드 영역의 중간에 형성된 연결 통로를 따라 채널로 이동하게 되는 것이다. 채널부에 축적된 전자에 의해 소오스 및 드레인간의 광전류를 더욱 증가시키고, 입사하는 광세기가 클 경우, 소오스, 많은 양의 전자가 축적된 채널, 드레인에 의해 PNP의 LBT가 형성되어 더 큰 선형적인 광전류가 형성된다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 고감도 이미지센서 및 그 제조방법은 SOI 기판 상에 이미지 센서를 형성함으로써, 전체적인 센서의 크기를 줄일 수 있고 노이즈의 발생을 감소시킬 수 있을 뿐만 아니라 적은 양의 빛에 대하여 민감하게 반응하여 이미지 센서의 성능을 향상시키는 효과가 있다.
도 1a 내지 도 1b는 종래기술에 의한 이미지센서.
도 2 내지 도 8은 본 발명에 의한 고감도 이미지센서의 공정도.
도 9는 본 발명에 의한 고감도 이미지센서.

Claims (30)

  1. SOI 기판 상에 마스크를 이용하여 소정 영역의 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계;
    상기 노출된 N 형 기판에 P 형의 이온을 주입하여 P 형 영역을 형성하는 단계;
    상기 N 형의 하부 실리콘 기판을 노출시키는 단계에서 식각되지 않은 활성 실리콘 중앙 상부에 게이트 산화막 및 게이트를 형성하는 단계;
    상기 매몰 산화막 상부의 실리콘 및 게이트에 P 형의 이온을 주입하여 P 형 게이트, P 형 소오스 및 P 형 드레인을 형성하는 단계; 및
    상기 포토 다이오드의 P 형 영역과 게이트를 연결하는 연결부를 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 고감도 이미지센서의 제조방법.
  2. 제 1항에 있어서,
    상기 연결부를 형성하는 단계 이후, 차광막을 형성하는 단계를 포함함을 특징으로 하는 고감도 이미지센서의 제조방법.
  3. 제 2항에 있어서,
    상기 차광막의 재질은 알루미늄임을 특징으로 하는 고감도 이미지센서의 제조방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 게이트 산화막 및 게이트는 게이트 산화막 및 실리콘을 순차적으로 증착하고 패턴 및 식각을 통해 게이트 산화막 및 실리콘을 형성하는 것을 특징으로 하는 고감도 이미지센서의 제조방법.
  5. 제 1항 또는 제 2항에 있어서,
    상기 P 형의 이온 주입하는 단계에서 소오스 및 드레인이 형성하는 됨으로써, 게이트의 하부 영역인 소오스 및 드레인의 사이 영역이 채널 영역으로 정의됨을 특징으로 하는 고감도 이미지센서의 제조방법.
  6. N 형의 하부 기판의 표면부에 P 형 영역이 형성되어 하부 기판과 PN 접합을 이루고 있는 포토 다이오드 영역;
    상기 포토 다이오드 영역과 이격되어 SOI 기판 상에 존재하는 단결정 실리콘을 식각하여 소오스, 채널 및 드레인이 형성된 실리콘 영역;
    상기 실리콘 영역 상부에 형성된 게이트 산화막 및 게이트; 및
    상기 포토 다이오드의 P 형 영역과 게이트를 연결하는 연결부
    를 포함하여 이루어짐을 특징으로 하는 고감도 이미지센서.
  7. 제 6항에 있어서,
    상기 게이트의 상부에 소오스, 채널 및 드레인 영역에 빛을 막기 위한 차광막을 더 포함함을 특징으로 하는 고감도 이미지센서.
  8. 제 7항에 있어서,
    상기 차광막의 재질은 알루미늄임을 특징으로 하는 고감도 이미지센서.
  9. 제 6항 또는 제 7항에 있어서,
    상기 연결부는 빛에 의해 포토 다이오드에서 발생한 전자를 게이트로 이동시키는 통로 역할을 하는 것을 특징으로 하는 고감도 이미지센서.
  10. 제 6항 또는 제 7항에 있어서,
    상기 포토 다이오드는 매립형 포토 다이오드임을 특징으로 하는 고감도 이미지센서.
  11. 제 6항 또는 제 7항에 있어서,
    상기 게이트 하부의 하부 기판에 전자가 축적됨으로써, PNP의 LBT가 발생함을 특징으로 하는 고감도 이미지센서.
  12. 제 6항 또는 제 7항에 있어서,
    상기 채널은 외부에서 인가된 전압에 의해 완전 공핍층을 형성하는 소정의 두께임을 특징으로 하는 고감도 이미지센서.
  13. SOI 기판 상에 마스크를 이용하여 소정의 제1영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계;
    상기 노출된 하부 실리콘을 성장시키는 단계;
    상기 제1영역과 이격된 소정의 제2영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계;
    상기 노출된 제2영역의 N 형 기판에 P 형의 이온을 주입하여 P 형 영역을 형성하는 단계;
    상기 실리콘 성장에 의해 형성된 활성 실리콘 상부에 게이트 산화막 및 게이트를 형성하는 단계;
    상기 제2영역을 제외하고 제1영역을 포함하는 소정의 영역에 P 형 이온 주입으로 소오스 및 드레인 영역을 형성하는 단계; 및
    상기 소오스, 드레인 및 게이트가 형성된 트랜지스터의 양측 기판상의 P 형 영역을 게이트와 연결하는 단계
    를 포함함을 특징으로 하는 고감도 이미지센서의 제조방법.
  14. 제 13항에 있어서,
    상기 기판의 P 형 영역과 게이트를 연결하는 단계 이후에 차광막을 형성하는 단계를 더 포함함을 특징으로 하는 고감도 이미지센서의 제조방법.
  15. 제 14항에 있어서,
    상기 차광막의 재질은 알루미늄임을 특징으로 하는 고감도 이미지센서의 제조방법.
  16. 소정 영역의 활성 실리콘 및 매몰 산화막을 식각하여 노출시킨 하부 기판의 표면부에 P 형 영역이 형성되어 하부 기판의 N 형 영역과 PN 접합을 이루고 있는 포토 다이오드 영역;
    상기 포토 다이오드 영역과 이격되어 형성된 하부 기판과 부유 바디의 채널 영역과 연결하는 연결 통로;
    상기 부유 바디의 채널 영역의 상부에 형성된 게이트 산화막 및 게이트; 및
    상기 부유 바디의 양측에 형성된 두 포토 다이오드와 게이트를 연결하는 연결부
    를 포함함을 특징으로 하는 고감도 이미지센서.
  17. 제 16항에 있어서,
    상기 부유 바디 및 게이트 상부에 형성된 차광막을 더 포함함을 특징으로 하는 고감도 이미지센서.
  18. 제 17항에 있어서,
    상기 차광막의 재질은 알루미늄임을 특징으로 하는 고감도 이미지센서.
  19. 제 16항 또는 제 17항에 있어서,
    상기 부유 바디에는 채널 영역에 전자가 축적되어짐으로써 LBT를 형성함을 특징으로 하는 고감도 이미지센서.
  20. 제 16항 또는 제 17항에 있어서,
    상기 연결부는 포토 다이오드 영역에서 광여기된 정공을 게이트로 이동시키는 것을 특징으로 하는 고감도 이미지센서.
  21. 제 16항 또는 제 17항에 있어서,
    상기 포토 다이오드는 매립형 포토 다이오드임을 특징으로 하는 고감도 이미지센서.
  22. SOI 기판 상에 마스크를 이용하여 소정의 제1영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계;
    상기 노출된 하부 실리콘을 성장시키는 단계;
    상기 제1영역과 이격된 소정의 제2영역의 활성 실리콘 및 매몰 산화막을 식각하여 N 형의 하부 실리콘 기판을 노출시키는 단계;
    상기 노출된 제2영역의 N 형 기판에 P 형의 이온을 주입하여 P 형 영역을 형성하는 단계;
    상기 활성 실리콘 성장에 의해 형성된 활성 실리콘 상부에 게이트 산화막 및 게이트를 형성하는 단계;
    상기 제2영역을 제외하고 제1영역을 포함하는 소정의 영역에 P 형 이온 주입으로 소오스 및 드레인 영역을 형성하는 단계; 및
    상기 소오스, 드레인 및 게이트가 형성된 트랜지스터의 양측 기판상의 P 형 영역을 교류전압과 연결하는 단계
    를 포함함을 특징으로 하는 고감도 이미지센서의 제조방법.
  23. 제 22항에 있어서,
    상기 기판상의 P 형 영역을 교류전압과 연결하는 단계 이후에 차광막을 형성하는 단계를 더 포함함을 특징으로 하는 고감도 이미지센서의 제조방법.
  24. 제 23항에 있어서,
    상기 차광막의 재질은 알루미늄임을 특징으로 하는 고감도 이미지센서의 제조방법.
  25. 소정 영역의 활성 실리콘 및 매몰 산화막을 식각하여 노출시킨 하부 기판의 표면부에 P 형 영역이 형성되어 하부 기판의 N 형 영역과 PN 접합을 이루고 있는 포토 다이오드영역;
    상기 포토 다이오드 영역과 이격되어 형성된 하부 기판과 부유 바디의 채널 영역과 연결하는 연결 통로;
    상기 부유 바디의 채널 영역의 상부에 형성된 게이트 산화막 및 게이트; 및
    상기 부유 바디의 양측에 형성된 두 포토 다이오드에 교류전압을 인가할 수 있도록 형성되는 연결부
    를 포함함을 특징으로 하는 고감도 이미지센서.
  26. 제 25항에 있어서,
    상기 부유 바디 및 게이트 상부에 형성된 차광막을 더 포함함을 특징으로 하는 고감도 이미지센서.
  27. 제 26항에 있어서,
    상기 차광막의 재질은 알루미늄임을 특징으로 하는 고감도 이미지센서.
  28. 제 25항 또는 제 26항에 있어서,
    상기 교류전압은 포토 다이오드 영역에서 광여기된 전자가 연결 통로를 통해 부유 바디에 축적되게 함을 특징으로 하는 고감도 이미지센서.
  29. 제 25항 또는 제 26항에 있어서,
    상기 부유 바디에는 채널 영역에 전자가 축적되어짐으로써 LBT를 형성함을 특징으로 하는 고감도 이미지센서.
  30. 제 25항 또는 제 26항에 있어서,
    상기 포토 다이오드는 매립형 포토 다이오드임을 특징으로 하는 고감도 이미지센서.
KR10-2003-0087324A 2003-12-03 2003-12-03 고감도 이미지 센서 및 그 제조방법 Expired - Fee Related KR100531237B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0087324A KR100531237B1 (ko) 2003-12-03 2003-12-03 고감도 이미지 센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0087324A KR100531237B1 (ko) 2003-12-03 2003-12-03 고감도 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050054043A KR20050054043A (ko) 2005-06-10
KR100531237B1 true KR100531237B1 (ko) 2005-11-28

Family

ID=37249423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0087324A Expired - Fee Related KR100531237B1 (ko) 2003-12-03 2003-12-03 고감도 이미지 센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100531237B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218425A (ja) * 1992-01-31 1993-08-27 Nippon Telegr & Teleph Corp <Ntt> 電界効果型半導体装置およびその製造方法
JP2001326343A (ja) * 2000-05-16 2001-11-22 Minolta Co Ltd 固体撮像装置
JP2001332715A (ja) * 2000-05-23 2001-11-30 Victor Co Of Japan Ltd 固体撮像装置
JP2002124657A (ja) * 2000-10-17 2002-04-26 Victor Co Of Japan Ltd Ｃｍｏｓイメージセンサ
KR20020055419A (ko) * 2000-12-28 2002-07-08 니시무로 타이죠 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218425A (ja) * 1992-01-31 1993-08-27 Nippon Telegr & Teleph Corp <Ntt> 電界効果型半導体装置およびその製造方法
JP2001326343A (ja) * 2000-05-16 2001-11-22 Minolta Co Ltd 固体撮像装置
JP2001332715A (ja) * 2000-05-23 2001-11-30 Victor Co Of Japan Ltd 固体撮像装置
JP2002124657A (ja) * 2000-10-17 2002-04-26 Victor Co Of Japan Ltd Ｃｍｏｓイメージセンサ
KR20020055419A (ko) * 2000-12-28 2002-07-08 니시무로 타이죠 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20050054043A (ko) 2005-06-10

Similar Documents

Publication Publication Date Title
KR101627684B1 (ko) 반도체 기판에 대한 집적 포토다이오드
KR100304401B1 (ko) 능동픽셀센서셀디바이스및그제조방법
US6359293B1 (en) Integrated optoelectronic device with an avalanche photodetector and method of making the same using commercial CMOS processes
US5027177A (en) Floating base lateral bipolar phototransistor with field effect gate voltage control
US20100301442A1 (en) Optical semiconductor device
US20100282948A1 (en) Optical semiconductor device
US20090261441A1 (en) Optical semiconductor device
JPS59107578A (ja) 半導体光電変換装置
WO2022126864A1 (zh) 一种集成光电传感器及其制备方法
US7851839B2 (en) High-sensitivity image sensor and fabrication method thereof
EP0094974B1 (en) Semiconductor photoelectric converter
US20210288205A1 (en) Diode devices and methods of forming a diode device
KR100815941B1 (ko) 씨모스 이미지 센서 및 그 형성 방법
US4608587A (en) Semiconductor optoelectro transducer
US8227882B2 (en) Light-sensitive component with increased blue sensitivity, method for the production thereof, and operating method
KR100531237B1 (ko) 고감도 이미지 센서 및 그 제조방법
KR100531240B1 (ko) 고감도 이미지 센서 및 그 제조방법
KR100531234B1 (ko) 고감도 이미지 센서 및 그 제조방법
KR100531236B1 (ko) 고감도 이미지 센서 및 그 제조방법
KR100531243B1 (ko) 나노 사이즈의 전자채널을 이용한 고감도 이미지 센서 및그 제조방법
US7061031B1 (en) High-sensitivity image sensor and fabrication method thereof
JPH04151874A (ja) 半導体装置
KR20040095989A (ko) 저조도 특성을 향상시킨 시모스 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

S14-X000 Exclusive voluntary license recorded

St.27 status event code: A-4-4-S10-S14-lic-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20191122

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20191122

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000