KR100543729B1 - 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법 - Google Patents

열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법 Download PDF

Info

Publication number
KR100543729B1
KR100543729B1 KR1020040020075A KR20040020075A KR100543729B1 KR 100543729 B1 KR100543729 B1 KR 100543729B1 KR 1020040020075 A KR1020040020075 A KR 1020040020075A KR 20040020075 A KR20040020075 A KR 20040020075A KR 100543729 B1 KR100543729 B1 KR 100543729B1
Authority
KR
South Korea
Prior art keywords
high frequency
bumps
integrated circuit
chip
module package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040020075A
Other languages
English (en)
Other versions
KR20050095060A (ko
Inventor
정기웅
최강철
이영호
Original Assignee
아바고테크놀로지스코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아바고테크놀로지스코리아 주식회사 filed Critical 아바고테크놀로지스코리아 주식회사
Priority to KR1020040020075A priority Critical patent/KR100543729B1/ko
Priority to US10/933,912 priority patent/US7132747B2/en
Priority to US10/932,409 priority patent/US8067824B2/en
Publication of KR20050095060A publication Critical patent/KR20050095060A/ko
Application granted granted Critical
Publication of KR100543729B1 publication Critical patent/KR100543729B1/ko
Priority to US11/528,047 priority patent/US7638364B2/en
Assigned to 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 reassignment 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 권리의 전부이전등록 Assignors: 아바고테크놀로지스코리아 주식회사
Assigned to 아바고 테크놀로지스 인터내셔널 세일즈 피티이 리미티드 reassignment 아바고 테크놀로지스 인터내셔널 세일즈 피티이 리미티드 권리의 전부이전등록 Assignors: 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/1463—Receptacles adapted to store one or more piles of used stackable containers, e.g. beverage cups
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/1426—Housings, cabinets or enclosures for refuse receptacles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/475—Capacitors in combination with leadframes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F2210/00—Equipment of refuse receptacles
    • B65F2210/132—Draining means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/728—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked discrete passive device, e.g. resistors, capacitors or inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파 모듈 패키지 및 그 조립 방법이 개시된다. 본 발명의 고주파 모듈 패키지는 리드 프레임의 디프레션 영역 상에 RF IC 칩이 장착되고, RF IC 칩의 입/출력 패드들 상에 형성된 제1 범프들에 IPD 칩의 제1 전극 패드들이 접착되도록 RF IC 칩과 IPD 칩의 패턴 형성부가 마주 보게 스택된다. RF IC 칩과 IPD 칩 사이의 제1 충진 공간은 저탄성율의 접착제 또는 플라스틱제로 언더-필된다. IPD 칩의 접지 패드들과 리드 프레임은 제2 범프들을 통해 연결되고, IPD 칩의 제2 전극 패드들과 리드 프레임의 결합 핑거들은 제3 범프들을 통해 연결된다. IPD 칩의 패턴 형성부 반대면의 접착제에 의해 부착된 히트 싱크 플레이트에 의해 고주파 모듈 패키지의 열이 방출된다.
고주파 모듈 패키지, RF IC, IPD, 열 방출, 패키지 높이, 패키지 크기

Description

열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파 모듈 패키지 및 그 조립 방법{RF IC package for improving heat transfer rate and for reducing height and size of package and assembly method thereof}
도 1은 종래의 고주파 모듈을 설명하는 도면이다.
도 2는 일반적인 PBGA 패키지를 설명하는 도면이다.
도 3은 일반적인 TEBGA 패키지를 설명하는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 고주파 모듈 패키지를 설명하는 도면이다.
도 5는 전형적인 수동 소자(IPD) 칩을 설명하는 도면이다.
도 6은 본 발명의 제2 실시예에 따른 고주파 모듈 패키지를 설명하는 도면이다.
도 7은 본 발명의 제3 실시예에 따른 고주파 모듈 패키지를 설명하는 도면이다.
도 8은 본 발명의 제4 실시예에 따른 고주파 모듈 패키지를 설명하는 도면이다.
도 9는 본 발명의 고주파 모듈 패키지들의 조립 공정 순서를 설명하는 도면이다.
본 발명은 반도체 패키지 장치 및 그 조립 방법에 관한 것으로, 특히 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파 모듈 패키지 및 그 조립 방법에 관한 것이다.
고주파 모듈은 일반적으로 고주파 집적 회로(Radio Frequency Integrated Circuit: 이하에서는 "RF IC"라고 약칭한다)와 수동 소자들의 조합으로 구성된다. RF IC는 VCO, LNA, 필터, PAM, 믹서(Mixer), 안테나 등을 포함하고, 수동 소자는 저항, 커패시터, 인덕터 등을 포함한다.
고주파 모듈에서 인덕터는 단일 평면에 일정한 간격으로 도선을 수회 배열한 나선형 인덕터로 구현되는 데, 도선의 길이와 권선수, 그리고 배열 간격에 비례하는 인덕턴스 값을 갖는다.
도 1은 종래의 고주파 모듈을 설명하는 도면이다. 이를 참조하면, 고주파 모듈은 리드 프레임(100) 상에 다수개의 RF IC들(110, 120, 130)이 장착되고 RF IC들(110, 120, 130)은 와이어 본딩(170)을 통해 인덕터들(140, 150, 160)과 전기적으로 연결되어 있다. 인덕터들(140, 150, 160)은 RF IC들(110, 20, 130)의 임피던스 정합을 위하여 리드 프레임(100)과 같은 재질의 나선형 인덕터로 구현되어 있다. 이러한 고주파 모듈은 다수개의 RF IC들(110, 120, 130)을 어셈블리하여야 하고 인덕터들(140, 150, 160)이 차지하는 면적으로 인해 모듈의 크기가 커지는 단점 이 있다.
도 1의 고주파 모듈은 도 2의 PBGA 패키지와 도 3의 TEBGA 패키지로 패키징된다. 도 2의 PBGA(Plastic BGA) 패키지는 패키지 기판(210)의 리드 프레임(100) 상에 RF IC(110)가 장착되고, RF IC(110)의 전극 패드와 리드 프레임 인덕터(150)는 와이어 본딩(170)을 통해 연결되고, 리드 프레임 인덕터(150)는 패키지 기판(210)을 뚫어 형성되고 금속으로 채워진 비아 홀들(220)을 통해 솔더 볼들(230)과 연결된다.
도 3의 TEBGA(Thermal Enhanced BGA) 패키지는 RF IC(110)의 하단면이 리드 프레임(100)에 장착되고 리드 프레임(100)은 히트 싱크 플레이트(heat sink plate; 310)의 일면에 부착된다. RF IC(110)의 전극 패드는 멀티 PCB 층(320)의 전극 단자들과 와이어 본딩되고 멀티 PCB 층(320) 내 금속으로 채워진 비아 홀들(330)을 통해 솔더 볼들(340)과 연결된다. 히트 싱크 플레이트(310)의 다른 면은 히트 트랜스퍼 젤(heat transfer gel; 350)에 접착된다. TEBGA 패키지는 RF IC(110)에서 발생된 열이 히트 싱크 플레이트(310)와 히트 트랜스퍼 젤(350)를 통해 TEBGA 패키지 상단으로 방출된다. 그리고 TEBGA 패키지는 멀티 PCB 층(320)의 조립 공정이 복잡하고 멀티 PCB 층(320)의 두께로 인해 패키지의 전체 높이가 높아지는 단점이 있다.
고주파 모듈 패키지에서 해결해야 할 중요한 문제의 하나가 RF IC(110)의 고주파 동작에 따라 발생되는 많은 열을 방출하는 것이다. 도 2의 PBGA 패키지는 그 상단면이 플라스틱으로 이루어진 몰드 캡(240)으로 밀봉되어 있기 때문에 RF IC(110)에서 발생된 열은 PBGA 패키지 하단으로 방출된다. 도 3의 TEBGA 패키지는 RF IC(110)에서 발생된 열이 히트 싱크 플레이트(310)와 히트 트랜스퍼 젤(350)를 통해 TEBGA 패키지 상단으로 방출된다. 즉, PBGA 패키지 및 TEBGA 패키지는 패키지의 한쪽 방향으로만 열을 방출시키기 때문에 열 방출 효율이 낮은 문제점이 있다.
그러므로, 열 방출 효율이 높으면서 두께는 물론 크기를 감소시킨 고주파 모듈 패키지의 존재가 요구된다.
본 발명의 목적은 열 방출 효율이 높으면서 두께는 물론 크기를 감소시킨 고주파 모듈 패키지를 제공하는 데 있다.
본 발명의 다른 목적은 상기 고주파 모듈 패키지의 조립 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 고주파 모듈 패키지는 그 중앙에 디프레션 영역을 갖는 리드 프레임; 리드 프레임의 디프레션 영역 상에 장착된 고주파 집적 회로(RF IC) 칩; 고주파 집적 회로 칩의 입/출력 패드들 상에 형성된 제1 범프들과 연결되는 제1 전극 패드들을 갖고, 고주파 집적 회로 칩 상의 제1 범프들에 제1 전극 패드들이 접착되도록 패턴 형성부가 마주 보게 스택된 수동 소자(IPD) 칩; 고주파 집적 회로 칩과 고주파 집적 회로 칩의 크기에 대응되는 상기 수동 소자 칩 사이에, 저탄성율의 접착제 또는 플라스틱제로 언더-필되는 제1 충진 공간; 수동 소자 칩의 접지 패드들과 리드 프레임을 연결시키는 제2 범프들; 수동 소자 칩의 제2 전극 패드들과 리드 프레임의 결합 핑거들을 연결시키는 제3 범프들; 및 고주파 모듈 패키지 내 제1 충진 공간 이외의 영역에 에폭시 기저의 열경화성 물질로 채워진 제2 충진 공간을 포함하고, 수동 소자 칩의 패턴 형성부 반대면의 접착제에 의해 수동 소자 칩에 부착되어 고주파 모듈 패키지의 열을 방출하는 히트 싱크 플레이트를 더 포함한다.
상기 목적을 달성하기 위하여, 본 발명의 다른 일면에 따른 고주파 모듈 패키지는 그 중앙에 디프레션 영역을 갖는 리드 프레임; 리드 프레임의 디프레션 영역 상에 장착된 고주파 집적 회로(RF IC) 칩; 고주파 집적 회로 칩의 입/출력 패드들 상에 형성된 범프들; 고주파 집적 회로 칩의 크기와 동일한 칩 크기를 갖고 수동 소자 칩의 패턴 형성부 반대면이 범프들 위에 스택된 수동 소자 칩; 수동 소자 칩의 기판을 뚫어 형성되고 범프들과 접착되도록 금속으로 매립된 비아홀들; 고주파 집적 회로 칩과 수동 소자 칩 사이에 저탄성율의 접착제 또는 플라스틱제로 언더-필되는 제1 충진 공간; 매립된 비아홀들과 접착되도록 수동 소자 칩의 패턴 형성부 면에 형성된 전극 패드들; 전극 패드와 리드 프레임의 결합 핑거들 사이에 연결되는 와이어 본딩; 및 고주파 모듈 패키지 내 제1 충진 공간 이외의 영역에 에폭시 기저의 열경화성 물질로 채워진 제2 충진 공간을 포함한다.
상기 목적을 달성하기 위하여, 본 발명의 또다른 일면에 따른 고주파 모듈 패키지는 그 중앙에 디프레션 영역을 갖는 리드 프레임; 리드 프레임의 디프레션 영역 상에 장착된 고주파 집적 회로(RF IC) 칩; 고주파 집적 회로 칩의 입/출력 패드들 상에 형성된 제1 범프들과 연결되는 제1 전극 패드들을 갖고, 고주파 집적 회 로 칩 상의 제1 범프들에 제1 전극 패드들이 접착되도록 패턴 형성부가 마주 보게 스택된 수동 소자(IPD) 칩; 고주파 집적 회로 칩과 고주파 집적 회로 칩의 크기에 대응되는 수동 소자 칩 사이에, 저탄성율의 접착제 또는 플라스틱제로 언더-필되는 제1 충진 공간; 수동 소자 칩의 접지 패드들과 리드 프레임을 연결시키는 제2 범프들; 수동 소자 칩의 기판을 뚫어 형성되고 제1 범프들과 접착되도록 금속으로 매립된 비아홀들; 매립된 비아홀들과 접착되도록 수동 소자 칩의 패턴 형성부의 반대면에 형성된 제3 전극 패드들; 수동 소자 칩의 제3 전극 패드들과 리드 프레임의 결합 핑거들을 연결시키는 와이어 본딩들; 및 고주파 모듈 패키지 내 제1 충진 공간 이외의 영역에 에폭시 기저의 열경화성 물질로 채워진 제2 충진 공간을 포함한다.
상기 목적을 달성하기 위하여, 본 발명의 더욱더 다른 일면에 따른 고주파 모듈 패키지는 그 중앙에 디프레션 영역을 갖는 리드 프레임; 리드 프레임의 디프레션 영역 상에 장착된 고주파 집적 회로(RF IC) 칩; 고주파 집적 회로 칩의 입/출력 패드들 상에 형성된 제1 범프들과 연결되는 제1 전극 패드들을 갖고, 고주파 집적 회로 칩 상의 제1 범프들에 제1 전극 패드들이 접착되도록 패턴 형성부가 마주 보게 스택된 수동 소자(IPD) 칩; 고주파 집적 회로 칩과 고주파 집적 회로 칩의 크기에 대응되는 수동 소자 칩 사이에, 저탄성율의 접착제 또는 플라스틱제로 언더-필되는 제1 충진 공간; 수동 소자 칩의 제2 전극 패드들과 리드 프레임의 결합 핑거들을 연결시키는 제2 범프들; 및 고주파 모듈 패키지 내 제1 충진 공간 이외의 영역에 에폭시 기저의 열경화성 물질로 채워진 제2 충진 공간을 포함하고, 수동 소자 칩의 패턴 형성부 반대면의 접착제에 의해 수동 소자 칩에 부착되어 고주파 모 듈 패키지의 열을 방출하는 히트 싱크 플레이트를 더 포함한다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 고주파 집적 회로 칩과 고주파 집적 회로 칩의 임피던스 매칭을 위한 수동 소자 칩을 장착하는 고주파 모듈 패키지의 조립 방법은 고주파 집적 회로를 집적한 웨이퍼를 백 그라인딩하는 단계; 고주파 집적 회로 웨이퍼 상에, 수동 소자 칩의 전극 패드와 연결될 고주파 집적 회로의 입/출력 패드에 범프들을 형성하는 단계; 고주파 집적 회로 웨이퍼를 소잉하는 단계; 소잉된 고주파 집적 회로 칩을 솔더 페이스트를 이용하여 리드 프레임 상에 부착시키는 단계; 리드 프레임에 부착된 고주파 집적 회로 칩을 열처리하여 범프를 고형화시키는 단계; 고주파 집적 회로 칩 상에 수동 소자 칩을 부착하는 단계; 고주파 집적 회로 칩과 수동 소자 칩 사이의 제1 충진 공간을 언더-필하는 단계; 수동 소자 칩의 패턴 형성부의 반대면에 히트 싱크 플레이트를 장착하는 단계; 및 고주파 모듈 패키지의 제1 충진 공간 이외의 제2 충진 공간을 에폭시 몰딩한 후 열처리하는 단계를 포함한다.
따라서, 본 발명의 고주파 모듈 패키지에 의하면, 리드 프레임의 디프레션된 영역에 RF IC를 장착하고 RF IC와 IPD를 스택시킴으로써 고주파 모듈 패키지의 높이를 낮추고 그 크기를 줄인다. 그리고 리드 프레임과 히트 싱크 플레이트를 통해 RF IC 동작 상 발생되는 열을 방출시키기 때문에 열 방출 효율이 크다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 제1 실시예에 따른 고주파 모듈 패키지를 설명하는 도면이다. 이를 참조하면, 고주파 모듈 패키지(400)는 RF IC(410)와 집적된 수동 소자(Integrated Passive Device, 420: 이하 "IPD"라고 약칭한다)가 스택된 구조를 갖는다. RF IC(410)는 리드 프레임(402) 중앙부에 소정 형상, 바람직하게 RF IC(410)의 크기 정도로 디프레션(depression)된 영역(409)에 장착되고, 솔더 페이스트(paste; 408)에 의해 리드 프레임(402)에 부착된다. 솔더 페이스트(408)는 솔더 리플로우 기술에 따라 구리(Cu) 또는 은(Ag)으로 증착된다.
리드 프레임(402)을 RF IC(410) 크기 정도로 에칭(Etching)하여 디프레션 영역(409)을 형성한다. RF IC(410)는 GaAs 기판 상에 패턴들(412)과 입/출력 패드들(미도시)이 배열되어 있다. IPD(420)는 Si 기판 표면에 형성된 패턴들(422)과 입/출력 패드들(미도시) 또는 전극 패드들(미도시)이 배열된다. IPD(420)는 구체적으로 도 5에 도시되어 있다.
도 5를 참조하면, IPD(420)는 저항들과 인덕터들을 집적한 제1 칩(502)과 커패시터들을 집적한 제2 칩(504)으로 구성된다. 제1 및 제2 칩들(502, 504)의 가장 자리로 입/출력 패드들(미도시)이 배열되고 입출력 패드들(미도시)은 전극 패드들(506)에 선택적으로 연결된다. 저항들은 가느다란 굴곡형 배선(narrow serpentine shaped wire)으로 형성된 굴곡형 저항기(serpentine resistor)일 수 있 다. 인덕터들은 나선형 인덕터로 구성되거나 고주파 미세전자기계시스템(Radio frequency Micro Electronic Mechanical System: 이하 "RF MEMS"라고 칭한다) 기술을 이용하여 도선을 공기중에 띄운 상태로 권선하는 인덕터로 구성될 수 있다. 커패시터들은 유전체 층에 의해 분리된 사각형 형상의 금속층으로 형성되는 평면 커패시터 또는 서로 맞물린 형상의 인터디지테이티드 커패시터(interdigitated capacitor)로 구성될 수 있다. 인터디지테이티드 커패시터는 핑거(finger) 간의 작은 간극(gap distance)를 패터닝하여 도전성 폴리머 막으로부터 큰 커패시턴스를 갖는다. 이러한 저항들, 인덕터들 그리고 커패시터들이 형성된 IPD(420)는 RF IC(410)로부터 분리되어 상대적으로 비싼 GaAs 웨이퍼를 기판으로 사용하는 RF IC의 칩 면적을 절약할 수 있다. 그리고 IPD(420)는 RF IC(410)로부터 멀리 위치시켜 간섭(interference)을 감소시키고 우수한 아이소레이션(isolation)을 가능하게 한다.
다시, 도 4로 돌아가서, IPD(420)는 패턴 형성면(424)이 RF IC(410)의 패턴 형성면(414)과 마주 보게 스택된다. 이 때, 전기적으로 연결되어야 할 IPD(420)의 패드와 RF IC(410)의 패드는 제1 범프(bump, 430)를 통해 연결된다. RF IC(410)와 RF IC(410)의 크기에 대응되는 IPD(420) 사이에 제1 충진 공간(432)이 존재한다. 제1 충진 공간(432)은 주사세척(syringe), 박판화(sheet lamination) 또는 스크린 프린팅(screen printing)를 이용하여 저탄성율의 접착제 또는 플라스틱제로 언더-필(under-fill) 된다.
IPD(420)의 접지 전압(GND)과 연결되는 전극 패드들(506, 도 5)은 제2 범프 들(440)을 통해 리드 프레임(402)의 디프레션 영역(409) 외측의 상부면과 전기적으로 연결된다. 리드 프레임(402)은 접지(GND)되고 은 페이스트(408)와 RF IC(410)의 백(back) 면도 접지된다. IPD(420)의 나머지 리드들(506, 도 5)은 제3 범프(450)를 통해 리드프레임 결합 핑거들(404, 406)과 연결된다.
리드 프레임 결합 핑거(404)는 고주파 모듈 패키지(400)의 실제적인 외부 핀으로 사용된다. 이때의 고주파 모듈 패키지(400)의 외형은 리드 없는(leadless) 패키지 모양이 된다. 이와는 달리, 고주파 모듈 패키지(400)가 BGA 패키지인 경우 리드 프레임 결합 핑거(404)는 솔더 볼들(미도시)과 연결된다.
제1 내지 제3 범프들(430, 440, 450)은 스터드 범프(stud bump), 솔더 범프(solder bump) 및 일렉트로리스 범프(electroless bump) 중에서 선택되는 어느 하나의 범프로 구성되고, 금(Au) 또는 금 합금의 도전성 물질로 만들어지는 것이 바람직하다. 제1 내지 제3 범프들(430, 440, 450)은 입자가 아닌 전도성 물질로 형성되는 경우 항복 강도가 낮고 연성이 높으며 내부식성의 특성을 가져야 한다. 그리고 제1 내지 제3 범프들(430, 440, 450)은 각각 패드와 리드 프레임에 잘 접합되도록 가열, 초음파 에너지 및 가압을 동시에 실행하는 열-기계적 변형으로 형성된다.
IPD(420)의 패턴 형성부(424) 반대면, 즉 하부면에 IPD(420)를 감싸는 캡 타입의 히트 싱크 플레이트(460)가 부착된다. 히트 싱크 플레이트(460)는 IPD(420)의 산화 처리된 가장자리에 부착한 접착제에 의해 IPD(420) 하부면에 부착된다. 히트 싱크 플레이트(460)는 구리, 구리 합금, 철-니켈 합금, 알루미늄, 강철 및 인바르(invar)로 구성되는 그룹으로부터 선택되는 어느 하나의 재료로 구성되어, RF IC(410) 및 IPD(420)의 고주파 동작에 따른 열을 방출시킨다. 고주파 모듈 패키지(400)의 제1 충진 공간(432)을 제외한 제2 충진 공간(470)은 일반적인 에폭시 기저의 열 경화성 물질로 채워진다.
이러한 고주파 모듈 패키지(400)는 리드 프레임(402)의 디프레션 영역(409)에 RF IC(410)를 부착시키고 RF IC(410)와 IPD(420)를 스택시킴으로써 패키지의 높이 및 크기를 줄일 수 있다. 그리고 IPD(420) 패턴 형성부 반대면에 형성된 히트 싱크 플레이트와 리드 프레임을 통해 열을 방출하기 때문에 열 방출 효율이 높다.
도 5는 본 발명의 제2 실시예에 따른 고주파 모듈 패키지를 설명하는 도면이다. 이를 참조하면, 고주파 모듈 패키지(500)는 리드 프레임(602) 상에 RFIC(610)와 RF IC(610)와 동일한 크기의 IPD(620)가 스택된 구조를 갖는다. 리드 프레임(602)는 RF IC(610)의 크기 만큼 식각된 디프레션 영역(609)을 갖고, 이 디프레션 영역(609)에 RF IC(510)의 백(back) 면이 솔더 페이스트(508)에 의해 리드 프레임(602)에 부착된다. RF IC(610)의 패턴(612)이 형성된 상부면(614)의 입/출력 패드(미도시)은 범프(630) 및 비아홀(640)을 통해 IPD(620)와 연결된다. 범프(630)는 금(Au) 또는 금 합금으로 만들어진다.
IPD(620)는 패턴(622)이 형성된 상부면(624)의 반대면, 즉 하부면이 RF IC(610) 상에, 그리고 범프(630) 상에 놓인다. IPD(620)의 입/출력 패드(미도시)와 연결되는 전극 패드(626)는 IPD(620) 기판을 식각하여 형성된 비아홀(640)을 통해 범프(630)와 연결된다. 비아 홀(640)은 금(Au), 니켈(Ni), 팔라듐(Pd), 구리(Cu) 또는 이들의 합금으로 구성되는 금속 물질로 매립된다. 이에 따라 IPD(620)의 입/출력 패드는 전극 패드(626), 금속으로 채워진 비아홀(640), 그리고 범프(630)를 통해 RF IC(610)의 입/출력 패드와 연결된다.
RF IC(610)와 IPD(620) 사이의 제1 충진 공간(632)은 주사세척(syringe), 박판화(sheet lamination) 또는 스크린 프린팅(screen printing)를 이용하여 저탄성율의 접착제 또는 플라스틱제로 언더-필(under-fill) 된다. IPD(620)의 전극 패드(626)은 리드 프레임 결합 핑거(604)와 와이어 본딩된다. 리드 프레임 결합 핑거(604)는 고주파 모듈 패키지(600)의 실제적인 외부 핀으로 사용되거나 고주파 모듈 패키지(600)가 BGA 패키지인 경우 솔더 볼들(미도시)과 연결된다. 고주파 모듈 패키지(600)의 제2 충진 공간(660)은 일반적인 에폭시 기저의 열 경화성 물질로 채워진다.
이러한 고주파 모듈 패키지(600)는 RF IC(610)의 패턴 형성부(614)와 IPD(620)의 패턴 형성부(624)가 서로 마주보지 않기 때문에 크로스 토크(cross-talk)로 인한 노이즈 발생을 방지한다. 그리고 RF IC(610)와 IPD(620)의 칩 크기가 서로 같기 때문에, RF IC(610) 웨이퍼와 IPD(620) 웨이퍼의 얼라인 및 소잉(sawing) 공정을 동시에 진행할 수 있다. 이에 따라 반도체 제조 공정 단계를 줄이는 이점이 있다.
도 7은 본 발명의 제3 실시예에 따른 고주파 모듈 패키지를 설명하는 도면이다. 이를 참조하면, 고주파 모듈 패키지(700)는 도 4의 고주파 모듈 패키지(400)와 비교하여 IPD(620)와 리드 프레임 결합 핑거(406) 사이의 결합 구조가 다른 것을 제외하고는 거의 동일하다. 도 4에 도시된 참조 부호와 동일한 참조 부호는 동일한 구성 요소를 나타내므로, 설명의 중복을 피하기 위하여 도 4의 고주파 모듈 패키지(400)와는 다른 특징에 대해서만 구체적으로 설명한다.
IPD(420)의 패턴 형성부(424)와 RF IC(410)의 패턴 형성부(414)는 제1 범프(430, 430a)를 사이에 두고 서로 마주 보게 장착되어 있다. RF IC(410)의 입/출력 패드(미도시)와 IPD(420)의 입/출력 패드(미도시)는 제1 범프(430)를 통해 서로 연결된다. RF IC(410)의 입/출력 패드(미도시) 중 고주파 모듈 패키지(700)의 외부 핀과 연결되는 입/출력 패드는 제1 범프(430a)와 금속으로 매립된 비아홀(710)을 통해 IPD(420)의 패턴 형성부(424)의 반대면에 형성된 전극 패드(720)와 연결된다. 전극 패드(720)는 와이어 본딩(730)에 의해 리드 프레임 결합 핑거(404) 상의 전극 단자(740)와 연결된다.
도 8은 본 발명의 제4 실시예에 따른 고주파 모듈 패키지를 설명하는 도면이다. 이를 참조하면, 고주파 모듈 패키지(800)는 도 4의 고주파 모듈 패키지(400)와 비교하여 IPD(420)의 접지 패드와 리드 프레임(402)을 연결시키는 제2 범프(440, 도 4)가 존재하지 않는다는 점을 제외하고 고주파 모듈 패키지(400)와 동일하다. 그리고 고주파 모듈 패키지(800)는 IPD(420)의 패턴 형성부 반대면에 히트 싱크 플레이트(미도시)를 부착할 수도 있다.
도 9는 본 발명의 실시예들의 고주파 모듈 패키지의 조립 공정 순서를 설명하는 플로우챠트이다. 이를 참조하면, 반도체 제조 공정 완료된 RF IC와 IPD를 고주파 모듈 패키지에 조립하기 위하여, RF IC를 집적한 웨이퍼를 백 그라인딩(back grinding)한다(902). RF IC 웨이퍼 상에 IPD의 입/출력 패드와 연결될 RF IC 입/출력 패드에 범프들을 형성한다(904). 범프는 스터드 범프(stud bump), 솔더 범프(solder bump) 및 일렉트로리스 범프(electroless bump) 중에서 선택되는 어느 하나의 범프로 구성되고, 금(Au) 또는 금 합금의 도전성 물질로 구성된다. 이 후, RF IC 웨이퍼를 소잉한다(906).
리드 프레임 상에 솔더 페이스트를 이용하여 소잉된 RF IC를 부착시킨다(908). 리드 프레임에 부착된 RF IC를 열처리(bake and cure)하여(910), 범프 내 유기물을 제거하고 고형화시킨다. RF IC 상에 IPD를 부착하고(912), RF IC와 IPD 사이의 제1 충진 공간을 언더-필(under-fill)한다(914). IPD 패턴 형성부의 반대면 상에 히트 싱크 플레이트를 장착하고(916), 제2 충진 공간을 에폭시 몰딩한(918) 후 열처리한다(920). 이 후, 고주파 모듈 패키지를 마킹(922)함으로써 조립 공정을 마친다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 고주파 모듈 패키지에 의하면, 리드 프레임의 디프레션된 영역에 RF IC를 장착하고 RF IC와 IPD를 스택시킴으로써 고주파 모듈 패키지의 높 이를 낮추고 그 크기를 줄인다. 그리고 리드 프레임과 히트 싱크 플레이트를 통해 RF IC 동작 상 발생되는 열을 방출시키기 때문에 열 방출 효율이 크다.

Claims (24)

  1. 고주파 모듈 패키지에 있어서,
    그 중앙에 디프레션 영역을 갖는 리드 프레임;
    상기 리드 프레임의 디프레션 영역 상에 장착된 고주파 집적 회로(RF IC) 칩;
    상기 고주파 집적 회로 칩의 입/출력 패드들 상에 형성된 제1 범프들과 연결되는 제1 전극 패드들을 갖고, 상기 고주파 집적 회로 칩 상의 상기 제1 범프들에 상기 제1 전극 패드들이 접착되도록 패턴 형성부가 마주 보게 스택된 수동 소자(IPD) 칩;
    상기 고주파 집적 회로 칩과 상기 고주파 집적 회로 칩의 크기에 대응되는 상기 수동 소자 칩 사이에, 저탄성율의 접착제 또는 플라스틱제로 언더-필되는 제1 충진 공간;
    상기 수동 소자 칩의 접지 패드들과 상기 리드 프레임을 연결시키는 제2 범프들;
    상기 수동 소자 칩의 제2 전극 패드들과 상기 리드 프레임의 결합 핑거들을 연결시키는 제3 범프들; 및
    상기 고주파 모듈 패키지 내 상기 제1 충진 공간 이외의 영역에 에폭시 기저의 열경화성 물질로 채워진 제2 충진 공간을 구비하는 것을 특징으로 하는 고주파 모듈 패키지.
  2. 제1항에 있어서, 상기 고주파 모듈 패키지는
    상기 수동 소자 칩의 패턴 형성부 반대면의 접착제에 의해 상기 수동 소자 칩에 부착되어 상기 고주파 모듈 패키지의 열을 방출하는 히트 싱크 플레이트를 더 구비하는 것을 특징으로 하는 고주파 모듈 패키지.
  3. 제2항에 있어서, 상기 히트 싱크 플레이트는
    구리, 구리 합금, 철-니켈 합금, 알루미늄, 강철 및 인바르(invar)로 구성되는 그룹으로부터 선택되는 어느 하나의 재료로 구성되는 것을 특징으로 하는 고주파 모듈 패키지.
  4. 제1항에 있어서, 상기 고주파 모듈 패키지는
    상기 리드 프레임의 디프레션 영역과 상기 고주파 집적 회로 칩 사이에 은 또는 구리 페이스트를 구비하여 상기 고주파 집적 회로 칩을 장착시키는 것을 특징으로 하느 고주파 모듈 패키지.
  5. 제1항에 있어서, 상기 제1 내지 제3 범프들은
    스터드 범프, 솔더 범프 또는 일렉트로리스 범프 중에서 선택되는 어느 하나의 범프로 구성되는 것을 특징으로 하는 고주파 모듈 패키지.
  6. 제1항에 있어서, 상기 제1 내지 제3 범프들은
    금(Au) 또는 금 합금의 도전성 물질로 구성되는 것을 특징으로 하는 고주파 모듈 패키지.
  7. 고주파 모듈 패키지에 있어서,
    그 중앙에 디프레션 영역을 갖는 리드 프레임;
    상기 리드 프레임의 디프레션 영역 상에 장착된 고주파 집적 회로(RF IC) 칩;
    상기 고주파 집적 회로 칩의 입/출력 패드들 상에 형성된 범프들;
    상기 고주파 집적 회로 칩의 크기와 동일한 칩 크기를 갖고 상기 수동 소자 칩의 패턴 형성부 반대면이 상기 범프들 위에 스택된 수동 소자 칩;
    상기 수동 소자 칩의 기판을 뚫어 형성되고 상기 범프들과 접착되도록 금속으로 매립된 비아홀들;
    상기 고주파 집적 회로 칩과 상기 수동 소자 칩 사이에 저탄성율의 접착제 또는 플라스틱제로 언더-필되는 제1 충진 공간;
    상기 매립된 비아홀들과 접착되도록 상기 수동 소자 칩의 패턴 형성부 면에 형성된 전극 패드들;
    상기 전극 패드와 상기 리드 프레임의 결합 핑거들 사이에 연결되는 와이어 본딩; 및
    상기 고주파 모듈 패키지 내 상기 제1 충진 공간 이외의 영역에 에폭시 기저 의 열경화성 물질로 채워진 제2 충진 공간을 구비하는 것을 특징으로 하는 고주파 모듈 패키지.
  8. 제7항에 있어서, 상기 고주파 모듈 패키지는
    상기 리드 프레임의 디프레션 영역과 상기 고주파 집적 회로 칩 사이에 은 페이스트를 구비하여 상기 고주파 집적 회로 칩을 장착시키는 것을 특징으로 하느 고주파 모듈 패키지.
  9. 제7항에 있어서, 상기 범프들은
    스터드 범프, 솔더 범프 또는 일렉트로리스 범프 중에서 선택되는 어느 하나의 범프로 구성되는 것을 특징으로 하는 고주파 모듈 패키지.
  10. 제7항에 있어서, 상기 범프들은
    금(Au) 또는 금 합금의 도전성 물질로 구성되는 것을 특징으로 하는 고주파 모듈 패키지.
  11. 고주파 모듈 패키지에 있어서,
    그 중앙에 디프레션 영역을 갖는 리드 프레임;
    상기 리드 프레임의 디프레션 영역 상에 장착된 고주파 집적 회로(RF IC) 칩;
    상기 고주파 집적 회로 칩의 입/출력 패드들 상에 형성된 제1 범프들과 연결되는 제1 전극 패드들을 갖고, 상기 고주파 집적 회로 칩 상의 상기 제1 범프들에 상기 제1 전극 패드들이 접착되도록 패턴 형성부가 마주 보게 스택된 수동 소자(IPD) 칩;
    상기 고주파 집적 회로 칩과 상기 고주파 집적 회로 칩의 크기에 대응되는 상기 수동 소자 칩 사이에, 저탄성율의 접착제 또는 플라스틱제로 언더-필되는 제1 충진 공간;
    상기 수동 소자 칩의 접지 패드들과 상기 리드 프레임을 연결시키는 제2 범프들;
    상기 수동 소자 칩의 기판을 뚫어 형성되고 상기 제1 범프들과 접착되도록 금속으로 매립된 비아홀들;
    상기 매립된 비아홀들과 접착되도록 상기 수동 소자 칩의 패턴 형성부의 반대면에 형성된 제3 전극 패드들;
    상기 수동 소자 칩의 제3 전극 패드들과 상기 리드 프레임의 결합 핑거들을 연결시키는 와이어 본딩들; 및
    상기 고주파 모듈 패키지 내 상기 제1 충진 공간 이외의 영역에 에폭시 기저의 열경화성 물질로 채워진 제2 충진 공간을 구비하는 것을 특징으로 하는 고주파 모듈 패키지.
  12. 제11항에 있어서, 상기 고주파 모듈 패키지는
    상기 리드 프레임의 디프레션 영역과 상기 고주파 집적 회로 칩 사이에 은 페이스트를 구비하여 상기 고주파 집적 회로 칩을 장착시키는 것을 특징으로 하느 고주파 모듈 패키지.
  13. 제11항에 있어서, 상기 제1 내지 제3 범프들은
    스터드 범프, 솔더 범프 또는 일렉트로리스 범프 중에서 선택되는 어느 하나의 범프로 구성되는 것을 특징으로 하는 고주파 모듈 패키지.
  14. 제11항에 있어서, 상기 제1 내지 제3 범프들은
    금(Au) 또는 금 합금의 도전성 물질로 구성되는 것을 특징으로 하는 고주파 모듈 패키지.
  15. 고주파 모듈 패키지에 있어서,
    그 중앙에 디프레션 영역을 갖는 리드 프레임;
    상기 리드 프레임의 디프레션 영역 상에 장착된 고주파 집적 회로(RF IC) 칩;
    상기 고주파 집적 회로 칩의 입/출력 패드들 상에 형성된 제1 범프들과 연결되는 제1 전극 패드들을 갖고, 상기 고주파 집적 회로 칩 상의 상기 제1 범프들에 상기 제1 전극 패드들이 접착되도록 패턴 형성부가 마주 보게 스택된 수동 소자(IPD) 칩;
    상기 고주파 집적 회로 칩과 상기 고주파 집적 회로 칩의 크기에 대응되는 상기 수동 소자 칩 사이에, 저탄성율의 접착제 또는 플라스틱제로 언더-필되는 제1 충진 공간;
    상기 수동 소자 칩의 제2 전극 패드들과 상기 리드 프레임의 결합 핑거들을 연결시키는 제2 범프들; 및
    상기 고주파 모듈 패키지 내 상기 제1 충진 공간 이외의 영역에 에폭시 기저의 열경화성 물질로 채워진 제2 충진 공간을 구비하는 것을 특징으로 하는 고주파 모듈 패키지.
  16. 제15항에 있어서, 상기 고주파 모듈 패키지는
    상기 수동 소자 칩의 패턴 형성부 반대면의 접착제에 의해 상기 수동 소자 칩에 부착되어 상기 고주파 모듈 패키지의 열을 방출하는 히트 싱크 플레이트를 더 구비하는 것을 특징으로 하는 고주파 모듈 패키지.
  17. 제16항에 있어서, 상기 히트 싱크 플레이트는
    구리, 구리 합금, 철-니켈 합금, 알루미늄, 강철 및 인바르(invar)로 구성되는 그룹으로부터 선택되는 어느 하나의 재료로 구성되는 것을 특징으로 하는 고주파 모듈 패키지.
  18. 제15항에 있어서, 상기 고주파 모듈 패키지는
    상기 리드 프레임의 디프레션 영역과 상기 고주파 집적 회로 칩 사이에 은 페이스트를 구비하여 상기 고주파 집적 회로 칩을 장착시키는 것을 특징으로 하느 고주파 모듈 패키지.
  19. 제15항에 있어서, 상기 제1 및 제2 범프들은
    스터드 범프, 솔더 범프 또는 일렉트로리스 범프 중에서 선택되는 어느 하나의 범프로 구성되는 것을 특징으로 하는 고주파 모듈 패키지.
  20. 제15항에 있어서, 상기 제1 및 제2 범프들은
    금(Au) 또는 금 합금의 도전성 물질로 구성되는 것을 특징으로 하는 고주파 모듈 패키지.
  21. 고주파 집적 회로 칩과 상기 고주파 집적 회로 칩의 임피던스 매칭을 위한 수동 소자 칩을 장착하는 고주파 모듈 패키지의 조립 방법에 있어서,
    상기 고주파 집적 회로를 집적한 웨이퍼를 백 그라인딩하는 단계;
    상기 고주파 집적 회로 웨이퍼 상에, 상기 수동 소자 칩의 전극 패드와 연결될 상기 고주파 집적 회로의 입/출력 패드에 범프들을 형성하는 단계;
    상기 고주파 집적 회로 웨이퍼를 소잉하는 단계;
    상기 소잉된 고주파 집적 회로 칩을 솔더 페이스트를 이용하여 리드 프레임 상에 부착시키는 단계;
    상기 리드 프레임에 부착된 상기 고주파 집적 회로 칩을 열처리하여 상기 범프를 고형화시키는 단계;
    상기 고주파 집적 회로 칩 상에 수동 소자 칩을 부착하는 단계;
    상기 고주파 집적 회로 칩과 상기 수동 소자 칩 사이의 제1 충진 공간을 언더-필하는 단계;
    상기 수동 소자 칩의 패턴 형성부의 반대면에 히트 싱크 플레이트를 장착하는 단계; 및
    상기 고주파 모듈 패키지의 제1 충진 공간 이외의 제2 충진 공간을 에폭시 몰딩한 후 열처리하는 단계를 구비하는 것을 특징으로 하는 고주파 모듈 패키지 조립 방법.
  22. 제21항에 있어서, 상기 범프들은
    스터드 범프, 솔더 범프 또는 일렉트로리스 범프 중에서 선택되는 어느 하나의 범프로 구성되는 것을 특징으로 하는 고주파 모듈 패키지 조립 방법.
  23. 제21항에 있어서, 상기 범프들은
    금 또는 금 합금의 도전성 물질로 구성되는 것을 특징으로 하는 고주파 모듈 패키지 조립 방법.
  24. 제21항에 있어서, 상기 히트 싱크 플레이트는
    구리, 구리 합금, 철-니켈 합금, 알루미늄, 강철 및 인바르(invar)로 구성되는 그룹으로부터 선택되는 어느 하나의 재료로 구성되는 것을 특징으로 하는 고주파 모듈 패키지 조립 방법.
KR1020040020075A 2004-03-24 2004-03-24 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법 Expired - Fee Related KR100543729B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040020075A KR100543729B1 (ko) 2004-03-24 2004-03-24 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
US10/933,912 US7132747B2 (en) 2004-03-24 2004-09-01 Multilayer integrated circuit for RF communication and method for assembly thereof
US10/932,409 US8067824B2 (en) 2004-03-24 2004-09-01 Integrated circuit module package and assembly method thereof
US11/528,047 US7638364B2 (en) 2004-03-24 2006-09-27 Multilayer integrated circuit for RF communication and method for assembly thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040020075A KR100543729B1 (ko) 2004-03-24 2004-03-24 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법

Publications (2)

Publication Number Publication Date
KR20050095060A KR20050095060A (ko) 2005-09-29
KR100543729B1 true KR100543729B1 (ko) 2006-01-20

Family

ID=34988781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020075A Expired - Fee Related KR100543729B1 (ko) 2004-03-24 2004-03-24 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법

Country Status (2)

Country Link
US (3) US7132747B2 (ko)
KR (1) KR100543729B1 (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382056B2 (en) * 2004-04-29 2008-06-03 Sychip Inc. Integrated passive devices
DE102005013762C5 (de) * 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
US8669637B2 (en) * 2005-10-29 2014-03-11 Stats Chippac Ltd. Integrated passive device system
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8791006B2 (en) * 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
US7851257B2 (en) * 2005-10-29 2010-12-14 Stats Chippac Ltd. Integrated circuit stacking system with integrated passive components
US8188590B2 (en) 2006-03-30 2012-05-29 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
US7692295B2 (en) * 2006-03-31 2010-04-06 Intel Corporation Single package wireless communication device
DE102006034679A1 (de) 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US9847309B2 (en) * 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US7851331B2 (en) * 2006-11-27 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structures and methods of forming bonding structures
US7932586B2 (en) * 2006-12-18 2011-04-26 Mediatek Inc. Leadframe on heat sink (LOHS) semiconductor packages and fabrication methods thereof
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
US7750452B2 (en) * 2007-05-04 2010-07-06 Stats Chippac, Ltd. Same size die stacked package having through-hole vias formed in organic material
US7829998B2 (en) 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US8445325B2 (en) * 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
US8062929B2 (en) * 2007-05-04 2011-11-22 Stats Chippac, Ltd. Semiconductor device and method of stacking same size semiconductor die electrically connected through conductive via formed around periphery of the die
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
CN101369573B (zh) * 2007-08-14 2010-06-09 海华科技股份有限公司 芯片级电子封装的穿孔结构
US7825502B2 (en) * 2008-01-09 2010-11-02 Fairchild Semiconductor Corporation Semiconductor die packages having overlapping dice, system using the same, and methods of making the same
US20090184416A1 (en) * 2008-01-22 2009-07-23 Yinon Degani MCM packages
US7868393B2 (en) * 2008-02-26 2011-01-11 Freescale Semiconductor, Inc. Space efficient integrated circuit with passive devices
US8269308B2 (en) 2008-03-19 2012-09-18 Stats Chippac, Ltd. Semiconductor device with cross-talk isolation using M-cap and method thereof
AR071134A1 (es) * 2008-04-03 2010-05-26 Tate & Lyle Technology Ltd Cristalizacion de sucralosa a partir de chorros que contienen sucralosa
KR101438826B1 (ko) * 2008-06-23 2014-09-05 엘지이노텍 주식회사 발광장치
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
TW201032486A (en) * 2009-02-23 2010-09-01 Ralink Technology Corp Chip and transmitter for wireless communication system
US8018027B2 (en) * 2009-10-30 2011-09-13 Murata Manufacturing Co., Ltd. Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor
US8314486B2 (en) * 2010-02-23 2012-11-20 Stats Chippac Ltd. Integrated circuit packaging system with shield and method of manufacture thereof
US8188591B2 (en) 2010-07-13 2012-05-29 International Business Machines Corporation Integrated structures of high performance active devices and passive devices
US8476111B2 (en) * 2011-06-16 2013-07-02 Stats Chippac Ltd. Integrated circuit packaging system with intra substrate die and method of manufacture thereof
US9142426B2 (en) * 2011-06-20 2015-09-22 Cyntec Co., Ltd. Stack frame for electrical connections and the method to fabricate thereof
US8743545B2 (en) 2011-10-12 2014-06-03 International Business Machines Corporation Thermal expansion-enhanced heat sink for an electronic assembly
US10636735B2 (en) * 2011-10-14 2020-04-28 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN104760920B (zh) * 2014-01-02 2017-01-04 意法半导体研发(深圳)有限公司 具有mems ic的紧凑电子封装体和相关方法
US20150201515A1 (en) * 2014-01-13 2015-07-16 Rf Micro Devices, Inc. Surface finish for conductive features on substrates
SG10201400390YA (en) 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
SG10201400396WA (en) 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
US9300254B2 (en) 2014-06-26 2016-03-29 Freescale Semiconductor Inc. Radio frequency devices with surface-mountable capacitors for decoupling and methods thereof
CN105070699B (zh) * 2015-07-31 2018-03-27 中国电子科技集团公司第二十六研究所 一种异构集成无源射频滤波器的射频前端模拟集成芯片
EP3394889B1 (en) * 2015-12-22 2023-09-06 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
US20180025965A1 (en) * 2016-07-19 2018-01-25 Dialog Semiconductor (Uk) Limited WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
US20180301402A1 (en) * 2017-04-12 2018-10-18 Texas Instruments Incorporated Integration of a passive component in a cavity of an integrated circuit package
DE102017118490B4 (de) * 2017-08-14 2025-03-27 Tdk Electronics Ag Anordnung mit LED-Modul
WO2019075450A1 (en) * 2017-10-15 2019-04-18 Skyworks Solutions, Inc. STACK ASSEMBLY WITH ELECTRO-ACOUSTIC DEVICE
JP2020027975A (ja) * 2018-08-09 2020-02-20 株式会社村田製作所 高周波モジュールおよび通信装置
US20200161206A1 (en) 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
JP6947153B2 (ja) * 2018-12-20 2021-10-13 株式会社村田製作所 高周波モジュールおよび通信装置
KR102728447B1 (ko) * 2019-06-26 2024-11-11 현대모비스 주식회사 레이더 장치 및 그 조립방법
CN113224042A (zh) * 2020-02-05 2021-08-06 三星电机株式会社 射频模块
US12074123B2 (en) * 2020-04-03 2024-08-27 Macom Technology Solutions Holdings, Inc. Multi level radio frequency (RF) integrated circuit components including passive devices
CN115485980B (zh) * 2020-04-24 2025-03-25 株式会社村田制作所 高频模块以及通信装置
WO2021215107A1 (ja) * 2020-04-24 2021-10-28 株式会社村田製作所 高周波モジュール及び通信装置
US11201602B1 (en) 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering
US11201600B1 (en) 2020-10-05 2021-12-14 Analog Devices, Inc. Apparatus and methods for control and calibration of tunable filters
WO2022102689A1 (ja) * 2020-11-13 2022-05-19 株式会社村田製作所 高周波モジュールおよび通信装置
CN116569335A (zh) * 2020-12-16 2023-08-08 株式会社村田制作所 高频模块以及通信装置
CN116230702B (zh) * 2023-05-08 2024-04-26 广东气派科技有限公司 一种GaN芯片的封装结构
US20250295042A1 (en) * 2024-03-15 2025-09-18 Allegro Microsystems, Llc Packaged current sensor integrated circuit with exposed cooling pad

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US6136274A (en) * 1996-10-07 2000-10-24 Irori Matrices with memories in automated drug discovery and units therefor
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6268796B1 (en) * 1997-12-12 2001-07-31 Alfred Gnadinger Radio frequency identification transponder having integrated antenna
US6198168B1 (en) * 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
US6133788A (en) * 1998-04-02 2000-10-17 Ericsson Inc. Hybrid Chireix/Doherty amplifiers and methods
US6285251B1 (en) * 1998-04-02 2001-09-04 Ericsson Inc. Amplification systems and methods using fixed and modulated power supply voltages and buck-boost control
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
JP3483132B2 (ja) * 1999-04-23 2004-01-06 シャープ株式会社 高周波半導体装置
US6376909B1 (en) * 1999-09-02 2002-04-23 Micron Technology, Inc. Mixed-mode stacked integrated circuit with power supply circuit part of the stack
US6344664B1 (en) * 1999-12-02 2002-02-05 Tera Connect Inc. Electro-optical transceiver system with controlled lateral leakage and method of making it
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US6472934B1 (en) * 2000-12-29 2002-10-29 Ericsson Inc. Triple class E Doherty amplifier topology for high efficiency signal transmitters
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
US6469581B1 (en) 2001-06-08 2002-10-22 Trw Inc. HEMT-HBT doherty microwave amplifier
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6548376B2 (en) * 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
US6931259B2 (en) * 2001-10-02 2005-08-16 Agilnet Technologies, Inc. Integrated circuit architecture for programmable wireless device
US6791417B2 (en) * 2002-01-28 2004-09-14 Cree Microwave, Inc. N-way RF power amplifier circuit with increased back-off capability and power added efficiency using selected phase lengths and output impedances
KR100553252B1 (ko) * 2002-02-01 2006-02-20 아바고테크놀로지스코리아 주식회사 휴대용 단말기의 전력 증폭 장치
JP3504250B2 (ja) * 2002-03-07 2004-03-08 沖電気工業株式会社 半導体素子の製造方法
US6933597B1 (en) * 2002-07-09 2005-08-23 National Semiconductor Corporation Spacer with passive components for use in multi-chip modules
KR100450744B1 (ko) * 2002-08-29 2004-10-01 학교법인 포항공과대학교 도허티 증폭기
US7110165B2 (en) * 2002-10-29 2006-09-19 Wavestream Wireless Technologies Power management for spatial power combiners
US6756681B1 (en) * 2002-12-23 2004-06-29 Nokia Corporation Radio frequency integrated circuit having increased substrate resistance enabling three dimensional interconnection with feedthroughs
JP4033794B2 (ja) * 2003-03-24 2008-01-16 株式会社エヌ・ティ・ティ・ドコモ 高効率線形電力増幅器
US6922102B2 (en) * 2003-03-28 2005-07-26 Andrew Corporation High efficiency amplifier
TWI226684B (en) * 2004-02-10 2005-01-11 Stack Devices Corp Stacked type semiconductor encapsulation device having protection mask

Also Published As

Publication number Publication date
US7638364B2 (en) 2009-12-29
US7132747B2 (en) 2006-11-07
US20050212078A1 (en) 2005-09-29
US20050212106A1 (en) 2005-09-29
US8067824B2 (en) 2011-11-29
KR20050095060A (ko) 2005-09-29
US20070170583A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
KR20050095060A (ko) 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
US7372151B1 (en) Ball grid array package and process for manufacturing same
US6803254B2 (en) Wire bonding method for a semiconductor package
US6486535B2 (en) Electronic package with surface-mountable device built therein
KR101622805B1 (ko) 다양한 ｉｃ 패키징 구성들을 가진 리드리스 어레이 플라스틱 패키지
US7763495B2 (en) Integrated circuit incorporating wire bond inductance
CN101211903B (zh) 射频模块封装结构及其形成方法
JP5205867B2 (ja) 半導体装置及びその製造方法
TWI413231B (zh) 射頻模組封裝
US8587123B2 (en) Multi-chip and multi-substrate reconstitution based packaging
JP2005252018A (ja) 樹脂封止型半導体装置およびリードフレームならびにその製造方法
JP2011040602A (ja) 電子装置およびその製造方法
KR100606295B1 (ko) 회로 모듈
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003037239A (ja) 半導体装置およびその製造方法
US20080293239A1 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
US7696055B2 (en) Method for manufacturing passive device and semiconductor package using thin metal piece
KR100280083B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지
CN101501842A (zh) 半导体封装及其制造方法
JP2006228897A (ja) 半導体装置
US7635642B2 (en) Integrated circuit package and method for producing it
KR100708038B1 (ko) 반도체칩의 실장 구조 및 그 방법
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JP2004228402A (ja) 半導体装置
KR100542672B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-3-3-R10-R15-oth-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-3-3-R10-R16-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

P16-X000 Ip right document amended

St.27 status event code: A-5-5-P10-P16-nap-X000

Q16-X000 A copy of ip right certificate issued

St.27 status event code: A-4-4-Q10-Q16-nap-X000

P15-X000 Request for amendment of ip right document rejected

St.27 status event code: A-5-5-P10-P15-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20220111

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20220111

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000