KR100546112B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100546112B1
KR100546112B1 KR1019990063571A KR19990063571A KR100546112B1 KR 100546112 B1 KR100546112 B1 KR 100546112B1 KR 1019990063571 A KR1019990063571 A KR 1019990063571A KR 19990063571 A KR19990063571 A KR 19990063571A KR 100546112 B1 KR100546112 B1 KR 100546112B1
Authority
KR
South Korea
Prior art keywords
charge storage
storage electrode
polysilicon layer
oxide film
contact plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990063571A
Other languages
English (en)
Other versions
KR20010061087A (ko
Inventor
김대영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990063571A priority Critical patent/KR100546112B1/ko
Publication of KR20010061087A publication Critical patent/KR20010061087A/ko
Application granted granted Critical
Publication of KR100546112B1 publication Critical patent/KR100546112B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 질화막을 하드마스크로하여 비트라인들을 형성하고, 그 측벽에 스페이서를 형성한 후에 전하저장전극 콘택 플러그를 비트라인 사이에 형성하고, 전면에 산화막-질화막-전하저장전극 산화막-다결정실리콘층을 도포하고 전하저장전극 마스크로 상기 적층막들을 패턴닝하여 전하저장전극 콘택 플러그를 노출시키는 홈을 형성하고, 다시 다결정실리콘층을 도포하고 여분의 다결정실리콘층을 CMP 방법으로 식각하여 전하저장전극을 정의하였으므로, 전하저장전극 형성 공정이 간단하고 공정여유도가 증가되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 제조방법{Manufacturing method of semiconductor device}
도 1a 내지 도 1g는 본 발명에 따른 반도체소자의 제조공정도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 층간절연막 12 : 비트라인
13 : 마스크 절연막 패턴 14 : 스페이서
15 : 전하저장전극 콘택 플러그 20 : 산화막
21 : 질화막 22 : 전하저장전극 산화막
23,25 : 다결정실리콘층 24 : 감광막 패턴
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 비트라인 형성후에 콘택 플러그를 형성하고, 산화막-질화막-전하저장전극 산화막-다결정실리콘층의 적층 상태에서 전하저장전극 콘택을 형성하여 자기정렬 방법으로 용이하게 전하저장전극을 형성할 수 있어 공정이 간단하고 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.
최근 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전 용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
이때 상기 캐패시터는 주로 다결정 실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오(oxide-nitride-oxide)막을 유전체로 사용하고 있다.
따라서 캐패시터의 정전용량(C)은 C=(ε0×εr×A)/T (여기서 ε0 은 진공 유전율(permitivity of vacuum), εr 은 유전막의 유전상수(dielectric constant), A는 캐패시터의 표면적, T는 유전막의 두께)로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.
그러나 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta2O5, TiO2 또는 SrTiO3등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압등과 같은 신뢰도 및 박막특성등이 확실하게 확인되어 있지 않아 실제 소자에 적용하기가 어렵고, 식각이나 공정재현성등이 떨어지며, 제조단가가 높은 단점이 있고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.
더욱이 캐패시터의 전하저장전극의 표면적을 증가시키기 위하여 다결정 실리콘층을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(Fin) 구조로 형 성하거나, 콘택의 상부에 실린더 형상의 전하저장전극을 형성하는 등의 방법을 사용하기도 한다.
그러나 상기와 같은 종래 기술에 따른 반도체 소자의 캐패시터 제조방법에서 핀형이나 실린더형 캐패시터는 캐패시터간의 미세브릿지 불량으로 인하여 공정수율을 저하시키고, 복잡한 공정에 비하여 정전용량의 증가가 작으며, 실린더형 캐패시터의 는 주안정 다결정실리콘층(meta-stable poly silicon)을 성장시켜 면적을 증가시키고 있으나 미세 브릿지 현상이 더욱 증가되고 미세화가 어려운 문제점이 있다.
또한 상기의 미세 브릿지를 해결하기 위하여 적층형 캐패시터가 다시 주목받고 있으나, 적층막들의 높이가 증가됨에 따라 두꺼운 막을 식각하는 공정이 용이하지 않고, 토폴로지에 의한 문제가 발생되는 등의 문제점이 있다.
또한 셀 효율을 증가시키기 위하여 비트라인당 셀수를 기존에 비해 2배 이상으로 설계를 가져가고 있어 셀 캐패시터의 정전용량은 더욱 증가되어야 하는데, 캐패시터의 사용 가능한 표면적은 감소되고 있어, 현재 사용되는 핀형이나 실린더형 캐패시터에서는 캐패시터의 높이를 증가시키고, 전하저장전극 사이의 간격을 감소시키며, 반구형실리콘(hemi spherical silicon grain; 이하 HSG라 칭함)을 사용하는 등의 방법으로 유효표면적을 증가시키고 있다.
상기와 같은 종래 기술에 따른 반도체 소자의 캐패시터는 전하저장전극 사이의 간격 감소로 인하여 이 부분에서의 디자인 룰이 여유가 없어져 인접한 전하저장전극 사이의 브릿지 불량 발생이 증가되고 있으며, 이러한 현상은 HSG를 사용하는 경우 더욱 증가되는 것으로 보고되고 있어 수율이 더욱 떨어진다.
또한 종래 기술의 다른 실시 예로서, 전하저장전극 산화막을 전하저장전극 마스크로 패턴닝하여 콘택 플러그가 노출되는 홈을 형성하고, 전면에 다결정실리콘층을 도포하여 전하저장전극으로 사용하는 방법이 있다.
종래 기술에 따른 반도체소자의 제조방법을 살펴보면 다음과 같다.
먼저, 반도체기판상에 소정의 하부 구조물, 예를들어 소자분리 산화막과 모스 전계효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor; 이하 MOS FET라 칭함) 를 형성한 후, 상기 구조의 전표면에 제1층간절연막을 형성한다.
그다음 상기 반도체기판에서 비트라인 콘택과 전하저장전극 콘택으로 예정되어있는 부분상의 제1층간절연막을 제거하여 콘택홀들을 형성하고, 상기 콘택홀을 통하여 반도체기판과 접촉되는 콘택 플러그들을 형성한 후 비트라인을 형성한다.
그후 상기 구조의 전표면에 제2층간절연막과 전하저장전극 산화막을 형성하고, 전하저장전극 마스크를 사용하여 상기 산화막과 제2층간절연막을 식각하여 콘택 플러그를 노출시킨 후, 전하저장전극을 형성한다.
상기와 같은 종래 기술에 따른 반도체소자의 제조방법은 공정이 복잡하고 자기정렬에 의한 공정이면서도 공정 난이도가 높아 공정수율 및 소자동작의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기와 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 비트 라인 형성후 산화막-질화막-전하저장전극 산화막-다결정실리콘층을 적층하고 이를 전하저장전극 마스크로 패턴닝하여 홈을 형성한 후에 전하저장전극을 형성하여 공정이 용이하며 간단해져 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조방법의 특징은,
반도체기판 상에 형성된 층간절연막상에 마스크 절연막 패턴을 하드 마스크로 하여 비트라인을 형성하는 공정과,
상기 비트라인과 마스크 절연막 패턴의 측벽에 절연 스페이서를 형성하는 공정과,
상기 비트라인들의 사이에 전하저장전극 콘택 플러그를 형성하는 공정과,
상기 구조의 전표면에 산화막-질화막-전하저장전극 산화막-다결정실리콘층을 순차적으로 도포하는 공정과,
상기 다결정실리콘층상에 전하저장전극 마스크인 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴에 의해 노출되어있는 다결정실리콘층에서 산화막까지 제거하여 상기 전하저장전극 콘택 플러그를 노출시킨 후, 상기 감광막 패턴을 제거하는 공정과,
상기 구조의 전표면에 다결정실리콘층을 도포하는 공정과,
상기 전하저장전극 산화막 상부의 다결정실리콘층을 제거하여 다결정실리콘층 패턴으로된 전하저장전극을 형성하는 공정을 구비함에 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1g는 본 발명에 따른 반도체소자의 제조 공정도이다.
먼저, 도시되어있지는 않으나, 반도체기판 상에 소자분리산화막을 형성하여 활성영역을 정의하고, MOSFET를 형성한 후, 비트라인 콘택 플러그와 하부 전하저장전극 콘택 플러그를 구비하는 층간절연막(10)을 형성한다.
그다음 상기 층간절연막(10)상에 질화막 재질의 하드 마스크인 마스크 절연막 패턴(13)과 중첩되어있는 비트라인(12)을 W 등의 재질로 형성하고, 상기 패턴들의 측벽에 질화막 스페이서(14)를 형성한 후, 상기 비트라인(12)들의 사이에 상부전하저장전극 콘택 플러그(15)를 다결정실리콘재질로 구비하도록 형성한다.
상기 콘택 플러그(15) 형성 공정은 질화막 스페이서(14) 형성 후에 전면에 다결정실리콘층을 도포하고, 마스크 절연막 패턴(13)을 식각 정지층으로하여 화학-기계적 연마(CMP) 방법으로 다결정실리콘층의 상부를 제거하여 분리시키고, 사진식각 방법으로 전하저장전극과 접촉되는 부분만 남도록 한다.
다른 방법으로는 질화막 스페이서(14) 형성 후에 전면에 산화막을 형성하고, 전하저장전극 콘택 플러그를 형성할 부분을 패턴닝하여 제거한 후에, 전면에 다결정실리콘층을 도포하고, CMP 방법으로 연마하여 비트라인을 경계로 고립시켜 산화막에 둘러싸인 전하저장전극 콘택 플러그를 형성할 수도 있다. (도 1a 참조).
그후, 상기 구조의 전표면에 산화막(20)과 질화막(21)을 순차적으로 형성한 후, (도 1b 참조), 다시 상대적으로 두꺼운 희생산화막인 전하저장전극 산화막(22)과 다결정실리콘층(23)을 순차적으로 형성하고, 상기 다결정실리콘층(23)상에 전하저장전극 마스크용 감광막 패턴(24)을 형성한다. 여기서 상기 전하저장전극 산화막(22)은 PSG 나 PE-TEOS막으로 형성한다. (도 1c 참조).
그다음 상기 감광막 패턴(24)에 의해 노출되어있는 다결정실리콘층(24)에서 질화막(21)까지 식각하여 산화막(20)을 노출시킨 후, 상기 감광막 패턴(24)의 남아 있는 부분을 제거한다. 그러나 상기 남아 있는 감광막 패턴(24)은 후에 산화막(20) 제거 후에 제거할 수도 있다. (도 1d 참조).
그후, 상기 다결정실리콘층(24)을 마스크로 노출된 산화막(20)을 제거하여 전하저장전극 콘택 플러그(15)를 노출시키고, (도 1e 참조), 상기 구조의 전표면에 다결정실리콘층(25)을 형성한다. (도 1f 참조).
그다음 상기 전하저장전극 산화막(22) 상의 다결정실리콘층(25),(24)을 CMP 방법으로 제거하여 다결정실리콘층(25) 패턴으로된 전하저장전극을 형성한다. (도 1g 참조).
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은 질화막을 하드마스크로하여 비트라인들을 형성하고, 그 측벽에 스페이서를 형성한 후에 전하저장전극 콘택 플러그를 비트라인 사이에 형성하고, 전면에 산화막-질화막-전하저장전극 산화막-다결정실리콘층을 도포하고 전하저장전극 마스크로 상기 적층막 들을 패턴닝하여 전하저장전극 콘택 플러그를 노출시키는 홈을 형성하고, 다시 다결정실리콘층을 도포하고 여분의 다결정실리콘층을 CMP 방법으로 식각하여 전하저장전극을 정의하였으므로, 전하저장전극 형성 공정이 간단하고 공정여유도가 증가되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (9)

  1. 반도체기판상에 형성된 층간절연막상에 마스크 절연막 패턴을 하드 마스크로하여 비트라인을 형성하는 공정과,
    상기 비트라인과 마스크 절연막 패턴의 측벽에 절연 스페이서를 형성하는 공정과,
    상기 비트라인들의 사이에 전하저장전극 콘택 플러그를 형성하는 공정과,
    상기 구조의 전표면에 산화막-질화막-전하저장전극 산화막-다결정실리콘층을 순차적으로 도포하는 공정과,
    상기 다결정실리콘층상에 전하저장전극 마스크인 감광막 패턴을 형성하는 공정과,
    상기 감광막 패턴에 의해 노출되어있는 다결정실리콘층에서 산화막까지 제거하여 상기 전하저장전극 콘택 플러그를 노출시킨 후, 상기 감광막 패턴을 제거하는 공정과,
    상기 구조의 전표면에 다결정실리콘층을 도포하는 공정과,
    상기 전하저장전극 산화막 상부의 다결정실리콘층을 제거하여 다결정실리콘층 패턴으로된 전하저장전극을 형성하는 공정을 구비하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서, 상기 마스크 절연막을 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서, 상기 비트라인을 W 재질로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서, 상기 스페이서를 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서, 상기 전하저장전극 콘택 플러그를 다결정실리콘재질로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 1 항에 있어서, 상기 전하저장전극 콘택 플러그를 스페이서 형성 후에 전면에 다결정실리콘층을 도포하고, 마스크 절연막 패턴을 식각 정지층으로하여 CMP 방법으로 다결정실리콘층의 상부를 제거하여 분리시키고, 사진식각 방법으로 전하저장전극과 접촉되는 부분만 남도록 하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 1 항에 있어서, 상기 전하저장전극 콘택 플러그를 스페이서 형성 후에 전면에 산화막을 형성하고, 전하저장전극 콘택 플러그를 형성할 부분을 패턴닝하여 제거한 후에, 전면에 다결정실리콘층을 도포하고, CMP 방법으로 연마하여 비트라인을 경계로 고립시켜 산화막에 둘러싸인 전하저장전극 콘택 플러그를 형성하는 것 을 특징으로 하는 반도체소자의 제조방법.
  8. 제 1 항에 있어서, 상기 전하저장전극 산화막은 희생 산화막으로서 PSG 나 PE-TEOS막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  9. 제 1 항에 있어서, 상기 전하저장전극 산화막 상의 다결정실리콘층을 CMP 방법으로 제거하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1019990063571A 1999-12-28 1999-12-28 반도체소자의 제조방법 Expired - Fee Related KR100546112B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063571A KR100546112B1 (ko) 1999-12-28 1999-12-28 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063571A KR100546112B1 (ko) 1999-12-28 1999-12-28 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010061087A KR20010061087A (ko) 2001-07-07
KR100546112B1 true KR100546112B1 (ko) 2006-01-24

Family

ID=19630896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063571A Expired - Fee Related KR100546112B1 (ko) 1999-12-28 1999-12-28 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100546112B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910868B1 (ko) * 2002-12-26 2009-08-06 주식회사 하이닉스반도체 반도체소자 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004825A (ko) * 1992-08-25 1994-03-16 문정환 디램(DRAM) 셀(Cell) 제조방법
KR19980020386A (ko) * 1996-09-09 1998-06-25 김주용 반도체소자의 캐패시터 형성방법
JPH1145983A (ja) * 1997-05-06 1999-02-16 Natl Sci Council 化学的機械研磨法を利用したｄｒａｍキャパシタの製造法
KR19990084959A (ko) * 1998-05-12 1999-12-06 윤종용 도전 패드 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004825A (ko) * 1992-08-25 1994-03-16 문정환 디램(DRAM) 셀(Cell) 제조방법
KR19980020386A (ko) * 1996-09-09 1998-06-25 김주용 반도체소자의 캐패시터 형성방법
JPH1145983A (ja) * 1997-05-06 1999-02-16 Natl Sci Council 化学的機械研磨法を利用したｄｒａｍキャパシタの製造法
KR19990084959A (ko) * 1998-05-12 1999-12-06 윤종용 도전 패드 형성 방법

Also Published As

Publication number Publication date
KR20010061087A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
US5677221A (en) Method of manufacture DRAM capacitor with reduced layout area
KR100327123B1 (ko) 디램셀캐패시터의제조방법
KR20040078828A (ko) 반도체소자의 캐패시터 형성방법
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR100282431B1 (ko) 반도체 소자의 커패시터 및 그 형성방법
KR100305024B1 (ko) 반도체소자의 제조방법
KR100764336B1 (ko) 반도체소자의 저장전극 및 그 제조방법
KR100583640B1 (ko) 디램 셀 커패시터의 제조 방법_
KR20010061087A (ko) 반도체소자의 제조방법
KR20010059014A (ko) 반도체소자의 제조방법
KR100546162B1 (ko) 반도체소자의 제조방법
KR100341248B1 (ko) 반도체소자의 저장전극 형성방법
KR100609558B1 (ko) 반도체소자의 캐패시터 제조방법
KR960013644B1 (ko) 캐패시터 제조방법
KR100232205B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR20000042489A (ko) 반도체소자의 저장전극 형성방법
KR100390846B1 (ko) 반도체 소자 제조방법
KR0146238B1 (ko) 반도체 소자의 전하보존전극 제조방법
KR100213211B1 (ko) 고집적 메모리장치의 제조방법
KR0154152B1 (ko) 반도체소자의 스택 캐패시터 제조방법
KR20000045447A (ko) 반도체소자의 캐패시터 제조방법
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법
KR20040002277A (ko) 반도체소자의 저장전극 형성방법
KR20020043959A (ko) 반도체소자의 캐패시터 제조방법
KR20020002005A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120119

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120119

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000