KR100609647B1 - 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법 - Google Patents

Abstract

본 발명은 제1이미징 단계, 제1에칭단계, 전도층형성단계, 제2이미징 단계, 제2에칭단계, 제3이미징단계, 니켈/금 도금단계, 제3에칭단계, 솔더레지스트 도포단계, 라우팅 단계로 구성되는 본 출원인의 기 출원된 발명(특허 제2004-0079346호)에 있어서, 상기 제3이미징단계에서 니켈/금도금 될 부분을 외부로 노출시키기 위한 감광성 물질의 이미지 경계면이 전도층을 외부로 노출시키기 위한 드라이필름의 이미지 경계면 바깥쪽으로 덮이는 것을 특징으로 하는 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법에 관한 것으로, 와이어본딩용 전기 도금을 위한 도금패턴을 별도로 형성하지 않고, 필요한 패턴에만 니켈/금도금하여 불필요한 도금패턴으로 인한 전기적 잡음을 감소시킨 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법에 관한 것으로서 제3이미지 공정의 디자인으로 금도금에서 회로가 단락되는 문제점을 해결하였다.

드라이필름, 본딩핑거, 니켈/금 도금층, 회로패턴, 감광성 물질

Description

이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법{The fabrication method for BOC substrate having non-plate pattern by double image process}

도 1은 종래의 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 흐름도이다.

도 2a 내지 도 2f는 종래의 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 단면도이다.

도 3은 종래의 반도체 패키지용 인쇄회로기판의 제조과정에 의해 회로 패턴이 형성된 상태를 나타내는 인쇄회로기판의 평면도이다.

도 4는 본 발명에 의한 기판의 제조과정을 나타내는 흐름도이다.

도 5a 내지 도 5i는 본 발명에 의한 기판의 형성과정을 나타내는 단면도이다.

도 6은 본 발명에 의한 인쇄회로기판의 완성된 상태를 나타내는 평면도이다.

<도면의 주요부분에 대한 부호의 설명>

11, 21 : 기판                   12, 22 : 동

13, 23, 26 : 드라이필름         14, 24 : 회로패턴

15, 29 : 솔더레지스트           16, 27 : 본딩핑거

17, 28 : 솔더볼패드             25 : 전도층

18 : 도금용 리드선 20, 30 : 슬롯

31 : 감광성 물질

본 발명은 반도체 패키지 기판의 제조방법에 관한 것으로, 상세하게는 와이어본딩용 전기도금을 위한 도금패턴을 별도로 형성하지 않고, 필요한 패턴에만 니켈/금도금하여 불필요한 도금패턴으로 인한 전기적 잡음을 감소시킨 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법에 관한 것으로서 제3이미징 공정의 디자인으로 금도금에서 회로가 단락되는 문제점을 해결하였다.

일반적으로 종래의 인쇄회로기판 제조방법은 도 1 내지 도 3에 도시되어 있는바와 같이, 이미징 단계에서 양면에 동(12)이 입혀진 기판(11)의 양면 상에 드라이필름(13)을 도포하고, 도 2b와 같이 회로패턴 및 도금용 리드선이 형성될 부분을 제외한 부분의 동(12)을 외부로 노출시킨다.

그 후, 에칭단계에서는 도 2c와 같이 상기 외부로 노출된 동(12)을 제거하고, 스트립 단계에서는 도 2d와 같이 회로패턴 및 도금용 리드선을 덮고 있는 드라이필름(13)을 제거하여 원하는 패턴을 얻는다.

또한, 솔더마스킹단계에서는 도 2e와 같이 전면을 솔더레지스트로 도포한 후 금도금 영역을 열어 놓는다.

다음으로, 니켈/금도금 단계에서는 도 2f와 같이 솔더레지스트(15)가 덮여지지 않은 본딩핑거(16) 및 솔더볼패드(17), 그리고 도금선(18) 상에 전기 도금을 수행하여 니켈/금도금층(16, 17) 을 형성시킨다.

마지막으로 도 3과 같이 슬롯(20)을 가공하여 인쇄회로기판을 완성시킨다.

상기와 같이 종래에는 인쇄회로기판 상에 단일 이미징 공정에 의해 회로패턴과 본딩핑거를 함께 형성시키고, 상기 본딩핑거 상에 니켈/금도금을 하기 위한 금도금선이 필요하였고, 제2차에칭 후 도금하게 되면 현상된 드라이필름 주위에 전도층이 외부로부터 열려있어서 금도금되어 회로가 단락되는 문제점이 있었다.

상기의 문제점을 해결하기 위해 안출된 본 발명은 무도금 패턴을 갖는 BOC(Board On Chip) 기판 제조에 있어서 제2차에칭 후 도금하게 되면 현상된 드라이필름 주위에 전도층이 외부로부터 열려있어서 금도금되어 회로가 단락되는 것을 방지하기 위하여 제3차 이미지 공정단계에서 금속표면을 중첩하여 금도금되는 현상 을 원천적으로 방지하는 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법을 제공하는데 목적이 있다.

상기의 목적으로 구성되는 본 발명은 도 4 내지 도 6과 같이 동(22)이 양면으로 부착된 기판(21)의 양면에 드라이필름(23)을 압착하여 회로가 형성될 부분 이외의 동(22)을 외부로 노출시키는 제1이미징 단계(S410)와, 상기 외부로 노출된 동(22)을 제거하는 제1에칭 단계(S420)와, 상기 제1에칭한 기판(21)의 양면에 화학 동 도금 또는 전도층(25)으로 증착하는 전도층 형성단계(S430)와, 상기 박막을 형성한 후 액상 또는 드라이필름(26)을 이용하여 본딩핑거(27)와 솔더볼패드(28)가 형성될 부분의 증착된 전도층(25)을 외부로 노출시키는 제2이미징 단계(S440)와, 상기 전도층(25)을 제거하는 제2에칭단계(S450)와, 상기 제2에칭한 기판(21)의 양면에 감광성 물질(31)을 이용하여　니켈/금도금 될 부분인 본딩핑거(27) 및 솔더볼패드(28) 부분을 외부로 노출시키는 제3이미징 단계(S460)와, 상기 노출된 본딩핑거(27) 및 솔더볼패드(28)에 전기도금을 수행하여 니켈/금도금층을 형성시키는 니켈/금도금단계(S470)와, 상기 감광성 물질(31)인 드라이필름(26)을 제거하고, 니켈/금도금되지 않은 패턴 부분의 전도층(25)을 제거하는 제3에칭단계(S480)와, 상기 본딩핑거(27)와 솔더볼패드(28)를 제외한 영역에 솔더레지스트(29)를 도포하여 회로를 외부로부터 절연시키는 솔더레지스트 도포단계(S490)와, 상기 기판(21)의 외형 및 슬롯을 가공 형성하는 라우팅 단계(S500)에 있어서, 상기 제3이미징 단계(S460)에서 니켈/금도금 될 부분을 외부로 노출시키기 위한 감광성 물질(31)의 이미지 경계면은 상기 제2이미징 단계(S440)의 전도층(25)을 외부로 노출시키기 위한 드라이필름(26)의 이미지 경계면 바깥쪽으로 덮이는 것을 특징으로 하는 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법을 제공한다.

이하, 본 발명에 의한 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법을 도면에 도시한 실시 예를 참고하여 상세히 설명하면 다음과 같다.

도 4는 본 발명에 의한 기판의 제조과정을 나타내는 흐름도이고, 도 5a 내지 도 5i는 본 발명에 의한 기판의 형성과정을 나타내는 단면도이다.

상기 제1이미징 단계(S410)는 도 5a 및 도 5b에 도시한 바와 같이, 양면에 동(22)이 입혀진 기판(21)의 양면에 드라이필름(23)을 압착하고, 노광 및 현상을 통해 회로가 형성될 부분 이외의 동(22)만을 외부로 노출시키고,

상기 제1에칭 단계(S420)는 도 5c 및 도 5d에 도시한 바와 같이, 상기 제1이미징 단계(S410)에서 외부로 노출된 동(22)을 제거하여 회로패턴(24)을 형성한다.

상기 전도층 형성 단계(S430)는 도 5e에 도시한 바와같이 동도금 또는 증착에 의하여 박막을 형성하고, 일시적인 니켈/금도금을 위한 전도층(25)을 형성한다.

상기 제2이미징 단계(S440) 에서는 도 5f에 도시한 바와 같이, 양면에 드라이필름(26)을 재 압착한 뒤, 노광 및 현상을 통해 니켈/금도금 될 부분의 전도층(25)을 외부로 노출시키며,

상기 제2에칭 단계(S450)는 상기 외부로 노출된 전도층(25)을 제거한다.

상기 제3이미징 단계(S460)는 상기 전도층(25)이 제거된 기판(22)의 양면에 감광성 물질(31)을 도포하고, 상기 감광성 물질(31)을 이용하여 니켈/금도금될 부분을 노광 및 현상을 통해 외부로 노출시킨다.

상기 니켈/금도금 단계(S470)는 도 5g에 도시한 바와 같이, 상기 외부로 노출된 본딩핑거(27)와 솔더볼패드(28)가 형성될 부분의 동(22) 표면에 전기적으로 니켈/금도금을 수행하여, 니켈/금도금층(27, 28)을 형성하고, 상기 니켈/금도금층은 본딩핑거(27)와 솔더볼패드(28)의 상부 및 측면까지 형성되는 것을 특징으로 한다.

이때, 상기 제3이미징 단계(S460)에서 니켈/금도금 될 부분을 외부로 노출시키기 위한 감광성 물질(31)의 이미지 경계면은 상기 제2이미징 단계(S440)에서 전도층(25)을 외부로 노출시키기 위해 압착한 제2이미징의 드라이필름(26)을 포함하여 도포하도록 하여, 상기 드라이필름(26) 이미지 경계면 보다 바깥쪽으로 형성되는 것을 특징으로 한다.

상기 제3에칭 단계(S480)는 도 5h에 도시한 바와 같이, 상기 감광성 물질(31)인 드라이필름(26)을 박리한 후 박막의 전도층(25)이 여전히 남아있는 패턴영역으로부터 전도층(25)을 완전히 제거한다.

상기 솔더레지스트 도포단계(S490)에서는 솔더레지스트(29)를 인쇄하여 노광 후, 상기 본드핑거(27)와 솔더볼패드(28)를 제외한 모든 영역에 상기 솔더레지스트(29)를 도포하여 회로를 외부로부터 절연시킨다.

상기 라우팅 단계(S500)는 기판(21)의 외형 및 슬롯(30)을 가공하여 완제품을 형성한다.

상기와 같이 본 발명은 도금선(18) 없이도 전기적인 방법으로 금도금이 가능하여 별도의 도금선을 형성할 필요가 없는 효과가 있다.

이상은 본 발명의 실시 예를 설명한 것이지만 본 발명은 상기의 실시 예에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재된 청구범위의 범위 내에서 다양한 수정 및 변형이 가능하다.

상기와 같이 구성되는 본 발명은 양면에 동이 덮인 기판상에 제1이미징 및 에칭에 의해 패턴을 먼저 형성하고 제3이미징으로 전기도금에 의해 본딩핑거와 솔더볼패드에 니켈/금도금하면서, 니켈/금도금되지 않은 전도층을 제거하여, 도금용 리드선 없이도 필요한 패턴만을 형성하도록 함으로써 디자인의 완벽성과 높은 신뢰성으로 와이어 본딩이 가능하고, BOC/FBGA((Board On Chip/Fine pitch Ball Grid Array)의 구조적인 슬롯 가공시 버를 근본적으로 제거한 효과가 있다.

Claims (4)

1. 동이 양면으로 부착된 기판의 양면에 드라이필름을 압착하여 본딩핑거가 형성될 부분 이외의 동을 외부로 노출시키는 제1이미징 단계와;

   상기 외부로 노출된 동을 제거하여 회로를 형성하는 제1에칭 단계와;

   상기 제1에칭한 기판의 양면에 화학 동 도금 또는 전도층으로 증착하여 박막을 형성한 후 액상 또는 드라이필름을 재 압착하여 노광 및 현상을 통해 니켈/금도금 될 부분의 전도층(25)을 외부로 노출시키는 제2이미징 단계와;

   상기 전도층을 제거하는 제2에칭 단계와;

   상기 전도층을 제거한 기판의 양면에 감광성 물질을 이용하여 니켈/금도금 될 부분인 본딩핑거 및 솔더볼패드 부분을 외부로 노출시키는 제3이미징 단계와;

   상기 노출된 본딩핑거 및 솔더볼패드에 전기도금을 수행하여 니켈/금도금층을 형성시키는 니켈/금도금 단계와;

   상기 감광성 물질인 드라이필름을 제거하고, 니켈/금도금되지 않은 패턴 부분의 전도층을 제거하는 제3에칭 단계와;

   상기 본드핑거와 솔더볼패드를 제외한 영역에 솔더레지스트를 도포하여 회로를 외부로부터 절연시키는 솔더레지스트 도포단계와;

   상기 기판의 외형 및 슬롯을 가공 형성하는 라우팅 단계; 에 있어서,

   상기 제3이미징 단계의 감광성 물질의 이미지 경계면은 상기 제2이미징 단계의 드라이필름의 이미지 경계면 보다 바깥쪽으로 덮이는 것을 특징으로 하는 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법.
2. 제1항에 있어서,

   상기 제2이미징 단계의 박막은 전도층을 형성하는 것을 특징으로 하는 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법.
3. 제1항에 있어서,

   상기 제1이미징, 제2이미징, 제3이미징 단계의 외부 노출은 노광 및 현상을 이용하는 것을 특징으로 하는 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법.
4. 제1항에 있어서,

   상기 니켈/금도금 단계의 니켈/금도금층은 상기 본딩핑거의 상부 및 측면에 형성되는 것을 특징으로 하는 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨 기판의 제조방법.

Images