KR100623332B1 - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100623332B1
KR100623332B1 KR1020000037275A KR20000037275A KR100623332B1 KR 100623332 B1 KR100623332 B1 KR 100623332B1 KR 1020000037275 A KR1020000037275 A KR 1020000037275A KR 20000037275 A KR20000037275 A KR 20000037275A KR 100623332 B1 KR100623332 B1 KR 100623332B1
Authority
KR
South Korea
Prior art keywords
film
copper
layer
fsg
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020000037275A
Other languages
English (en)
Other versions
KR20020002911A (ko
Inventor
이병주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020000037275A priority Critical patent/KR100623332B1/ko
Publication of KR20020002911A publication Critical patent/KR20020002911A/ko
Application granted granted Critical
Publication of KR100623332B1 publication Critical patent/KR100623332B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6924—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H10P70/234—Cleaning during device manufacture during, before or after processing of insulating materials the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 이중 데머신(Damascene) 공정을 이용하여 반도체소자의 금속배선을 형성하는 방법에 관한 것으로, ILD층에 비아 및 트랜치를 형성하고, ILD층 중에서 FSG막의 표면을 질화처리하여, 방습 및 구리이온의 확산을 방지하는 역할을 하는 장벽층으로서의 질화막을 형성한다. 본 발명은 질화막을 형성시켜 구리원자의 확산을 막는 베리어 특성을 높이고, FSG막의 흡습을 방지할 수 있기 때문에, 흡습 방지를 위하여 신속히 후속공정을 진행할 필요가 없고 또한 흡습으로 인하여 소자의 성능(RC 시간지연)과 신뢰성(EM,SM)이 저하되는 것을 방지할 수 있다.
금속배선, 구리배선, 데머신, 전자 빔, 질화막, ILD, FSG

Description

반도체소자의 금속배선 형성방법{Method for forming metal line of semiconductor device}
도 1a 및 도 1b는 본 발명에 있어서 ILD층에 비아 홀과 트렌치를 동시에 형성하는 공정을 나타낸 단면도이다.
도 2는 도 1b의 일부 표면을 질화시키는 공정을 나타낸 단면도이다.
도 3은 도 2의 구조물 상부전면에 장벽층을 형성하는 공정을 나타낸 단면도이다.
도 4 및 도 5는 도 3의 장벽층 위에 금속 플러그 및 배선을 형성하는 공정을 나타낸 단면도이다.
도 6은 금속 플러그 및 배선의 형성 후 확산 방지층을 형성한 것을 나타낸 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
10: 반도체기판 11: 절연막
13: 하부 FSG막 14: SiN막
15: 상부 FSG막 17: 질화막
18: TaN막 19: 구리층
20: 캡핑층
본 발명은 반도체소자의 금속배선에 관한 것으로, 특히 이중 데머신(Damascene) 공정을 이용하여 반도체소자의 금속배선을 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자의 고집적화, 고속화를 실현하기 위하여 배선공정에서는 RC 시간지연을 감소시켜야 하며,금속 플러그의 스텝 커러리지와 매립특성을 향상시켜야 한다.
그런데, 종래에는 SiOF(silicon oxyfluoride, 이하 FSG라 칭함)막과 구리배선을 사용하였는데, 이 FSG막(k~3.5)을 층간절연(inter layer dielectric, 이하 ILD라 칭함)층으로 사용하는 경우, 비아(via)가 형성된 FSG막에 습기가 흡수되어 비아저항이 증가하는 문제점이 발생하며, 비아 단락(fail)의 직접적인 원인이 되기도 하였다. 또한, 구리 플러그의 형성전에 미리 증착하는 장벽메탈(barrier matal)층의 스텝 커버리지가 좋지 않을 경우에도 장벽 특성이 나빠져서 비아 저항을 증가시키며, 비아 단락을 일이키기도 한다. 그 밖에, RC 시간지연이 증가하여 반도체소자의 동작속도가 느려지고, 제품의 신뢰성이 떨어지며, 구리배선 사이에 누설전류 가 증가하고, 수율이 감소하는 문제점을 유발한다.
따라서, FSG막과 구리배선을 사용하여 금속배선공정을 완성하려면, FSG막의 방습과 구리 플러그의 장벽특성 및 매립특성을 향상시키기 위한 기술이 요구되고 있다.
따라서, 본 발명은 이와 같은 종래의 문제점을 해결하기 위해 안출한 것으로서, FSG막의 방습과 구리 플러그의 장벽특성 및 매립특성을 향상시킬 수 있는 반도체소자의 금속배선을 형성하는 방법을 제공함을 목적으로 한다.
본 발명의 다른 목적은 FSG막의 표면을 질화처리하여, 방습 및 구리이온의 확산을 방지하는 역할을 하는 장벽층을 형성하는 반도체소자의 금속배선을 형성하는 방법을 제공함을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명은 반도체기판 위에 형성된 ILD층에 비아 및 트랜치를 형성하는 단계; 탈가스 공정과 전자 빔 처리공정을 진행하여 상기 ILD층의 상부와 상기 비아 및 트랜치의 일부분에 질화막을 형성하는 단계; 고주파 스퍼터링에 의한 세정공정을 실시하는 단계; 접착층 및 베리어 역할을 하는 메탈층을 상기 질화막이 형성된 구조물 전면에 형성하는 단계; 상기 메탈층 위에 구리를 매립한 후, 구리 플러그 및 배선부분을 제외한 나머지 부분을 제거하여 평탄 화하는 단계; 및 상기 구리 플러그 및 배선부분이 형성된 구조물 전면에 캡핑층을 형성하는 단계로 구성되는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명하면 다음과 같다.
먼저, 도 1a 및 도 1b를 참조하면, 트랜지스터가 형성된 반도체기판(10) 위에 절연막(11)을 증착한 후, 절연막(11)의 소정부분에 하부 구리배선(12)을 형성한다. 그 다음, 하부 FSG막(13)과 SiN막(14) 그리고 상부 FSG막(15)을 PECVD 방법으로 순차적으로 증착하여 ILD층을 형성한다. 그 다음, 노광 및 식각 공정에 의하여 비아(14b)와 트랜치(16)를 동시에 형성한다. 즉, 비아(14b)가 형성될 부분(14a)에 SiN막(14)을 노광 및 식각공정에 의하여 제거하고, 상부 FSG막(15)을 증착한 다음, 트랜치 식각하면 비아(14b)와 트랜치(16)가 동시에 형성되는데, 이때 SiN막(14)은 식각정지층(etch stop layer) 역할을 한다.
그 다음, 도 2에 도시된 바와 같이, 웨이퍼를 300℃~500℃에서 약 100초 이내로 유지하여 탈가스(degas)시킨 후, 질소(N2)의 분위기에서 전자 빔(electron beam) 처리하여 하부 FSG막(13) 및 상부 FSG막(15)의 노출된 표면을 질화처리시킨다. 이때, 상부 FSG막(15)의 표면과 비아(14b) 및 트랜치(16)의 측벽이 질화되어, 질화막(17)이 형성된다. FSG막(15)을 질화처리하여 형성된 질화막(17)은 방습특성과 구리원자의 확산을 막는 베리어(barrier) 역할을 한다. 상기 전자 빔 처리공정의 경우 처리온도가 300℃~400℃이며, 처리시간이 10분 이내이다. 이는 다른 공정의 진행온도와 비슷한 수준이므로, 웨이퍼에 써멀 스트레스(thermal stress)에 의한 열충격을 유발하지 않는다.
그 다음, 고주파(RF) 스퍼터링에 의한 세정공정을 실시하여, 질화막(17) 및 하부 구리배선(12)의 표면을 세정한다. 그 다음, 도 3에 도시된 바와 같이, 상기 결과물 전면에 접착층 및 베리어 매탈층 역할을 하는 TaN막(18)을 스퍼터링 방법으로 300Å~1000Å의 두께로 증착한다. 여기서, 질화막(17)에 의하여 베리어 특성이 이미 강화되었기 때문에, 상기 TaN막(18)은 기존의 공정에 비하여 얇게 증착해도 무방하다. 그리고, 비아의 어스펙트 비가 클 경우에는 TaN막(18)의 스퍼터링 증착시에 스텝 커버리지를 향상시킬 수 있는 조준(collimated) 또는 IMP(Ionized Metal Plasma) 방식을 사용한다.
그 다음, 도 4에 도시된 바와 같이, 상기 TaN막(18) 위에 구리를 매립하여 구리층(19)을 형성한다. 이때, 구리의 매립방법으로는 무전해도금, 전해도금, 스퍼터링, CVD 방법이 모두 가능하다, 그러나, 매립특성 및 물성이 우수한 전도도금 방법이 바람직하다. 구리 전해도금을 이용할 경우에는 구리시드(seed)층을 100Å~1000Å의 두께로 상기 TaN막(18) 위에 미리 증착해야 한다.
그 다음, 도 5에 도시된 바와 같이, 구리 CMP 방법의 단독사용 또는 전해폴리싱과 CMP의 동시사용에 의하여 구리 플러그 및 배선부분(19a)을 제외한 나머지 부분을 제거하여, 구리층(19)을 평탄화한다.
그 다음, 도 6에 도시된 바와 같이, 구리 플러그 및 배선부분(19a)가 형성된 구조물 전면에 SiN으로 이루어진 캡핑(capping)층(20)을 증착하여, 구리배선을 완성한다. 이 캡핑층(20)은 구리원자가 상부 ILD(미도시)층으로 확산되는 것을 막기 위한 것이다.
이상에서 살펴 본 바와 같이, 본 발명은 금속배선을 형성하기 위하여 유전상수가 작은 FSG막과 비저항이 작은 구리배선을 사용하기 때문에, 금속배선의 RC 시간지연을 감소시켜 반도체소자의 성능을 향상시킬 수 있다.
또한, 본 발명은 FSG막을 전자 빔 처리하여 질화막을 형성시켜 구리원자의 확산을 막는 베리어 특성을 높이고, FSG막의 흡습을 방지할 수 있기 때문에, 흡습 방지를 위하여 신속히 후속공정을 진행할 필요가 없고 또한 흡습으로 인하여 소자의 성능(RC 시간지연)과 신뢰성(EM,SM)이 저하되는 것을 방지할 수 있다.
또한, 본 발명에 의하면, 상기 전자 빔 처리공정의 경우 처리온도가 300℃~400℃이며, 처리시간이 10분 이내이므로, 반도체소자에 써멀 스트레스를 포함한 열충격을 유발하지 않는다.
또한, 본 발명에 의하면, 상기 질화막에 의하여 베리어 특성이 이미 강화되었기 때문에, 상기 TaN막의 두께를 기존의 공정에 비하여 줄일 수 있다.

Claims (6)

  1. 반도체 기판 위에 하부 FSG막, SiN막 및 상부 FSG막이 순차 적층된 ILD층을 형성하는 단계;
    상기 ILD층에 비아 및 트랜치를 형성하는 단계;
    탈가스 공정과 전자 빔 처리공정을 진행하여 상기 ILD층의 상부와 상기 비아 및 트랜치의 일부분에 질화막을 형성하는 단계;
    고주파 스퍼터링에 의한 세정공정을 실시하는 단계;
    접착층 및 베리어 역할을 하는 TaN막을 상기 질화막이 형성된 구조물 전면에 형성하는 단계;
    상기 TaN막 위에 구리를 매립한 후, 구리 플러그 및 배선부분을 제외한 나머지 부분을 제거하여 평탄화하는 단계; 및
    상기 구리 플러그 및 배선부분이 형성된 구조물 전면에 캡핑층을 형성하는 단계로 구성되는 반도체소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 ILD층의 하부 FSG막, SiN막 및 상부 FSG막은 PECVD 방법으로 형성되는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 질화막은
    웨이퍼를 300℃~500℃에서 10분 이내로 유지하여 탈가스시킨 후 N2의 분위기에서 전자 빔 처리하여, 상기 ILD층 중에서 하부 FSG막 및 상부 FSG막의 노출된 표면을 질화시켜 형성되는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제1항에 있어서, 상기 TaN막은 스퍼터링 방법으로 300Å~1000Å의 두께로 증착하여 형성되는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제1항에 있어서, 상기 구리를 매립하는 공정은
    무전해도금, 전해도금, 스퍼터링, CVD 방법 중에서 선택된 하나이고, 구리 전해도금을 이할할 경우에는 구리시드층을 100Å~1000Å의 두께로 상기 메탈층 위에 미리 증착하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 제1항에 있어서, 상기 캡핑층은 SiN으로 이루어진 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1020000037275A 2000-06-30 2000-06-30 반도체소자의 금속배선 형성방법 Expired - Lifetime KR100623332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037275A KR100623332B1 (ko) 2000-06-30 2000-06-30 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037275A KR100623332B1 (ko) 2000-06-30 2000-06-30 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20020002911A KR20020002911A (ko) 2002-01-10
KR100623332B1 true KR100623332B1 (ko) 2006-09-11

Family

ID=19675509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037275A Expired - Lifetime KR100623332B1 (ko) 2000-06-30 2000-06-30 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100623332B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686662B2 (en) * 2002-05-21 2004-02-03 Agere Systems Inc. Semiconductor device barrier layer
KR101036159B1 (ko) * 2003-11-20 2011-05-23 매그나칩 반도체 유한회사 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
KR100861837B1 (ko) * 2006-12-28 2008-10-07 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
KR100929732B1 (ko) * 2007-12-24 2009-12-03 주식회사 동부하이텍 반도체 소자의 배선 제조방법

Also Published As

Publication number Publication date
KR20020002911A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
US6472231B1 (en) Dielectric layer with treated top surface forming an etch stop layer and method of making the same
US6429128B1 (en) Method of forming nitride capped Cu lines with reduced electromigration along the Cu/nitride interface
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US20010051420A1 (en) Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
KR100860133B1 (ko) 이온 주입에 의한 측벽 밀도의 국부적 증가
KR100332118B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6514844B1 (en) Sidewall treatment for low dielectric constant (low K) materials by ion implantation
KR100623332B1 (ko) 반도체소자의 금속배선 형성방법
KR20090074510A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US6897144B1 (en) Cu capping layer deposition with improved integrated circuit reliability
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100338102B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100854910B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100755524B1 (ko) 반도체 기판 상에 구리 배선을 형성하는 방법
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
KR100720401B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR101185853B1 (ko) 반도체 소자의 금속배선 형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100621228B1 (ko) 반도체 소자의 배선 및 배선연결부 제조방법
KR100678003B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100630536B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR20020090441A (ko) 반도체 소자의 구리배선 형성방법
KR101044007B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100642908B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20200701

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000