KR100682004B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100682004B1
KR100682004B1 KR20050024408A KR20050024408A KR100682004B1 KR 100682004 B1 KR100682004 B1 KR 100682004B1 KR 20050024408 A KR20050024408 A KR 20050024408A KR 20050024408 A KR20050024408 A KR 20050024408A KR 100682004 B1 KR100682004 B1 KR 100682004B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor chip
semiconductor device
lead frame
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR20050024408A
Other languages
English (en)
Other versions
KR20060044670A (ko
Inventor
이사오 오찌아이
Original Assignee
산요덴키가부시키가이샤
간또 산요 세미컨덕터즈 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤, 간또 산요 세미컨덕터즈 가부시끼가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060044670A publication Critical patent/KR20060044670A/ko
Application granted granted Critical
Publication of KR100682004B1 publication Critical patent/KR100682004B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B09—DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09B—DISPOSAL OF SOLID WASTE NOT OTHERWISE PROVIDED FOR
    • B09B3/00—Destroying solid waste or transforming solid waste into something useful or harmless
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F11/00—Treatment of sludge; Devices therefor
    • C02F11/02—Biological treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/20—Heating elements having extended surface area substantially in a two-dimensional [2D] plane, e.g. plate-heater
    • H05B3/34—Heating elements having extended surface area substantially in a two-dimensional [2D] plane, e.g. plate-heater flexible, e.g. heating nets or webs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K67/00—Rearing or breeding animals, not otherwise provided for; New or modified breeds of animals
    • A01K67/30—Rearing or breeding invertebrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B09—DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09B—DISPOSAL OF SOLID WASTE NOT OTHERWISE PROVIDED FOR
    • B09B2101/00—Type of solid waste
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F2210/00—Equipment of refuse receptacles
    • B65F2210/129—Deodorizing means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/879—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9226—Bond pads being integral with underlying chip-level interconnections with via interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/40—Bio-organic fraction processing; Production of fertilisers from the organic fraction of waste or refuse

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Hydrology & Water Resources (AREA)
  • Water Supply & Treatment (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 칩이 외부 접속 매체 위에 재치되어 이루어지는 반도체 장치의 외형 치수를 극히 축소시킴과 함께, 그 전기적 특성의 열화를 극히 억지한다. 본 발명의 반도체 장치는, 반도체 칩(10A)과, 복수의 리드 단자(21)를 갖는 리드 프레임(20)을 구비하며, 이하의 특징을 갖는다. 즉, 반도체 칩(10A)은, 그 표면에 형성된 복수의 패드 전극(11)과, 그 반도체 칩(10A)을 관통하는 적어도 하나의 비아홀(12)과, 비아홀(12)을 통하여 패드 전극(11)과 전기적으로 접속된 주상 전극(13)과, 주상 전극(13)과 전기적으로 접속된 돌기 전극(15)을 갖는다. 또한, 리드 프레임(20)의 복수의 리드 단자(21) 중 적어도 하나는 돌기 전극(15)과 접속 가능한 위치에 이를 때까지 연장하도록 하여 형성되어 돌기 전극(15)과 접속되어 있는 것을 특징으로 한다.
반도체 칩, 리드 단자, 리드 프레임, 패드 전극, 비아홀, 주상 전극, 돌기 전극

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제1 실시예에 따른 반도체 장치의 상면도.
도 2는 도 1의 반도체 장치의 개략 단면도.
도 3은 본 발명의 제2 실시예에 따른 반도체 장치의 상면도.
도 4는 도 3의 반도체 장치의 개략 단면도.
도 5는 종래예에 따른 반도체 장치의 개략 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10A : 반도체 칩
11 : 패드 전극
12 : 비아홀
13 : 주상 전극
15 : 돌기 전극
20 : 리드 프레임
21 : 리드 단자
[특허 문헌 1] 일본특허공개 평08-051179호 공보
본 발명은 반도체 장치에 관한 것으로, 특히, 반도체 칩이 외부 접속 매체 위에 재치되어 이루어지는 반도체 장치에 관한 것이다.
종래로부터, IC(Integrated Circuit) 등의 반도체 칩의 패키지 기술로서, 반도체 칩을 에폭시 수지 등의 밀봉재로 밀봉한 몰드 패키지 등이 알려져 있다. 이와 같은 패키지 기술에서는, 반도체 칩은 밀봉재에 의해 밀봉되기 전에 외부 접속 매체인 리드 프레임의 아일랜드부에 재치되고 리드 프레임의 리드 단자와 접속된다. 다음으로, 반도체 칩이 리드 프레임에 탑재되어 이루어지는 종래예에 따른 반도체 장치에 대하여, 도면을 참조하여 설명한다.
도 5는 반도체 칩이 리드 프레임에 탑재되어 이루어지는 종래예에 따른 반도체 장치의 개략 단면도이다. 도 5에 도시하는 바와 같이, 반도체 칩(40)(예를 들면, IC)의 제1 주면인 표면에 패드 전극(41)이 형성되어 있다. 이 반도체 칩(40)은 리드 프레임(50)의 아일랜드부(50isd) 위에 재치되어 있다. 여기서, 반도체 칩(40)의 제2 주면인 이면은 아일랜드부(50isd)와 접착되어 있다. 또한, 반도체 칩(40)의 패드 전극(41)은, 리드 프레임(50)의 리드 단자(51)와, 금 세선으로 이루어지는 본딩 와이어(52)를 통하여, 전기적으로 접속(즉, 본딩)되어 있다.
또한, 도시하지 않지만, 반도체 칩(40)이 재치된 리드 프레임(50)은, 예를 들면 에폭시 수지 등의 밀봉재에 의해 밀봉되어 있다.
또한, 관련된 기술 문헌으로서는, 예를 들면 상기한 특허 문헌 1을 들 수 있 다.
그러나, 상술한 반도체 장치에서는, 패드 전극(41)과 리드 단자(51)가 본딩 와이어(52)의 배선에 의해 접속되기 때문에, 반도체 장치의 외형 치수가 크게 된다고 하는 문제가 생겨 있었다.
또한, 본딩 와이어(52)는 세선으로서 형성되어 있기 때문에, 반도체 장치가 프린트 기판에 실장되었을 때, 동작 시의 온 저항이 높게 됨과 함께 발열이 크게 된다고 하는 문제가 있었다. 결과적으로, 반도체 장치의 전기적인 특성의 열화를 초래하고 있었다.
따라서, 본 발명은, 반도체 칩이 외부 접속 매체에 재치되어 이루어지는 반도체 장치를 극히 축소시킴과 함께, 그 전기적 특성의 열화를 극히 억지하는 것이다.
본 발명은 상술한 과제를 감안하여 이루어진 것으로, 반도체 칩과, 복수의 접속부를 갖는 외부 접속 매체를 구비하는 반도체 장치로서, 이하의 특징을 갖는 것이다. 즉, 반도체 칩은, 그 제1 주면에 형성된 복수의 패드 전극과, 그 반도체 칩을 관통하는 적어도 하나의 비아홀과, 비아홀을 통하여 패드 전극과 전기적으로 접속된 주상 전극과, 주상 전극과 전기적으로 접속된 돌기 전극을 갖고, 복수의 접속부 중 적어도 하나는 돌기 전극과 접속 가능한 위치에 이를 때까지 연장하도록 하여 형성되어 돌기 전극과 접속되어 있는 것을 특징으로 한다.
또한, 본 발명의 반도체 장치는, 상기 구성 외에, 반도체 칩의 제2 주면 위에 주상 전극과 접속된 배선층이 형성되고, 배선층 위에 돌기 전극이 형성되어 있는 것을 특징으로 한다. 또한, 돌기 전극은 주상 전극의 바로 위로부터 떨어져 형성되어 있는 것을 특징으로 한다. 혹은, 주상 전극 위에 돌기 전극이 형성되어 있는 것을 특징으로 한다.
또한, 본 발명의 반도체 장치는, 상기 구성에서, 외부 접속 매체가 리드 프레임이고, 상기 접속부가 리드 단자인 것을 특징으로 한다. 혹은, 외부 접속 매체가, 도전 패턴을 갖는 플렉시블 전극 시트이고, 접속부가, 상기 도전 패턴에 의해 상기 플렉시블 전극 시트에 형성되어 있는 것을 특징으로 한다.
또한, 본 발명의 반도체 장치는, 상기 구성에서, 복수의 접속부 중 적어도 하나가 복수의 패드 전극 중 적어도 하나와 와이어를 통하여 접속되어 있는 것을 특징으로 한다.
다음으로, 본 발명의 제1 실시예에 따른 반도체 장치에 대하여 도면을 참조하면서 설명한다. 도 1은 제1 실시예에 따른 반도체 장치의 상면도로서, 외부 접속 매체인 리드 프레임의 근방을 도시하고 있다. 또한, 도 2는 도 1의 반도체 장치의 한쪽 끝으로부터 다른 쪽 끝에 걸친 개략 단면도이다.
도 1에 도시하는 바와 같이, 예를 들면 IC와 같은 반도체 칩(10A)이, 외부 접속 매체인 리드 프레임(20) 위에 재치되어 있다. 이후, 특히 도시하지 않지만, 반도체 칩(10A)이 재치된 리드 프레임(20)은, 예를 들면 에폭시 수지 등의 밀봉재에 의해 밀봉되고, 이들에 의해 하나의 반도체 장치가 구성되어 있는 것이 바람직 하다.
또한, 도 1에서는 반도체 칩(10A)의 제1 주면인 표면으로부터 그 제2 주면인 이면측을 투과하여 도시하고 있다. 여기서, 반도체 칩(10A)의 표면에는 도시되지 않은 패드 전극(11)이 형성되어 있고, 반도체 칩(10A)의 이면에는 복수의 돌기 전극(15)이 형성되어 있다. 또한, 이 반도체 칩(10A)은 IC에 한정되지 않고, 예를 들면 수광 소자 등의 그 밖의 디바이스이어도 된다.
또한, 리드 프레임(20)은, 접속부인 복수의 리드 단자(21)로 구성되어 있다. 이들 리드 단자(21)는, 반도체 칩(10A)의 이면에 형성되어 있는 돌기 전극(15)과 각각 접속되는 위치에 연장되도록 하여 형성되어 있다. 또한, 각 리드 단자(21)는 상호 쇼트하지 않도록, 소정의 간격을 두고 상호 이격하여 형성되어 있다.
여기서, 상술한 반도체 장치의 단면을 보면, 도 2의 (a)의 개략 단면도에 도시하는 바와 같이, 반도체 칩(10A)의 표면에는 복수의 패드 전극(11)이 형성되어 있다. 그리고, 반도체 칩(10A)의 이면으로부터 각 패드 전극(11)에 걸쳐서 반도체 칩(10A)을 관통하는 비아홀(12)이 형성되어 있다. 또한, 반도체 칩(10A)의 이면 및 비아홀(12)의 측벽에는, 예를 들면 SiO2막이나 SiN막으로 이루어지는, 도시되지 않은 절연막이 형성되어 있다.
비아홀(12)의 바닥부에는 패드 전극(11)이 노출되어 있다. 이 비아홀(12)을 포함하는 반도체 칩(10A)의 이면 위에는, 패드 전극(11)과 전기적으로 접속된, 도시되지 않은 배리어층이 형성되어 있다. 이 배리어층은, 예를 들면 티탄나이트라 이드(TiN)로 이루어지는 금속층이다. 혹은, 배리어층은, 배리어층으로서 기능하는 것이면, 티탄나이트라이드(TiN) 이외의 금속으로 이루어지는 것이어도 된다. 예를 들면, 배리어층은 티탄텅스텐(TiW), 탄탈나이트라이드(TaN), 및 상기 금속의 화합물로 이루어지는 것이어도 된다.
또한, 배리어층 위에는 도시되지 않은 시드층이 형성되어 있다. 이 시드층은, 예를 들면 구리(Cu)로 이루어지고, 후술하는 주상 전극(13) 및 배선층(14)의 도금 성장을 위한 도금 전극이다. 그리고, 시드층 위에는, 예를 들면 구리(Cu)로 이루어지는 주상 전극(13) 및 배선층(14)이, 예를 들면 도금 성장에 의해 형성되어 있다. 여기서, 주상 전극(13)은 비아홀(12) 내에 형성되고, 도시되지 않은 배리어층 및 시드층을 개재하여 패드 전극(11)과 접속되어 있다. 배선층(14)은 주상 전극(13)과 접속하고, 반도체 칩(10A)의 이면 위에 형성되어 있다.
또한, 배선층(14)은 반도체 칩(10A)의 이면의 원하는 영역에 연장되도록 하고, 원하는 개수를 형성할 수 있다.
또한, 주상 전극(13) 및 배선층(14)은 구리(Cu)의 도금에 의해 형성되어 있지만, 이에 한정되지 않고, 다른 방법에 의해 형성되어도 된다. 예를 들면, 주상 전극(13) 및 배선층(14)은, 주석(Sn)을 도금 형성한 후, 또한 구리(Cu)의 도금 형성을 행함으로써 형성되어도 된다. 혹은, 주상 전극(13) 및 배선층(14)은 CVD법이나 MOCVD 법에 의해 구리(Cu) 등의 금속을 매립하는 방법에 의해 형성되어도 된다. 또한, 주상 전극(13) 및 배선층(14)은 알루미늄(Al) 등의 금속을 이용한 스퍼터법에 의해 형성되어도 된다.
그리고, 배선층(14) 위에는 돌기 전극(15)이 형성되어 있다. 여기서, 돌기 전극(15)은 배선층(14) 위 중, 주상 전극(13)의 형성 위치(즉, 비아홀(12)의 형성 위치)와 이격된 위치에 형성되어 있는 것이 바람직하다. 이 돌기 전극(15)은, 예를 들면 볼 형상의 땜납으로 이루어지는 전극으로서 형성되어 있다. 혹은, 돌기 전극(15)은, 땜납에 상관없이, 그 밖의 형상 및 재질로 이루어지는 것이어도 된다. 예를 들면, 돌기 전극(15)은 도금 형성된 전극이어도 된다. 또한, 이 돌기 전극(15)은 배선층(14) 위에 형성되기 때문에, 그 수나, 배선층(14) 위에 놓일 수 있는 형성 위치를 적절하게 선택하여 형성할 수 있다.
한편, 리드 프레임(20)은 그 복수의 리드 단자(21)가 돌기 전극(15) 위에 연장되도록 하여 형성되어 있다. 여기서, 리드 프레임(20)은, 예를 들면 구리(Cu) 혹은 구리(Cu) 합금 등으로 이루어지고, 그 리드 단자(21)의 배치는, 예를 들면 펀칭 형성에 의해 패턴 형성되어 있다. 혹은, 리드 프레임(20)은 상기 이외의 금속으로 이루어지는 것이어도 되고, 또한 에칭 가공 등의 펀칭 형성 이외의 방법에 의해 패턴 형성되어 있어도 된다.
또한, 도시하지 않지만, 리드 단자(21)의 돌기 전극(15)과 접속하지 않은 쪽의 단부는 반도체 칩(10A)의 제1 혹은 제2 변과 평행한 선 위를 따라 정렬되도록 하여 형성되어 있다. 그리고, 리드 프레임(20) 위에는, 반도체 칩(10A)의 이면이 리드 단자(21)와 대향하도록 하며, 그 반도체 칩(10A)의 각 돌기 전극(15)과 각 리드 단자(21)가 전기적으로 접속되어 있다. 그리고, 반도체 칩(10A)의 표면 및 리드 프레임(20) 위를 피복하도록 하여, 예를 들면 에폭시 수지 등의 도시되지 않은 밀봉재가 형성되어 있다.
즉, 본 실시예에 따른 반도체 장치는, 반도체 칩(10A)이 리드 프레임(20) 위에 재치되고, 또한 밀봉재에 의해 밀봉되어 이루어지는 것이다. 그리고, 이 반도체 장치는, 프린트 기판 위에 재치되고, 리드 단자(21)의 돌기 전극(15)과 접속하지 않은 쪽의 단부가 그 프린트 기판의 접속부와 접속된다.
상술한 바와 같이, 본 실시예에 따른 반도체 장치에서는, 반도체 칩(10A)의 패드 전극(11)과 리드 프레임(20)의 리드 단자(21)가, 종래예에서 볼 수 있었던 바와 같은 본딩 와이어(52)를 이용하는 일 없이, 비아홀(12)의 주상 전극(13) 및 돌기 전극(15)을 통하여 전기적으로 접속된다. 이러한 패드 전극(11)과 리드 단자(21)의 접속은, 본딩 와이어에 의한 경우에 비해, 반도체 장치의 외형 치수의 크기를 극히 축소하는 것이 가능하게 된다.
또한, 패드 전극(11)과 리드 단자(21)의 접속은, 본딩 와이어와 같은 세선에 비해 단면적이 크고 또한 길이가 짧은 주상 전극(13) 및 돌기 전극(15)을 통하여 행해진다. 이에 의해, 반도체 장치가 프린트 기판에 실장되었을 때 동작 시의 온 저항을 극히 낮게 억제하는 것이 가능하게 된다.
또한, 온 저항의 저하에 수반하여, 동작 시의 발열을 극히 낮게 억제하는 것이 가능하게 된다. 또한, 반도체 칩(10A)은 본딩 와이어를 통하지 않고서 리드 프레임(20)과 접하기 때문에, 리드 프레임(20)이 히트 싱크의 역할을 완수하여, 상기 동작 시의 발열이 생겼을 때 본딩 와이어를 통한 경우에 비해, 반도체 장치의 방열성을 향상시키는 것이 가능하게 된다. 결과적으로, 반도체 장치의 전기적인 특성 의 열화를 극히 억지할 수 있다.
또한, 도시하지 않지만, 리드 단자(21)의 돌기 전극(15)과 접속하지 않은 쪽의 단부는 반도체 장치의 제1 혹은 제2 변(즉, 반도체 칩(10A)의 제1 혹은 제2 변에 평행한 선 위)을 따라 정렬되도록 하여 형성되어 있다. 이에 의해, 프린트 기판의 패턴을, 반도체 장치의 제1 혹은 제2 변을 따르도록 하는 간이한 패턴으로 형성하는 것이 가능하게 된다. 또한, 미세한 반도체 칩(10A)을 취급하는 경우에도, 그 반도체 칩(10A)을, 리드 프레임(20)을 통하여, 비교적 넓은 도전 패턴을 갖는 프린트 기판에 대하여 실장하는 것이 가능하게 된다.
또한, 리드 프레임(20)의 리드 단자(21)를 돌기 전극(15)의 형성 위치에 연장되도록 하여 형성할 때, 이 형성 공정은, 예를 들면 금속의 펀칭 형성에 의해 행해지기 때문에, 프린트 기판을 복잡한 패턴으로 가공하는 공정에 비해, 용이하게 행할 수 있다. 이에 의해, 본딩 와이어를 이용한 종래의 반도체 장치에 비해, 반도체 장치의 제조 코스트가 저감된다.
또한, 상술한 제1 실시예에서는, 반도체 칩(10A)의 이면에 배선층(14)을 형성하고, 그 배선층(14) 위에 돌기 전극(15)을 형성하였지만, 본 발명은 이에 한정되지 않는다. 즉, 도 2의 (b)의 개략 단면도에 도시하는 바와 같이, 돌기 전극(15)은, 반도체 칩(10A)의 이면의 비아홀(12)에서 노출되는 주상 전극(13)의 상면에, 직접 형성되어 있어도 된다.
다음으로, 본 발명의 제2 실시예에 따른 반도체 장치에 대하여 도면을 참조하면서 설명한다. 도 3은 제2 실시예에 따른 반도체 장치의 상면도로서, 리드 프 레임(20)의 근방을 도시하고 있다. 또한, 도 4는 도 3의 반도체 장치의 한쪽 끝으로부터 다른 쪽 끝에 걸친 개략 단면도이다. 또한, 도 3 및 도 4에서는, 도 1 및 도 2에 도시한 제1 실시예에 따른 반도체 장치와 동일한 구성 요소에 대하여 동일한 부호를 붙이고 설명을 행하는 것으로 한다.
도 3에 도시하는 바와 같이, 예를 들면 IC와 같은 반도체 칩(10B)가 리드 프레임(20) 위에 재치되어 있다. 그리고, 특히 도시하지 않지만, 반도체 칩(10B)이 재치된 리드 프레임(20)은, 예를 들면 에폭시 수지 등의 밀봉재에 의해 밀봉되고, 이들에 의해 하나의 반도체 장치가 구성되어 있는 것이 바람직하다.
본 실시예에서의 반도체 칩(10B)의 구성은, 제1 실시예와는 달리, 도시되지 않은 복수의 패드 전극 중 1부의 패드 전극이 돌기 전극(15)을 통하지 않고 본딩 와이어(22)를 통하여 리드 단자(21W)와 접속되어 있다. 여기서, 본딩 와이어(22)를 통하여 그 패드 전극과 접속되는 리드 단자(21W)는 반드시 반도체 칩(10B)의 이면 위에 연장되도록 하여 형성될 필요는 없다. 그 밖의 반도체 칩(10B) 및 리드 프레임(20)의 구성은 제1 실시예와 마찬가지이다.
여기서, 상술한 반도체 장치의 단면을 보면, 도 4의 (a)의 개략 단면도에 도시하는 바와 같이, 반도체 칩(10B)의 표면에는 복수의 패드 전극(11, 11W)이 형성되어 있다. 그리고, 적어도 하나의 패드 전극(11)에 대응하는 반도체 칩(10B)의 이면 위의 위치에는 그 이면으로부터 그 패드 전극(11)에 걸쳐서 반도체 칩(10B)를 관통하는 비아홀(12)이 형성되어 있다. 또한, 비아홀(12)의 측벽 및 비아홀(12)의 근방의 반도체 칩(10B)의 이면에는 도시되지 않은 절연막이 형성되어 있다. 또한, 비아홀(12) 및 비아홀(12)의 근방에서, 제1 실시예와 마찬가지로, 도시되지 않은 배리어층, 도시되지 않은 시드층, 주상 전극(13), 배선층(14), 및 돌기 전극(15)이 형성되어 있다. 또한, 도 4의 (b)의 개략 단면도에 도시하는 바와 같이, 반도체 칩(10B)의 이면에 배선층(14)이 형성되지 않고, 반도체 칩(10B)의 이면의 비아홀(12)에서 노출되는 주상 전극(13)의 상면에, 돌기 전극(15)이 직접 형성되어 있어도 된다.
그리고, 비아홀(12)이 형성되어 있지 않은 위치에서의 패드 전극(11W)은 본딩 와이어(22)를 통하여 리드 단자(21W)와 접속되어 있다. 즉, 본 실시예에서는 패드 전극(11)이 주상 전극(13) 및 돌기 전극(15)을 통하여 리드 단자(21)와 접속되어 있음과 함께, 그 밖의 패드 전극(11W)이 본딩 와이어(22)를 통하여 리드 단자(21W)와 접속되어 있다. 이에 의해, 반도체 칩(10B)에서 비아홀(12)을 형성하는 데 부적당한 위치에서도, 패드 전극과 리드 단자의 접속을 행하는 것이 가능하게 된다.
또한, 상술한 제1 및 제2 실시예에 따른 반도체 장치는 반도체 칩의 이면에 돌기 전극(15)이 형성되어 있는 것으로 하였지만, 본 발명은 이에 한정되지 않는다. 즉, 도시하지 않지만, 리드 단자와 전기적으로 접속 가능한 것이면, 반도체 칩의 이면에 돌기 전극 이외의 전극부가 형성되어 있어도 된다. 예를 들면, LGA(Land Grid Array)형의 반도체 장치와 같이, 반도체 칩의 이면과 동일한 평면 위에서 평탄하게 노출되도록 하는 전극부가, 돌기 전극 대신에 형성되어 있어도 된다.
또한, 상술한 제1 및 제2 실시예에 따른 반도체 장치는, 반도체 칩을 관통하는 비아홀(12)에 매립된 주상 전극(13)을 통하여, 패드 전극(11)과 리드 단자(21)를 접속하였지만, 본 발명은 이에 한정되지 않는다.
즉, 도시하지 않지만, 반도체 칩 내에 매립 전극층이 형성되어 있고, 반도체 칩의 이면으로부터 해당 매립 전극층에 도달하는 비아홀이 형성되고, 해당 비아홀에 주상 전극이 형성되고, 해당 매립 전극층은 해당 주상 전극을 통하여(또한, 배선층, 돌기 전극을 통하여도 됨) 리드 단자와 접속되어 있어도 된다. 여기서, 반도체 칩의 표면에 패드 전극이 형성되어 있는 경우, 리드 단자 중 적어도 하나는 그 패드 전극 중 적어도 하나와 본딩 와이어를 통하여 접속되어 있어도 된다.
또한, 상술한 제1 및 제2 실시예에 따른 반도체 장치는, 외부 접속 매체로서 리드 프레임(20)이 이용되는 것으로 하였지만, 본 발명은 이에 한정되지 않는다. 즉, 리드 프레임(20)와 동등한 기능을 갖고, 마찬가지의 도전 패턴이 형성되어 있는 것이면, 리드 프레임(20) 이외의 외부 접속 매체가 이용되어도 되고, 또한 말하자면, 도전 패턴을 갖는 것이면, 프린트 기판이나 세라믹 기판 등이 외부 접속 매체로서 이용되어도 상관없다. 예를 들면, 리드 프레임(20) 대신에, 도전 패턴을 갖는 플렉시블 전극 시트(FPC ; Flexible Print Circuit)가 이용되어도 된다. 이 경우, 반도체 칩에 대한 접속부는 플렉시블 전극 시트 위에 도전 패턴으로서 형성된다.
또한, 리드 단자 중 공통되는 Vss 단자(접지 단자)끼리 혹은 공통되는 Vdd 단자(전원 단자)끼리가 접속된 상태로 되도록 리드 프레임을 펀칭 가공하여도 된 다. 이에 의해, 리드 프레임의 전기적 특성이나 강도를 높이는 것이 가능하게 된다.
본 발명에 따르면, 패드 전극과 리드 단자가 본딩 와이어의 배선에 의하지 않고서 접속되기 때문에, 본딩 와이어의 배선에 의해 접속되는 경우에 비해, 반도체 장치의 외형 치수를 극히 축소하는 것이 가능하게 된다.
또한, 본 발명에 따르면, 패드 전극과 리드 단자의 접속은, 본딩 와이어와 같은 세선에 비해 단면적이 넓고 또한 길이가 짧은 주상 전극 및 돌기 전극을 통하여 접속된다. 이에 의해, 반도체 장치가 프린트 기판에 실장되었을 때, 동작 시의 온 저항을 극히 낮게 억제하는 것이 가능하게 된다. 또한, 온 저항의 저하에 수반하여, 동작 시의 발열을 극히 낮게 억제하는 것이 가능하게 된다. 또한, 반도체 칩은 본딩 와이어를 통하지 않고서 리드 프레임과 접하기 때문에, 리드 프레임이 히트 싱크의 역할을 완수하여, 상기 동작 시의 발열이 생겼을 때, 본딩 와이어를 통한 경우에 비해, 반도체 장치의 방열성을 향상시키는 것이 가능하게 된다. 결과적으로, 반도체 장치의 전기적인 특성의 열화를 극히 억지할 수 있다.

Claims (12)

  1. 반도체 칩과, 복수의 접속부를 갖는 외부 접속 매체를 구비하는 반도체 장치로서,
    상기 반도체 칩은, 그 제1 주면에 형성된 복수의 패드 전극과, 그 반도체 칩을 관통하는 적어도 하나의 비아홀과, 상기 비아홀을 통하여 상기 패드 전극과 전기적으로 접속된 주상 전극과, 상기 주상 전극과 전기적으로 접속된 돌기 전극을 갖고,
    상기 복수의 접속부 중 적어도 하나는 상기 돌기 전극과 접속 가능한 위치에 이를 때까지 연장하도록 하여 형성되어 상기 돌기 전극과 접속되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 반도체 칩의 제2 주면 위에, 상기 주상 전극과 접속된 배선층이 형성되고, 상기 배선층 위에 상기 돌기 전극이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 돌기 전극은 상기 주상 전극의 바로 위로부터 떨어져 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 주상 전극 위에 상기 돌기 전극이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수의 접속부 중 적어도 하나가 상기 복수의 패드 전극 중 적어도 하나와 와이어를 통하여 접속되어 있는 것을 특징으로 하는 반도체 장치.
  6. 반도체 칩과, 복수의 접속부를 갖는 외부 접속 매체를 구비하는 반도체 장치로서,
    상기 반도체 칩의 이면에 형성된 복수의 전극부를 갖고,
    상기 복수의 접속부 중 적어도 하나는 상기 전극부와 접속 가능한 위치에 이를 때까지 연장하도록 형성되어 상기 전극부와 접속되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서,
    상기 반도체 칩의 이면 위에, 상기 전극부와 접속된 배선층이 형성되고,
    상기 배선층 위에 돌기 전극이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 돌기 전극은 상기 전극부의 바로 위로부터 떨어져 형성되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제6항에 있어서,
    상기 전극부 위에 돌기 전극이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 반도체 칩은 그 표면에 형성된 복수의 패드 전극을 갖고,
    상기 복수의 접속부 중 적어도 하나가 상기 복수의 패드 전극 중 적어도 하나와 와이어를 통하여 접속되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제1항 내지 제4항 또는 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 외부 접속 매체는 리드 프레임이고, 상기 접속부는 리드 단자인 것을 특징으로 하는 반도체 장치.
  12. 제1항 내지 제4항 또는 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 외부 접속 매체는, 도전 패턴을 갖는 플렉시블 전극 시트이고, 상기 접속부는 상기 도전 패턴에 의해 상기 플렉시블 전극 시트에 형성되어 있는 것을 특징으로 하는 반도체 장치.
KR20050024408A 2004-03-25 2005-03-24 반도체 장치 Expired - Fee Related KR100682004B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004088266A JP2005277114A (ja) 2004-03-25 2004-03-25 半導体装置
JPJP-P-2004-00088266 2004-03-25

Publications (2)

Publication Number Publication Date
KR20060044670A KR20060044670A (ko) 2006-05-16
KR100682004B1 true KR100682004B1 (ko) 2007-02-15

Family

ID=35053385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050024408A Expired - Fee Related KR100682004B1 (ko) 2004-03-25 2005-03-24 반도체 장치

Country Status (5)

Country Link
US (1) US7605475B2 (ko)
JP (1) JP2005277114A (ko)
KR (1) KR100682004B1 (ko)
CN (1) CN1681116A (ko)
TW (1) TWI323932B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014941B1 (ko) * 2008-10-29 2011-02-15 주식회사 케이이씨 반도체 장치 및 그 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
JP5529494B2 (ja) * 2009-10-26 2014-06-25 株式会社三井ハイテック リードフレーム
US10943854B2 (en) * 2016-11-28 2021-03-09 Kyocera Corporation Semiconductor package and semiconductor apparatus for use with high-frequency signals and improved heat dissipation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095402A (en) * 1990-10-02 1992-03-10 Rogers Corporation Internally decoupled integrated circuit package
JPH0851179A (ja) 1994-08-08 1996-02-20 Sanyo Electric Co Ltd 集積回路装置およびリードフレーム
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JPH10270623A (ja) * 1997-03-24 1998-10-09 Sumitomo Metal Mining Co Ltd ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
KR100370852B1 (ko) 1999-12-20 2003-02-05 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
KR100426330B1 (ko) * 2001-07-16 2004-04-08 삼성전자주식회사 지지 테이프를 이용한 초박형 반도체 패키지 소자
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
US6979904B2 (en) * 2002-04-19 2005-12-27 Micron Technology, Inc. Integrated circuit package having reduced interconnects
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014941B1 (ko) * 2008-10-29 2011-02-15 주식회사 케이이씨 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
TWI323932B (en) 2010-04-21
JP2005277114A (ja) 2005-10-06
CN1681116A (zh) 2005-10-12
KR20060044670A (ko) 2006-05-16
US7605475B2 (en) 2009-10-20
TW200605295A (en) 2006-02-01
US20050218526A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
JP4850392B2 (ja) 半導体装置の製造方法
KR100563887B1 (ko) 반도체 장치 및 그 제조 방법
CN101834166B (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
KR100673490B1 (ko) 반도체 장치 및 그 제조 방법
US7772698B2 (en) Package structure for integrated circuit device
KR20060041997A (ko) 반도체 장치 및 그 제조 방법
CN1288257A (zh) 半导体器件的芯片规模表面安装封装及其制造方法
US11310904B2 (en) Chip package and power module
JP4775007B2 (ja) 半導体装置及びその製造方法
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
JP4828261B2 (ja) 半導体装置及びその製造方法
KR100682004B1 (ko) 반도체 장치
US10699991B2 (en) Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same
US11063127B2 (en) Semiconductor element and semiconductor device provided with the same
KR100649878B1 (ko) 반도체 패키지
JP4282514B2 (ja) 半導体装置の製造方法
JP4829224B2 (ja) 表面実装のためのフロント接点の形成
JP5178028B2 (ja) 半導体装置の製造方法
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
EP4227992A2 (en) Semiconductor package with exposed electrical contacts
JP4845986B2 (ja) 半導体装置
JP2002280386A (ja) 半導体素子およびその製造方法、ならびに半導体装置およびそれを用いた電子機器
JP2000286271A (ja) 半導体装置
JP2008041892A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140207

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140207

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000