KR100683041B1 - 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 - Google Patents

다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 Download PDF

Info

Publication number
KR100683041B1
KR100683041B1 KR1020050052302A KR20050052302A KR100683041B1 KR 100683041 B1 KR100683041 B1 KR 100683041B1 KR 1020050052302 A KR1020050052302 A KR 1020050052302A KR 20050052302 A KR20050052302 A KR 20050052302A KR 100683041 B1 KR100683041 B1 KR 100683041B1
Authority
KR
South Korea
Prior art keywords
test
unit
dut
semiconductor device
duts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050052302A
Other languages
English (en)
Other versions
KR20060132143A (ko
Inventor
이상식
김선환
Original Assignee
주식회사 유니테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니테스트 filed Critical 주식회사 유니테스트
Priority to KR1020050052302A priority Critical patent/KR100683041B1/ko
Publication of KR20060132143A publication Critical patent/KR20060132143A/ko
Application granted granted Critical
Publication of KR100683041B1 publication Critical patent/KR100683041B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 다수의 테스트될 반도체 소자(DUT)를 동시에 테스트하는 반도체 소자 실장 테스트 장치로서, 전자 장치에서 테스트 대상 반도체 소자만을 제거한 시스템부와, 상기 제거된 부다수의 테스트될 반도체 소자(DUT)를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 전자 장치에서 테스트 대상 반도체 소자만을 제거한 시스템부; 상기 제거된 부분에 전기적으로 연결되고 상기 DUT와 동일한 반도체 소자 중에서 정상적으로 동작되는 기준 반도체 소자를 포함하고 상기 기준 반도체 소자와 상기 시스템부 사이에 송수신되는 동작 신호를 상기 DUT에 전송하도록 제어하는 제1 제어부를 포함하는 인터페이스부; 상기 제1 제어부에서 전송되는 상기 동작 신호를 수신하고 상기 수신한 동작 신호를 상기 다수의 DUT 중에서 대응되는 하나 이상의 DUT에 전송하며 상기 대응되는 하나 이상의 DUT에서 전송되는 신호를 기초로 상기 대응되는 하나 이상의 DUT의 동작을 평가하는 하나 이상의 제2 제어부를 포함하는 테스트부; 및 상기 다수의 DUT가 각각 장착되는 다수의 테스트 소켓을 포함하며 상기 테스트 소켓 각각은 대응되는 상기 하나 이상의 제2 제어부에서 전송되는 동작 신호를 수신하여 장착된 DUT에 전송하고 상기 장착된 DUT에서 전송되는 신호를 수신하여 상기 대응되는 하나 이상의 제2 제어부에 전송하는 것인 소켓부를 포함하는 것을 특징으로 하는 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 관한 것이다.
본 발명에 따르면, 하나의 시스템 보드에서 다수의 DUT를 동시에 테스트할 수 있어서 실장 테스트 비용 및 테스트 시간이 절약되고 종래의 핸들러 등과의 인터페이스가 가능하여 실장 테스트의 자동화가 용이하며 공간 활용도 측면이나 인력의 운영 면에서 유연성이 있으며 신규 제품의 실장 테스트에 신속하게 대응할 수 있다.
실장 테스트, 시스템 보드, 반도체 소자, 확장 블록, 전도성 탄성체, 버퍼, 그래픽 보드, 하드 디스크 드라이브

Description

다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체 소자 실장 테스트 장치{SEMICONDUCTOR DEVICE APPLICATION TEST APPARATUS CAPABLE OF TESTING MANY SEMICONDUCTOR DEVICES SIMULTANEOUSLY}
도 1a는 종래 기술에 따른 반도체 소자의 실장 환경을 나타내는 도면.
도 1b는 종래의 실장 테스트 장치의 구성도.
도 2는 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치의 블록도.
도 3a 내지 3b는 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치의 구현예를 나타내는 도면
<도면의 주요부분에 대한 부호의 설명>
110: 시스템 보드 120: 반도체 소자
130: 확장 블록 135: 접촉부
140: 인터페이스 보드 150: 테스트 소켓
160: DUT 210: 시스템부
220: 확장부 230: 인터페이스부
233: 기준 반도체 소자 235: 제1 제어부
250: 테스트부 254: 제2 제어부
270: 소켓부 275: 테스트 소켓
310: 시스템 보드 320: 확장 블록
330: 인터페이스 보드 333: 기준 반도체 소자
335: 제1 컨트롤러 337: 제1 커넥터
340: 제1 케이블 343: 제2 커넥터
346: 제3 커넥터 350: 테스트 보드
352: 제4 커넥터 354: 제2 컨트롤러
356: 제5 커넥터 360: 제2 케이블
363: 제6 커넥터 366: 제7 커넥터
370: 소켓 보드 372: 제8 커넥터
375: 테스트 소켓 390: DUT
본 발명은 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 관한 것으로, 더욱 구체적으로는 종래의 실장 테스트에 있어서 시스템 보드와 1:1로 대응되어 반도체 소자의 동작을 테스트함으로써 다수의 반도체 소자의 테스트시 테스트 비용이 증가하는 단점을 개선하여 다수의 인터페이스를 사용하여 다수의 반도체 소자를 실장 환경에서 동시에 테스트하는 것인 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 관한 것이다.
종래 반도체 소자의 테스트를 위해서는 ATE(automatic test equipment)를 사용하여 특정한 신호 패턴을 반도체 소자에 인가한 후 반도체 소자로부터 출력되는 신호를 분석함으로써 반도체 소자의 양호/불량 여부를 판단하였다.
그러나 이러한 ATE와 같은 테스트 장치는 가격이 비싸므로 각각의 반도체 소자를 테스트하는 비용이 높아지게 되어 가격 경쟁력을 약화시키며, 또한 반도체 소자가 실제로 설치되어 사용되는 환경이 아니라 별도의 실험 환경에서 테스트가 수행되기 때문에 실제 사용 환경에서의 각종 잡음 등에 대한 특성을 구현하지 못하여 테스트의 정확도가 떨어지게 되어 양호/불량 여부의 정확한 판단이 힘든 단점이 있다.
이러한 문제점을 개선하기 위하여 반도체 소자의 실제 사용 환경, 즉 실장 환경에서 실제로 반도체 소자를 전자 장치에 부착하여 테스트를 수행하는 실장 테스트를 채택하는 경우가 증가하고 있다. 예컨대, PC에 사용되는 DRAM 소자의 테스트를 수행하는 경우라면 실제로 DRAM 모듈을 PC 메인보드에 삽입하고 실제 환경에 따른 테스트 프로그램을 구동하여 구동이 정상적으로 이루어지면 이를 양호로 판단하고 구동이 비정상적으로 이루어지면 이를 불량으로 판단하는 것이다.
이러한 PC에 사용되는 실장 테스트 장치의 예는 예컨대 주식회사 실리콘테크에 의해서 2002년 1월 25일자로 출원된 "반도체 메모리 테스트 장치"라는 명칭의 특허출원번호 제10-2002-0004428호에 개시되어 있으며 또한 이러한 실장 테스트를 PC의 메인보드가 아닌 예컨대 하드 디스크 드라이브나 그래픽 보드, DVD 등의 실제 사용될 전자 장치에 장착하여 수행하는 예는 예컨대 본 출원인에 의해서 2004년 10월 1일자로 출원된 "반도체 소자 실장 테스트를 위한 소켓 인터페이스"라는 명칭의 특허출원번호 제10-2004-78152호 또는 본 출원인에 의해서 2004년 10월 1일자로 출원된 "실장 테스트를 위한 테스트 픽스쳐 및 이를 포함하는 반도체 소자 실장 테스터"라는 명칭의 특허출원번호 제10-2004-78153호에 개시되어 있다.
이러한 실장 테스트는 종래의 ATE를 사용한 테스트가 시간이 많이 소요되고 또한, 실제 환경에서의 불량 여부의 검출이 한계가 있는 단점을 개선하여 다양한 진단 프로그램을 사용하여 실제 환경에서 테스트를 수행할 수 있으므로 신제품이나 양산 제품의 불량 여부를 테스트하는데 주로 사용된다.
도 1a는 종래 기술에 따른 반도체 소자의 실장 환경을 나타내는 도면이다.
도시되듯이 시스템 보드(110) 상에 반도체 소자(120)가 장착된다. 시스템 보드(110)는 예컨대 머더보드나 그래픽 보드, 하드 디스크 드라이브, DVD 회로 기판 또는 휴대폰 회로 기판 등과 같은 실제 사용되는 전자 장치이며, 반도체 소자(120)는 시스템 보드(110) 상에 장착되는 DRAM 등의 메모리, 버퍼 메모리, 기타 ASIC 소자와 같은 반도체 칩이나 또는 이러한 반도체 칩으로 구성되는 반도체 모듈일 수 있다. 반도체 소자(120)는 예컨대 BGA(ball grid array)와 같은 형태로 시스템 보드(110)에 장착될 수 있다.
도 1b는 도 1a에 도시된 반도체 소자의 실장 환경을 사용하여 테스트를 수행하도록 변경된 실장 테스트 장치를 나타내는 도면이다.
도시되듯이, 시스템 보드(110) 상에 확장 블록(130)을 장착한다.
확장 블록(130)의 장착은 예컨대 반도체 소자(120)를 제거하고 시스템 보드 (110)의 반도체 소자의 장착에 대응되는 접촉부, 예컨대 패드(pad) 등에 확장 블록(130)의 접촉부(135b)를 연결하는 것에 의해서 수행된다. 확장 블록(130)은 시스템 보드(110)와 인터페이스 보드(140) 사이에 다른 전자 부품들로 인한 기구적인 간섭을 방지하기 위해서 일정한 공간을 확보해주는 역할을 한다. 확장 블록(130)의 접촉부(135a 내지 135b)는 예컨대 프로브 핀으로 구성될 수 있다.
또한, 확장 블록(130)의 윗부분 접촉부(135a)에는 인터페이스 보드(140)가 연결된다. 인터페이스 보드(140)는 또한 테스트 소켓(140)을 구비하여 DUT(160)를 장착할 수 있도록 구성되며, 테스트 소켓(150)과 인터페이스 보드(150)와 확장 블록(130)을 통하여 DUT(160)와 시스템 보드(110) 사이의 신호 송수신이 가능하여 DUT(160)의 실제 동작 여부를 테스트할 수 있다.
이러한 도 1b에 도시된 실장 테스트 장치는 비록 실장 환경에서 테스트를 수행할 수 있다는 장점이 있으나, 신제품이 개발되는 경우 신규 보드 또는 시스템을 구매하여 많은 비용을 투자하여 각종 기구물을 구성하여야 하고, 생산 라인에 수직으로 또는 수평으로 설치함에 따라서 공간을 많이 차지하게 되며, 또한 시스템 보드 하나에서 테스트될 수 있는 반도체 소자의 수가 제한되기 때문에, 즉 도 1b에 도시되듯이 1:1로 시스템 보드 하나당 하나의 반도체 소자를 실장 테스트할 수 있기 때문에 양산 제품의 실장 테스트에 적용하기 위해서는 다수의 시스템 보드를 사용하여 많은 인력을 투입하여 테스트를 수행하여야 하므로 테스트 비용이 상승하는 단점이 있다.
따라서 실장 테스트의 장점을 취하면서도 다수의 반도체 소자를 실장 환경에 서 동시에 테스트할 수 있는 반도체 소자 실장 테스트 장치의 필요성이 커지고 있다.
본 발명의 목적은 하나의 시스템 보드에서 다수의 DUT를 동시에 테스트할 수 있어서 실장 테스트 비용 및 테스트 시간이 절약되고 종래의 핸들러 등과의 인터페이스가 가능하여 실장 테스트의 자동화가 용이하며 공간 활용도 측면이나 인력의 운영 면에서 유연성이 있으며 신규 제품의 실장 테스트에 신속하게 대응할 수 있는 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치로서, 다수의 테스트될 반도체 소자(DUT)를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 전자 장치에서 테스트 대상 반도체 소자만을 제거한 시스템부; 상기 제거된 부분에 전기적으로 연결되고 상기 DUT와 동일한 반도체 소자 중에서 정상적으로 동작되는 기준 반도체 소자를 포함하고 상기 기준 반도체 소자와 상기 시스템부 사이에 송수신되는 동작 신호를 상기 DUT에 전송하도록 제어하는 제1 제어부를 포함하는 인터페이스부; 상기 제1 제어부에서 전송되는 상기 동작 신호를 수신하고 상기 수신한 동작 신호를 상기 다수의 DUT 중에서 대응되는 하나 이상의 DUT에 전송하며 상기 대응되는 하나 이상의 DUT에서 전송되는 신호를 기초로 상기 대응되는 하나 이상의 DUT의 동작을 평가하는 하나 이상의 제2 제어부를 포함하는 테스트부; 및 상기 다수의 DUT가 각각 장착되는 다수의 테스트 소켓을 포함하며 상기 테스트 소켓 각각은 대응되는 상기 하나 이상의 제2 제어부에서 전송되는 동작 신호를 수신하여 장착된 DUT에 전송하고 상기 장착된 DUT에서 전송되는 신호를 수신하여 상기 대응되는 하나 이상의 제2 제어부에 전송하는 것인 소켓부를 포함하는 것을 특징으로 하는 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치를 제공한다.
본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 시스템부와 인터페이스부 사이에 배치되어 상기 시스템부와 인터페이스부의 상기 기준 반도체 소자 사이의 동작 신호 송수신을 인터페이스하는 확장부를 더 포함하도록 구성할 수 있다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 DUT는 반도체 칩 또는 반도체 모듈인 것이 바람직하다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 인터페이스부와 상기 테스트부는 각각 대응되는 커넥터를 더 포함하는 것이고, 상기 인터페이스부와 상기 테스트부는 상기 대응되는 커넥터를 사용하여 직접적으로 연결되도록 구성할 수 있다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 인터페이스부와 상기 테스트부는 각각 전기적 연결을 위한 커넥터를 더 포함하는 것이고, 양 끝부분에 상기 인터페이스부의 커넥터와 상기 테스트부의 커넥터에 각각 연결되도록 구성된 커넥터를 포함하는 고주파 케이블을 사용하여 상기 인터페이스부와 상기 테스트부가 전기적으로 연결되도록 구성할 수 있다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 테스트부와 상기 소켓부는 각각 대응되는 다수의 커넥터를 더 포함하는 것이고, 상기 테스트부와 상기 소켓부는 상기 대응되는 다수의 커넥터를 사용하여 직접적으로 연결되도록 구성할 수 있다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 테스트부와 상기 소켓부는 각각 전기적 연결을 위한 다수의 커넥터를 더 포함하는 것이고, 양 끝부분에 상기 테스트부의 커넥터와 상기 소켓부의 커넥터에 각각 연결되도록 구성된 커넥터를 포함하는 다수의 고주파 케이블을 사용하여 상기 테스트부와 상기 소켓부가 전기적으로 연결되도록 구성할 수 있다.
또한 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서, 상기 확장부는 전도성 탄성체를 사용하여 구현될 수 있다.
이하, 본 발명의 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치를 도면을 참조로 하여 보다 구체적으로 설명한다.
도 2는 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치의 블록도이다.
도시되듯이, 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치는 시스템부(210)와, 인터페이스부(230)와, 테스트부(250)와, 소켓부(270)를 포함한다. 또한 확장부(220)를 더 포함하도록 구성할 수 있다.
시스템부(210)는 예컨대 머더보드나 그래픽 보드, 하드 디스크 드라이브, 휴대폰 회로 기판 등의 실제 동작이 가능한 전자 장치에서 테스트 대상 반도체 소자만을 제거한 전자 장치이다. 따라서 시스템부(210)는 해당 반도체 소자가 전기적으로 연결된다면 정상적으로 동작이 가능하다.
인터페이스부(230)는 기준 반도체 소자(233)와, 제1 제어부(235)를 포함한다.
기준 반도체 소자(233)는 DUT와 동일한 반도체 소자로서 정상적으로 동작하는 것으로 확인된 반도체 소자이다. 기준 반도체 소자(233)는 시스템부(210)에서 테스트 대상 반도체 소자가 제거된 부분과 전기적으로 연결됨으로써 시스템부(210)가 정상적으로 동작하도록 한다.
제1 제어부(235)는 기준 반도체 소자(233)와 시스템부(210) 사이에 송수신되는 동작 신호를 DUT에 전송하도록 제어한다. 동작 신호는 예컨대 읽기(read) 또는 쓰기(wirte) 명령과 같은 동작 신호를 포함한다.
테스트부(250)는 하나 이상의 제2 제어부(254a 또는 254b)를 포함한다. 제2 제어부(254a)의 개수는 DUT의 개수에 따라 설계시 변경될 수 있다. 예컨대 제2 제어부 하나가 8개의 DUT의 동작을 테스트한다고 가정하면, 256개의 DUT의 동작을 동시에 테스트하려면 테스트부(250)는 32개의 제2 제어부를 포함할 것이다.
제2 제어부(254a 또는 254b)는 제1 제어부(235)에서 전송되는 동작 신호를 수신하고 이를 다수의 DUT 중에서 대응되는 하나 이상의 DUT에 전송한다. 예컨대 제2 제어부 하나가 8개의 DUT에 동작 신호를 전송하도록 구성할 수 있으며, 또는 16개의 DUT에 동작 신호를 전송하도록 구성할 수도 있다. 이러한 대응되는 DUT의 개수는 설계시 제2 제어부(254a 또는 254b)의 정상적인 동작에 영향을 주지 않는 범위 내에서 유연하게 결정될 수 있다.
또한 제2 제어부(254a 또는 254b)는 대응되는 하나 이상의 DUT에서 전송되는 신호를 기초로 대응되는 하나 이상의 DUT의 동작을 평가한다. 예컨대 버퍼 메모리와 같은 반도체 소자를 테스트하는 경우라면 읽기 동작 또는 쓰기 동작이 정상적으로 이루어지는 지 여부를 평가할 수 있다. 또는 ASIC의 경우라면 처리된 신호를 제1 제어부(235)로부터 송신된 동작 신호와 비교하여 동작을 평가할 수 있을 것이다.
소켓부(270)는 다수의 테스트 소켓(275a 내지 275b)을 포함한다.
테스트 소켓(275a 및 275b) 각각은 동시에 테스트되는 DUT의 개수에 따라서 구비되며, 각각 하나의 DUT를 장착할 수 있다. 테스트 소켓(275a 내지 275b)은 대응되는 제2 제어부(254a 또는 254b)에서 전송되는 동작 신호를 수신하여 장착된 DUT에 전송하고, 장착된 DUT에서 전송되는 신호를 수신하여 대응되는 제2 제어부(254a 또는 254b)에 전송하는 인터페이스이다.
또한 확장부(220)는 시스템부(210)와 인터페이스부(230) 사이에 위치하여 제1 인터페이스부(230)의 기준 반도체 소자(233)와 시스템부(210) 사이의 신호 송수신을 인터페이스한다. 이는 기구적인 간섭을 피하기 위하여 추가적으로 구성될 수 있는 부분이다.
도 3a는 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치의 구현예를 나타내는 도면이다.
도시되듯이 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치는 시스템 보드(310)와, 확장 블록(320)과, 인터페이스 보드(330)와, 고주파 케이블(340, 360a 내지 360b)과, 테스트 보드(350)와, 소켓 보드(370)를 포함한다.
도 3a에서 시스템 보드(310)와, 확장 블록(320)과, 인터페이스 보드(330)와, 테스트 보드(350)와, 소켓 보드(370)는 도 2의 시스템부(210)와, 확장부(220)와, 인터페이스부(230)와, 테스트부(280)와, 소켓부(270)에 각각 해당된다.
시스템 보드(310)는 예컨대 인쇄 회로 기판(PCB)의 형태 또는 테스트 대상 반도체 소자를 제거하고 확장 블록(320)을 장착한 하드 디스크 드라이브 등의 전자 장치 형태로 구현될 수 있다. 또한 시스템 보드(310)는 수직으로 세워서 장착될 수 있다. 시스템 보드(310)를 수직으로 세워서 장착하는 이유는 특히 시스템 보드의 면적이 큰 경우 시스템 보드로 인한 공간적인 낭비를 피하기 위함이다.
확장 블록(320)은 시스템 보드(310)와 인터페이스 보드(330) 사이의 신호 송수신을 위한 인터페이스이다. 확장 블록(320)은 종래와 마찬가지로 시스템 보드(310) 상에서 테스트 대상 반도체 소자가 장착되는 부분에 연결된다. 예컨대 하드 디스크 드라이브가 시스템 보드이고 하드 디스크 드라이브의 버퍼 메모리를 실장 테스트하는 경우라면 하드 디스크의 버퍼 메모리를 제거한 패드 부분에 확장 블록(320)을 납땜 등의 방법으로 연결한다. 또는 확장 블록(320)은 전도성을 가지는 탄성체를 사용하는 것이 가능하다.
이러한 확장 블록(320)은 시스템 보드(310)와 인터페이스 보드(330) 사이에 공간을 확보하여, 예컨대 시스템 보드(310) 상에 장착되는 다른 부품들과의 기구적 간섭을 방지한다. 이러한 기구적인 간섭의 여지가 없는 경우라면 확장 블록(320)을 사용하지 않아도 무방하다.
인터페이스 보드(330)는 기준 반도체 소자(333)와 제1 컨트롤러(335)와 제1 커넥터(337)를 포함한다.
기준 반도체 소자(333)는 DUT(390a 내지 390b)와 동일한 소자로서 양품으로 판정된 소자이다. 예컨대 하드 디스크 드라이브가 시스템 보드이고 하드 디스크 드라이브의 버퍼 메모리를 실장 테스트하는 경우라면 하드 디스크의 버퍼 메모리로서 테스트 결과 정상적으로 동작하는 버퍼 메모리를 기준 반도체 소자(333)로 선택하고 이를 인터페이스 보드(330)에 장착한다. 이러한 기준 반도체 소자(333)를 인터페이스 보드(330)에 장착하고 이 기준 반도체 소자(333)가 확장 블록(320)을 통하여 시스템 보드(310)에 연결됨으로써 시스템 보드(310)는 반도체 소자를 제거하고 확장 블록(320)을 연결하기 전과 동일한 환경에서 동작이 가능하다.
제1 컨트롤러(335)는 기준 반도체 소자(333)와 시스템 보드(310) 사이에 송수신되는 동작 신호를 DUT(390a 내지 390b)에 전송하도록 제어한다. 제1 컨트롤러(335)는 반도체 칩의 형태로 구현되어 인터페이스 보드(330)에 장착될 수 있다.
제1 커넥터(337)는 제1 컨트롤러(335)로부터 전송되는 동작 신호를 테스트 보드(350)로 전송하기 위한 전기적 연결을 수행한다.
제1 케이블(340)은 양 끝부분에 인터페이스 보드(330)와의 연결을 위한 제2 커넥터(343)와 테스트 보드(350)와의 연결을 위한 제3 커넥터(346)를 포함한다.
제1 케이블(340)은 예컨대 고주파 케이블을 사용하여 고속 신호의 전송에 있어서 신호 무결성(signal integrity)을 보장할 수 있도록 한다.
테스트 보드(350)는 제4 커넥터(352)와, 하나 이상의 제2 컨트롤러(354a 내지 354b)와, 다수의 제5 커넥터(356a 내지 356b)를 포함한다.
제4 커넥터(352)는 제3 커넥터(346)에 대응되어 연결된다.
제2 컨트롤러(354a 내지 354b)는 제1 컨트롤러(335)에서 전송되는 동작 신호를 수신하고 이를 다수의 DUT(390a 내지 390b) 중에서 대응되는 하나 이상의 DUT에 전송한다.
제5 커넥터(356a 내지 356b)는 제2 컨트롤러(354a 내지 354b)에 대응되어 다수가 배치된다. 예컨대 제2 컨트롤러(254a)에 대해서는 제5 커넥터(356a)를 포함하는 다수의 제5 커넥터가 배치된다. 예컨대 제2 제어부 하나가 8개의 DUT에 동작 신호를 전송하도록 구성된다면 도시되지는 않았지만 제2 컨트롤러(254a)에는 제5 커넥터(356a)를 포함하여 8개의 제5 커넥터가 연결되도록 배치될 것이다.
다수의 제2 케이블(360a 내지 360b)은 양 끝부분에 다수의 제6 커넥터(363a 또는 363b)와 다수의 제7 커넥터(366a 또는 366b)를 포함한다. 다수의 제6 커넥터(363a 또는 363b)는 다수의 제5 커넥터(356a 내지 356b)와 대응되어 연결되며, 다수의 제7 커넥터(366a 또는 366b)는 소켓 보드(370)의 다수의 제8 커넥터(372a 내지 372b)와 대응되어 연결된다. 제2 케이블(360a 내지 360b)의 개수는 상기 제5 커넥터(356a 내지 356b)의 개수와 대응될 것이다.
소켓 보드(370)는 다수의 테스트 소켓(375a 내지 375b)과, 다수의 제8 커넥 터(372a 내지 372b)를 포함한다.
다수의 제8 커넥터(372a 내지 372b)는 다수의 제7 커넥터(366a 또는 366b)에 대응되어 각각 연결된다.
테스트 소켓(375a 내지 375b)은 DUT를 장착하도록 구성되며 다수의 제8 커넥터(372a 내지 372b) 중에서 대응되는 제8 커넥터와 연결되어 DUT에 동작 신호를 인가하거나 DUT로부터 전송되는 신호를 테스트부(350)에 전송하도록 구성된다.
도 3b는 본 발명에 따른 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치의 다른 구현예를 나타내는 도면이다.
도시되듯이 도 3a의 제1 케이블(340) 구성이 삭제되고 인터페이스 보드(330)와 테스트 보드(350)가 제1 커넥터(337)와 제4 커넥터(352)를 대응되도록 구성하여 직접 연결하고 있다. 이러한 구성을 통하여 신호 연결 접점의 수를 줄임으로서 고속 동작 특성을 개선할 수 있다.
또한, 도시되지는 않았지만 제2 케이블(360a 내지 360b)을 사용하지 않고 테스트 보드(350)와 소켓 보드(370)를 대응되는 커넥터 즉 제8 커넥터(372a 내지 372b)와 제5 커넥터(356a 내지 356b)를 사용하여 직접 연결하는 구성도 가능하다.
비록 본 발명이 구성이 구체적으로 설명되었지만 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 보호 범위가 이들에 의해 제한되는 것은 아니며, 본 발명의 보호 범위는 청구범위의 기재를 통하여 정하여진다.
이상 설명한 바와 같이, 본 발명에 따르면 하나의 시스템 보드에서 다수의 DUT를 동시에 테스트할 수 있어서 실장 테스트 비용 및 테스트 시간이 절약되고 종래의 핸들러 등과의 인터페이스가 가능하여 실장 테스트의 자동화가 용이하며 공간 활용도 측면이나 인력의 운영 면에서 유연성이 있으며 신규 제품의 실장 테스트에 신속하게 대응할 수 있다.

Claims (8)

  1. 다수의 테스트될 반도체 소자(DUT)를 동시에 테스트하는 반도체 소자 실장 테스트 장치에 있어서,
    전자 장치에서 테스트 대상 반도체 소자만을 제거한 시스템부;
    상기 제거된 부분에 전기적으로 연결되고 상기 DUT와 동일한 반도체 소자 중에서 정상적으로 동작되는 기준 반도체 소자를 포함하고 상기 기준 반도체 소자와 상기 시스템부 사이에 송수신되는 동작 신호를 상기 DUT에 전송하도록 제어하는 제1 제어부를 포함하는 인터페이스부;
    상기 제1 제어부에서 전송되는 상기 동작 신호를 수신하고 상기 수신한 동작 신호를 상기 다수의 DUT 중에서 대응되는 하나 이상의 DUT에 전송하며 상기 대응되는 하나 이상의 DUT에서 전송되는 신호를 기초로 상기 대응되는 하나 이상의 DUT의 동작을 평가하는 하나 이상의 제2 제어부를 포함하는 테스트부; 및
    상기 다수의 DUT가 각각 장착되는 다수의 테스트 소켓을 포함하며 상기 테스트 소켓 각각은 대응되는 상기 하나 이상의 제2 제어부에서 전송되는 동작 신호를 수신하여 장착된 DUT에 전송하고 상기 장착된 DUT에서 전송되는 신호를 수신하여 상기 대응되는 하나 이상의 제2 제어부에 전송하는 것인 소켓부
    를 포함하는 것을 특징으로 하는 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치.
  2. 제1항에 있어서,
    상기 시스템부와 인터페이스부 사이에 배치되어 상기 시스템부와 인터페이스부의 상기 기준 반도체 소자 사이의 동작 신호 송수신을 인터페이스하는 확장부를 더 포함하는 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치.
  3. 제1항에 있어서,
    상기 DUT는 반도체 칩 또는 반도체 모듈인 것인 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치.
  4. 제1항에 있어서,
    상기 인터페이스부와 상기 테스트부는 각각 대응되는 커넥터를 더 포함하는 것이고,
    상기 인터페이스부와 상기 테스트부는 상기 대응되는 커넥터를 사용하여 직접적으로 연결되는 것인 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치.
  5. 제1항에 있어서,
    상기 인터페이스부와 상기 테스트부는 각각 전기적 연결을 위한 커넥터를 더 포함하는 것이고,
    양 끝부분에 상기 인터페이스부의 커넥터와 상기 테스트부의 커넥터에 각각 연결되도록 구성된 커넥터를 포함하는 고주파 케이블을 사용하여 상기 인터페이스부와 상기 테스트부가 전기적으로 연결되는 것인 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치.
  6. 제1항에 있어서,
    상기 테스트부와 상기 소켓부는 각각 대응되는 다수의 커넥터를 더 포함하는 것이고,
    상기 테스트부와 상기 소켓부는 상기 대응되는 다수의 커넥터를 사용하여 직접적으로 연결되는 것인 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치.
  7. 제1항에 있어서,
    상기 테스트부와 상기 소켓부는 각각 전기적 연결을 위한 다수의 커넥터를 더 포함하는 것이고,
    양 끝부분에 상기 테스트부의 커넥터와 상기 소켓부의 커넥터에 각각 연결되도록 구성된 커넥터를 포함하는 다수의 고주파 케이블을 사용하여 상기 테스트부와 상기 소켓부가 전기적으로 연결되는 것인 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치.
  8. 제2항에 있어서,
    상기 확장부는 전도성 탄성체를 사용하여 구현되는 것인 다수의 DUT를 동시에 테스트하는 반도체 소자 실장 테스트 장치.
KR1020050052302A 2005-06-17 2005-06-17 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 Expired - Fee Related KR100683041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050052302A KR100683041B1 (ko) 2005-06-17 2005-06-17 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052302A KR100683041B1 (ko) 2005-06-17 2005-06-17 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치

Publications (2)

Publication Number Publication Date
KR20060132143A KR20060132143A (ko) 2006-12-21
KR100683041B1 true KR100683041B1 (ko) 2007-02-15

Family

ID=37811754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052302A Expired - Fee Related KR100683041B1 (ko) 2005-06-17 2005-06-17 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치

Country Status (1)

Country Link
KR (1) KR100683041B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9134365B2 (en) 2012-12-14 2015-09-15 Samsung Electronics Co., Ltd. System for testing semiconductor modules

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816796B1 (ko) * 2007-03-21 2008-03-25 주식회사 아이티엔티 반도체 디바이스 테스트 시스템
KR101018683B1 (ko) * 2008-08-27 2011-03-04 주식회사이은 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터
CN115436772A (zh) * 2021-06-03 2022-12-06 日立安斯泰莫汽车系统(苏州)有限公司 Sent回路检查机及sent回路检查方法
CN114697244B (zh) * 2022-03-24 2023-08-11 电信科学技术第五研究所有限公司 一种适用于存储区域网络中间节点设备的测试系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030017053A (ko) * 2001-08-23 2003-03-03 주식회사 실리콘 테크 피씨 마더보드를 이용한 반도체 테스트 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030017053A (ko) * 2001-08-23 2003-03-03 주식회사 실리콘 테크 피씨 마더보드를 이용한 반도체 테스트 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030017053 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9134365B2 (en) 2012-12-14 2015-09-15 Samsung Electronics Co., Ltd. System for testing semiconductor modules

Also Published As

Publication number Publication date
KR20060132143A (ko) 2006-12-21

Similar Documents

Publication Publication Date Title
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
US7356742B2 (en) Method and apparatus for testing a memory device in quasi-operating conditions
KR100549425B1 (ko) 마더보드가 수직 설치된 메모리 실장 테스터
US20060006896A1 (en) Parallel calibration system for a test device
KR100683041B1 (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
TWI227787B (en) Ancillary equipment for testing semiconductor integrated circuit
US8564322B2 (en) Receiver signal probing using a shared probe point
JPWO2003032000A1 (ja) Ｌｓｉ検査方法および装置、並びにｌｓｉテスタ
US11315652B1 (en) Semiconductor chip burn-in test with mutli-channel
JP3730340B2 (ja) 半導体試験装置
KR100816796B1 (ko) 반도체 디바이스 테스트 시스템
KR20030046801A (ko) 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치
JP2004069650A (ja) 変換装置
CN220019837U (zh) 一种高速传输链路检测装置
KR20030017053A (ko) 피씨 마더보드를 이용한 반도체 테스트 장치
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード
JP2006343316A (ja) 半導体テストインタフェース
KR101018683B1 (ko) 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터
US20080103619A1 (en) Manufacturing Test and Programming System
CN114441941A (zh) 一种线性稳压电源芯片的老化测试系统
JP2007147363A (ja) 部品実装確認機能を備えた電子装置及び部品実装確認方法
KR100633450B1 (ko) 반도체 소자의 실장 테스트를 위한 소켓 인터페이스
US20250362340A1 (en) Testing device and testing system
CN100388001C (zh) 具有多个侦测单元的检测芯片
JPH1183957A (ja) 検査装置及び検査方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20150122

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20160126

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210209

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210209

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000