KR100695453B1 - (Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드 - Google Patents

(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드 Download PDF

Info

Publication number
KR100695453B1
KR100695453B1 KR20060003612A KR20060003612A KR100695453B1 KR 100695453 B1 KR100695453 B1 KR 100695453B1 KR 20060003612 A KR20060003612 A KR 20060003612A KR 20060003612 A KR20060003612 A KR 20060003612A KR 100695453 B1 KR100695453 B1 KR 100695453B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
columns
grown
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR20060003612A
Other languages
English (en)
Inventor
김화목
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR20060003612A priority Critical patent/KR100695453B1/ko
Application granted granted Critical
Publication of KR100695453B1 publication Critical patent/KR100695453B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

(Al,In,Ga)N 반도체층을 형성하는 방법 및 그 (Al,In,Ga)N 반도체층을 갖는 발광 다이오드가 개시된다. 이 (Al,In,Ga)N 반도체층은 그것의 상부에 활성층을 성장시키기 위한 것으로, (Al,In,Ga)N 반도체층 형성방법은 기판 상에 (Al,In,Ga)N 물질의 컬럼들을 성장시키는 것을 포함한다. 이 컬럼들 상에 (Al,In,Ga)N 반도체층이 성장된다. 이에 따라, (Al,In,Ga)N 반도체층이 기판의 열팽창 계수 및 격자상수 에 영향을 적게 받으므로, 전위, 크랙 등의 결함 및 스트레스가 적은 반도체층을 다양한 종류의 기판 상에서 성장시킬 수 있다.
발광 다이오드, (Al,In,Ga) 반도체층, 버퍼층, 컬럼(column), 금속 유기 기상 성장(MOVPE)

Description

(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그 (Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드{METHOD OF FORMING (Al,In,Ga)N SEMICONDUCTOR LAYER AND LIGHT EMITTING DIODE HAVING THE (Al,In,Ga)N SEMICONDUCTOR LAYER}
도 1 내지 도 4는 본 발명의 일 실시예에 따른 (Al,In,Ga)N 반도체층을 형성하는 방법을 설명하기 위한 단면도들이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
본 발명은 (Al,In,Ga)N 반도체층을 형성하는 방법 및 그 (Al,In,Ga)N 반도체층을 갖는 발광 다이오드에 관한 것으로, 더욱 상세하게는, 그것의 상부에 활성층을 성장시키기 위한 (Al,In,Ga)N 반도체층을 형성하는 방법 및 그 반도체층을 갖는 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 광전소자용 물질로 많은 각광을 받고 있다. 특히, 질 화갈륨(GaN)을 이용한 청색 및 녹색 발광 소자는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
이러한 III족 원소의 질화물 반도체층은 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등의 이종 기판에서 금속유기 기상성장법(metal organic vapor phase epitaxy; MOVPE) 또는 분자선 증찹법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 그러나, III족 원소의 질화물 반도체층이 이종기판 상에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계수의 차이에 기인하여 반도체층 내에 크랙(crack) 또는 뒤틀림(warpage)이 발생하고, 전위(dislocation)가 생성된다. 반도체층 내의 크랙, 뒤틀림 및 전위는 발광소자의 특성을 악화시킨다. 따라서, 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 스트레스를 완화하기 위해 (Al,Ga)N 버퍼층이 사용되어 왔다.
그러나, 이러한 버퍼층의 사용에도 불구하고, 상기 버퍼층 상에 성장된 질화물 반도체층 내의 전위밀도는 상당히 높다. 따라서, 이러한 전위 등의 결함을 감소시키기 위한 연구들이 진행되고 있다.
이종 기판 상에서 성장된 질화물 반도체층의 결함을 감소시키는 방법이 미국특허 공개공보 US2005/0139857 A1호에 "결함이 적은 질화물 반도체 박막 및 그것을 성장시키는 방법"(NITRIDE SEMICONDUCTOR THIN FILM HAVING FEWER DEFECTS AND METHOD OF GROWING THE SAME)이라는 제목으로 신(Shin)에 의해 공개된 바 있다.
상기 미국특허 공개공보에 따르면, 스트라이프 형태의 홈이 주기적으로 형성 된 기판에 버퍼층을 형성하고, 상기 버퍼층 상에 제1 질화물 반도체를 성장시킨다. 이어서, 상기 제1 질화물 반도체 상에 마스크 패턴을 형성한다. 이때, 상기 마스크 패턴은 상기 스트라이프 형태의 홈들이 형성된 기판 영역 상에 성장된 제1 질화물 반도체이 마스킹되고, 스트라이프 형태의 홈들이 형성되지 않은 기판 영역들 상에 성장된 제1 질화물 반도체가 노출되도록 형성된다. 그 후, 노출된 제1 질화물 반도체 영역들을 식각하여 제1 질화물 반도체의 주기적인 스트라이프 패턴을 형성한 후, 상기 마스크 패턴을 제거한다. 이어서, 상기 제1 질화물 반도체 패턴을 이용하여 제2 질화물 반도체를 측면성장시킨다.
이에 따라, 제1 질화물 반도체 내에서 결함밀도가 높은 영역이 식각 제거된 후, 다시 제2 질화물 반도체를 측면성장시킴으로, 결함밀도가 낮은 제2 질화물 반도체를 성장시킬 수 있다.
그러나, 상기 미국특허 공개공보에 개시된 발명은, 기판에 스트라이프 형태의 홈들을 만드는 공정 및 상기 제1 질화물 반도체 상에 마스크 패턴을 형성한 후, 상기 제1 질화물 반도체를 식각하여 제1 질화물 반도체 패턴을 형성하는 공정 등을 수행하여야 하므로, 여러회에 걸쳐 마스크 형성 및 식각 공정을 수행하여야 한다.
이러한 마스크 형성 및 식각 공정은 발광 다이오드 제조 시간 및 제조비용을 증가시키며, 공정 불량에 기인한 수율 감소를 초래할 수 있다. 또한, 기판과 질화물 반도체 사이의 열팽창 계수 및 격자 상수 차이는 상기 질화물 반도체 내에 큰 스트레스를 유발할 수 있으므로, 상기 질화물 반도체 상에 형성된 발광 다이오드의 수명이 제한되며, 사용가능한 기판이 질화물 반도체와 격자상수 차이가 크지 않은 사파이어 또는 SiC 등에 한정된다.
본 발명이 이루고자 하는 기술적 과제는, 단순한 공정으로 결정 결함이 적은 (Al,In,Ga)N 반도체층을 성장시킬 수 있는 (Al,In,Ga)N 반도체층 형성 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 기판의 격자상수 및 열팽창 계수에 영향을 적게 받는 (Al,In,Ga)N 반도체층 형성 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 기판의 격자상수 및 열팽창 계수에 영향을 적게 받는 (Al,In,Ga)N 반도체층을 갖는 발광 다이오드 및 그것을 제조하는 방법을 제공하는 데 있다.
상기 기술적 과제들을 달성하기 위하여, 본 발명의 일 태양은 상부에 활성층을 성장시키기 위한 (Al,In,Ga)N 반도체층을 형성하는 방법을 제공한다. 이 방법은 기판 상에 컬럼들(columns)을 성장시키는 것을 포함한다. 그후, 상기 컬럼들 상에 (Al,In,Ga)N 반도체층이 성장된다.
상기 컬럼들의 성장은 상기 기판의 격자상수에 영향을 크게 받지 않으므로, 특정 기판에 한정될 필요가 없다. 따라서, 상기 기판은 사파이어, SiC 기판 이외에도 실리콘(Si) 기판 등 다양하게 선택될 수 있다. 또한, 상기 반도체층과 상기 기판 사이에 개재된 상기 컬럼들이 상기 기판 상에서 서로 이격되어 있으므로, 기판의 격자 상수 및 열팽창 계수의 영향이 상기 (Al,In,Ga)N 반도체층에 미치지 않는 다.
상기 컬럼들 및/또는 상기 (Al,In,Ga)N 반도체층은 금속유기 기상 성장법(MOVPE), 분자선 성장법 등 다양한 성장기술을 사용하여 성장될 수 있다.
상기 컬럼들을 성장시키는 것은 상기 기판을 반응기 내에 로딩하는 것을 포함할 수 있다. 상기 반응기 내에서 상기 기판의 온도는 400~600℃의 온도 범위 내의 제1 온도로 유지된다. 그 후, Al, Ga, 및/또는 In의 소오스 가스와 암모니아(NH3)가 상기 반응기 내로 공급되어, 상기 기판 상에 (Al,In,Ga)N 물질의 컬럼들이 형성된다.
한편, 상기 (Al,In,Ga)N 반도체층을 성장시키는 것은, 상기 반응기 내로 Al, Ga, 및/또는 In의 소오스 가스와 NH3를 공급하면서, 상기 기판의 온도를 상기 제1 온도에서 1000~1150℃ 범위 내의 제2 온도로 올려서 유지하는 것을 포함할 수 있다.
이와 달리, 상기 (Al,In,Ga)N 반도체층은, 상기 반응기 내로 공급되는 소오스 가스와 NH3를 공급하는 것을 중단한 후, 상기 기판의 온도를 상기 제1 온도에서 1000~1150℃ 범위 내의 제2 온도로 올려서 유지한 후, 다시 소오스 가스와 NH3를 공급하여 성장될 수 있다.
상기 (Al,In,Ga)N 반도체층은 상기 컬럼을 성장시킨 반응기 내에서 연속적으로 성장될 수 있으나, 이에 한정되는 것은 아니며, 상기 컬럼이 성장된 후, 다른 반응기 내로 기판을 이동시켜 성장될 수도 있다.
상기 기술적 과제들을 이루기 위하여, 본 발명의 다른 태양에 따른 발광 다이오드 제조방법이 제공된다. 이 방법은 기판 상에 (Al,In,Ga)N 물질의 컬럼들을 성장시키는 것을 포함한다. 상기 컬럼들 상에 제1 도전형 (Al,In,Ga)N 반도체층이 성장된다. 이어서, 상기 제1 도전형 (Al,In,Ga)N 반도체층 상에 활성층 및 제2 도전형 (Al,In,Ga)N 반도체층이 성장된다. 이에 따라, 상기 제1 도전형 반도체층과 기판 사이에 상기 컬럼들이 개재되어, 상기 기판의 열팽창 계수 및 격자 상수에 의한 영향이 상기 제1 도전형 반도체층에 미치는 것이 방지된다. 또한, 상기 컬럼들 상에 성장된 제1 도전형 반도체층은 상기 기판의 영향을 받지 않고 성장하므로 전위, 크랙 등의 결함이 적은 층으로 성장될 수 있다.
여기서, 상기 제1 도전형 및 제2 도전형은 각각 N형 및 P형, 또는 P형 및 N형을 의미한다.
한편, 상기 제1 도전형 (Al,In,Ga)N 반도체층을 성장시키기 전, 상기 컬럼들 상에 언도프트 (Al,In,Ga)N 반도체층이 성장될 수 있다. 따라서, 상기 제1 도전형 (Al,In,Ga)N 반도체층은 상기 언도프트 (Al,In,Ga)N 반도체층 상에 성장된다. 이에 따라, 상기 제1 도전형 (Al,In,Ga)N 반도체층 내의 결함을 더욱 감소시킬 수 있어 고품질의 제1 도전형 (Al,In,Ga)N 반도체층 및 활성층 등이 형성될 수 있다.
본 발명의 또 다른 태양에 따르면, (Al,In,Ga)N 반도체층을 갖는 발광 다이오드가 제공된다. 이 발광 다이오드는 기판 상에 성장된 (Al,In,Ga)N 물질의 컬럼들을 포함한다. 상기 컬럼들 상부에서 성장된 제1 도전형 (Al,In,Ga)N 반도체층이 상기 컬럼들 상부에 위치한다. 한편, 상기 제1 도전형 (Al,In,Ga)N 반도체층 상부 에 제2 도전형 (Al,In,Ga)N 반도체층이 위치하고, 상기 제1 도전형 및 제2 도전형 (Al,In,Ga)N 반도체층들 사이에 활성층이 개재된다. 이에 따라, 상기 기판의 열팽창 계수 및 격자상수에 의한 영향이 상기 제1 도전형 (Al,In,Ga)N 반도체층에 미치지 못하므로, 동작 수명이 향상된 발광 다이오드를 제공할 수 있다.
상기 제1 도전형 (Al,In,Ga)N 반도체층은 상기 컬럼들 상에서 직접 성장될 수 있다. 이와 달리, 상기 컬럼들 상에 언도프트 (Al,In,Ga)N 반도체층이 성장된 후, 상기 제1 도전형 (Al,In,Ga)N 반도체층은 상기 언도프트 (Al,In,Ga)N 반도체층 상에서 성장될 수 있다. 언도프트 (Al,In,Ga)N 반도체층이 상기 컬럼들과 제1 도전형 (Al,In,Ga)N 반도체층 사이에 개재되므로, 더 고품질의 제1 도전형 (Al,In,Ga)N 반도체층이 제공될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 4는 본 발명의 일 태양에 따른 (Al,In,Ga)N 반도체층 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(10) 상에 씨드들(21)이 형성된다. 상기 기판(10)은 예컨대 사파이어, SiC, Si 기판 등일 수 있으나, 이에 한정되는 것은 아니다. 상기 기판(10)은 (Al,In,Ga)N 반도체층과 차이가 큰 격자상수 및 열팽창 계수를 가질 수 있다.
상기 기판(10)을 반응기(도시하지 않음) 내에 로딩하고, 상기 기판(10) 온도를 400~600℃ 범위 내의 제1 온도로 유지한 후, 상기 반응기 내로 Al, In 및/또는 Ga 소오스 가스와 암모니아(NH3)를 공급한다. 소오스 가스는 알루미늄(Al), 트리메틸알루미늄(TMA), 트리에틸알루미늄(triethyl aluminum; TEA), 트리메틸아민 알루미늄(AlH3·N(CH3)3; TMAA), 디메틸에틸아민 알루미늄(AlH3·N(CH3)2(CH2)H5; DMEAA), 트리이소부틸 알루미늄(Al(iso-C4H9)3; TIBA), 트리메틸인듐(trimethyl indium; TMI, In(CH3)3), 갈륨, 트리메틸갈륨(TMG) 및/또는 트리에틸갈륨(triethyl galiun; TEG) 등이 사용될 수 있다.
이에 따라, 성장 초기에 상기 기판(10) 상에 (Al,In,Ga)N 물질의 씨드들(21) 형성된다.
도 2 및 도 3을 참조하면, 상기 기판(10)의 온도를 제1 온도로 유지한 상태에서, 소오스 가스 및 암모니아를 계속해서 공급한다. 그 결과, 상기 씨드들(21)이 성장하여 중간단계의 컬럼들(23)을 거쳐 최종 컬럼들(25)이 형성된다.
상기 컬럼들(25)은 씨드들(21)에서 성장을 시작하여 기판(10)에 수직한 방향으로 성장된다. 상기 컬럼들(25)의 직경은 기판(10) 온도 및 소오스 가스와 암모니아의 유량에 의해 조절될 수 있으며, 50~1000nm일 수 있다. 상기 컬럼들(25)은 상기 씨드들(21) 상에서 기판(10) 면에 수직하게 성장되는 것이 바람직하다.
한편, 상기 컬럼들(25)은 씨드들(21)을 형성하는 대신, 촉매 또는 탬플릿(templete)을 사용하여 성장될 수 있으며, 그외 다양한 나노선(nanowire) 성장기술을 사용하여 성장될 수 있다.
도 4를 참조하면, 상기 컬럼들(25) 상에서 (Al,In,Ga)N 반도체층(27)이 성장된다. (Al,In,Ga)N 반도체층(27)은 컬럼들(25)이 성장된 반응기 내에서 연속적으로 성장될 수 있다.
즉, 상기 반응기 내에서 소오스 가스들 및 암모니아를 계속 공급하면서, 상기 기판(10) 온도를 상승시킨다. 기판(10) 온도는 1000~1150℃ 범위 내의 제2 온도까지 상승시켜 유지된다. 이에 따라, 상기 컬럼들(25) 상에 (Al,In,Ga)N 반도체층이 성장된다. 상기 (Al,In,Ga)N 반도체층(27)은 컬럼들(25)을 씨드로 하여 성장되며, 상승된 기판 온도에 의해 측면성장이 빠르게 진행되어 층을 형성한다.
한편, 상기 컬럼들(25)이 성장된 후, 소오스 가스들 및 암모니아 공급을 중단할 수 있다. 그후, 상기 기판(10) 온도를 제2 온도까지 올려서 유지하고 다시 소오스 가스들 및 암모니아를 공급할 수 있다.
본 실시예에서, 상기 컬럼들(25) 및 반도체층(27)이 동일 반응기 내에서 성장되는 것으로 설명하나, 이에 한정되는 것은 아니며, 상기 컬럼들(25) 및 반도체층(27)은 서로 다른 반응기에서 성장될 수도 있다.
또한, 상기 (Al,In,Ga)N 반도체층(27)은 언도프트(undoped) 반도체층일 수 있으나, 이에 한정되는 것은 아니며, 불순물이 도핑된 제1 도전형 반도체층일 수 있다.
본 실시예들에 따르면, 기판(10) 상에 컬럼들(25)을 성장시킨 후, 상기 컬럼들 상에 (Al,In,Ga)N 반도체층을 성장시키므로, 기판(10)의 격자상수 및 열팽창 계수의 영향이 미치지 않는 (Al,In,Ga)N 반도체층(27)을 제공할 수 있다. 또한, 기판 및 제1 질화물 반도체를 패터닝하여 결함이 적은 제2 질화물 반도체를 제공하는 종래기술과 달리, 기판 상에 성장된 컬럼들(25)을 이용하여 그 위해 (Al,In,Ga)N 반도체층을 성장시키므로, 결함이 적은 (Al,In,Ga)N 반도체층 형성 공정을 단순화할 수 있다.
도 5 및 도 6은 상기 (Al,In,Ga)N 반도체층(27)을 갖는 발광 다이오드 제조방법을 설명하기 위한 단면도이다.
도 5를 참조하면, 상기 (Al,In,Ga)N 반도체층(27) 상에 제1 도전형 (Al,In,Ga)N 반도체층(29), 활성층(31) 및 제2 도전형 (Al,In,Ga)N 반도체층을 형성한다. 상기 제1, 제2 (Al,In,Ga)N 반도체층 및 활성층은 상기 (Al,In,Ga)N 반도체층(27)을 성장시킨 반응기 내에서 연속적으로 성장될 수 있다. 한편, 상기 (Al,In,Ga)N 반도체층이 제1 도전형인 경우, 제1 도전형 반도체층(29)을 형성하는 공정은 생략될 수 있다.
도 6을 참조하면, 상기 제2 도전형 반도체층(33) 및 활성층(31)의 일부영역을 식각제거하여 제1 도전형 반도체층(29)을 노출시킨다. 또한, 상기 제2 도전형 반도체층(33) 상에 전류 분산을 위한 전극(35), 예컨대 투명전극을 형성하고 그 상에 전극패드(39)를 형성한다. 한편, 노출된 제1 도전형 반도체층(29) 상에 전극패드(37)을 형성한다. 상기 전극패드들(37, 39)는 리프트오프(lift-off) 공정을 사용 하여 형성될 수 있다. 이에 따라, 전극패드들(37, 39)을 통해 전류를 공급하여 발광시킬 수 있는 발광 다이오드가 완성된다.
한편, 상기 전극(35)은 리프트오프 공정을 사용하여 형성되거나, 전자빔 증착(e-beam evaporation) 기술을 사용하여 전극층을 형성하고, 상기 전극층을 사진 및 식각공정을 사용하여 패터닝함으로써 형성될 수 있다. 이때, 상기 전극층은 제1 도전형 반도체층(29)을 노출시키기 전에 증착될 수도 있다.
본 실시예에 있어서, 상기 발광 다이오드는 기판(10) 및 컬럼들(25)을 가지고 있으나, 기판(10) 및 컬럼들(25)을 제거할 수도 있다.
즉, 도 5를 참조하여 설명한 바와 같이, (Al,In,Ga)N 반도체층(27) 상에 제1 도전형 반도체층(29), 활성층(31) 및 제2 도전형 반도체층(33)을 형성한 후, 상기 기판(10) 및 컬럼들(25)을 제거한다. 상기 기판(10)은 레이저 리프트 오프(laser lift-off) 공정을 사용하여 분리될 수 있으며, 이어서 연마 기술 또는 식각 기술을 사용하여 상기 컬럼들(25)을 제거할 수 있다. 이때, (Al,In,Ga)N 반도체층(27)이 언도프트 반도체층인 경우, 상기 (Al,In,Ga)N 반도체층(27)도 함께 제거하여 제1 도전형 반도체층(29)의 하부면을 노출시킬 수 있다. 그 후, 상기 노출된 제1 도전형 반도체층(29)의 하부면에 Ag 등을 증착하고, 상기 제2 도전형 반도체층(33) 상에 전극을 형성하여 도 6과는 다른 수직형 발광 다이오드가 제조될 수 있다.
본 발명의 실시예들에 따르면, 단순한 공정으로 결정 결함이 적은 (Al,In,Ga)N 반도체층을 성장시킬 수 있는 (Al,In,Ga)N 반도체층 형성방법을 제공 할 수 있으며, 기판의 격자상수 및 열팽창 계수에 영향을 적게 받는 (Al,In,Ga)N 반도체층 형성 방법을 제공할 수 있다. 또한, 상기 (Al,In,Ga)N 반도체층을 이용하여 발광 다이오드를 제조함으로써, 동작 수명이 긴 발광 다이오드를 제공할 수 있다.

Claims (10)

  1. 상부에 활성층을 성장시키기 위한 (Al,In,Ga)N 반도체층 형성방법에 있어서,
    기판 상에 (Al,In,Ga)N 물질의 컬럼들을 성장시키고,
    상기 컬럼들 상에 (Al,In,Ga)N 반도체층을 성장시키는 것을 포함하는 (Al,In,Ga)N 반도체층 형성방법.
  2. 청구항 1에 있어서,
    상기 컬럼들을 성장시키는 것은
    상기 기판을 반응기 내에 로딩하고,
    상기 기판의 온도를 400~600℃의 온도 범위 내의 제1 온도로 유지하고,
    Al, Ga, 또는 In으로 이루어진 일군으로부터 선택된 적어도 하나의 소오스 가스와 NH3를 상기 반응기 내로 공급하는 것을 포함하는 (Al,In,Ga)N 반도체층 형성방법.
  3. 청구항 2에 있어서,
    상기 (Al,In,Ga)N 반도체층을 성장시키는 것은
    상기 반응기 내로 Al, Ga, 또는 In으로 이루어진 일군으로부터 선택된 적어도 하나의 소오스 가스와 NH3를 공급하면서, 상기 기판의 온도를 상기 제1 온도에서 1000~1150℃ 범위 내의 제2 온도로 올려서 유지하는 것을 포함하는 (Al,In,Ga)N 반도체층 형성방법.
  4. 청구항 2에 있어서,
    상기 (Al,In,Ga)N 반도체층을 성장시키는 것은
    상기 기판의 온도를 1000~1150℃ 범위 내의 제2 온도로 유지하고,
    상기 반응기 내로 Al, Ga, 또는 In으로 이루어진 일군으로부터 선택된 적어도 하나의 소오스 가스와 NH3를 공급하는 것을 포함하는 (Al,In,Ga)N 반도체층 형성방법.
  5. 기판 상에 (Al,In,Ga)N 물질의 컬럼들을 성장시키고,
    상기 컬럼들 상에 제1 도전형 (Al,In,Ga)N 반도체층을 성장시키고,
    상기 제1 도전형 (Al,In,Ga)N 반도체층 상에 활성층을 성장시키고,
    상기 활성층 상에 제2 도전형 (Al,In,Ga)N 반도체층을 성장시키는 것을 포함하는 발광 다이오드 제조방법.
  6. 청구항 5에 있어서,
    상기 제1 도전형 (Al,In,Ga)N 반도체층을 성장시키기 전, 상기 컬럼들 상에 언도프트 (Al,In,Ga)N 반도체층을 성장시키는 것을 더 포함하는 발광 다이오드 제조방법.
  7. 기판 상에서 그들 사이에 빈 공간이 남도록 성장되고, 50~1000nm의 직경을 가지며, 길이가 직경보다 더 큰 (Al,In,Ga)N 물질의 컬럼들;
    상기 컬럼들 상부에 성장된 제1 도전형 (Al,In,Ga)N 반도체층;
    상기 제1 도전형 (Al,In,Ga)N 반도체층 상부에 위치하는 제2 도전형 (Al,In,Ga)N 반도체층; 및
    상기 제1 도전형 및 제2 도전형 (Al,In,Ga)N 반도체층들 사이에 개재된 활성층을 포함하는 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 제1 도전형 (Al,In,Ga)N 반도체층은 상기 컬럼들 상에서 직접 성장된 반도체층인 것을 특징으로 하는 발광 다이오드.
  9. 청구항 7에 있어서,
    상기 컬럼들 상에 직접 성장된 언도프트 (Al,In,Ga)N 반도체층을 더 포함하고, 상기 제1 도전형 (Al,In,Ga)N 반도체층은 상기 언도프트 (Al,In,Ga)N 반도체층 상에 성장된 것을 특징으로 하는 발광 다이오드.
  10. 삭제
KR20060003612A 2006-01-12 2006-01-12 (Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드 Expired - Fee Related KR100695453B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060003612A KR100695453B1 (ko) 2006-01-12 2006-01-12 (Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060003612A KR100695453B1 (ko) 2006-01-12 2006-01-12 (Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드

Publications (1)

Publication Number Publication Date
KR100695453B1 true KR100695453B1 (ko) 2007-03-16

Family

ID=41623380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060003612A Expired - Fee Related KR100695453B1 (ko) 2006-01-12 2006-01-12 (Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드

Country Status (1)

Country Link
KR (1) KR100695453B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012934B2 (en) 2012-12-11 2015-04-21 Samsung Electronics Co., Ltd. Method of forming semiconductor layer and semiconductor light emitting device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032965A (ko) * 2000-06-19 2003-04-26 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030032965A (ko) * 2000-06-19 2003-04-26 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030032965

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012934B2 (en) 2012-12-11 2015-04-21 Samsung Electronics Co., Ltd. Method of forming semiconductor layer and semiconductor light emitting device

Similar Documents

Publication Publication Date Title
KR100304881B1 (ko) Gan계화합물반도체및그의결정성장방법
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
KR101235239B1 (ko) 반도체 박막 구조 및 그 형성 방법
JP3620269B2 (ja) ＧａＮ系半導体素子の製造方法
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US20070131967A1 (en) Self-standing GaN single crystal substrate, method of making same, and method of making a nitride semiconductor device
US20140127848A1 (en) Nitride semiconductor light-emittting device and process for producing the same
CN102959739A (zh) Iii族氮化物半导体器件及其制造方法
JP2000091253A (ja) 窒化ガリウム系化合物半導体の製造方法
JP3196833B2 (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP4719689B2 (ja) 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子
JP4996448B2 (ja) 半導体基板の作成方法
US20100102297A1 (en) Gallium nitride-based epitaxial wafer and method of producing gallium nitride-based semiconductor light-emitting device
KR101382677B1 (ko) 웨이퍼 기판, 반도체 발광소자 및 웨이퍼 기판을 이용한 반도체 발광소자 제조방법
JPH11274560A (ja) 半導体素子およびその製造方法
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
JP2006005044A (ja) 窒化物系半導体発光素子及びその製造方法
KR100506739B1 (ko) 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP4631214B2 (ja) 窒化物半導体膜の製造方法
KR100695453B1 (ko) (Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드
JP2001274093A (ja) 半導体基材及びその製造方法
JP2000091252A (ja) 窒化ガリウム系化合物半導体及び半導体素子
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
KR101171324B1 (ko) 질화물 반도체 발광소자용 버퍼층을 형성하는 방법 및그것에 의해 형성된 버퍼층

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150309

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150309

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000