KR100697281B1 - 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 - Google Patents

패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 Download PDF

Info

Publication number
KR100697281B1
KR100697281B1 KR1020050022410A KR20050022410A KR100697281B1 KR 100697281 B1 KR100697281 B1 KR 100697281B1 KR 1020050022410 A KR1020050022410 A KR 1020050022410A KR 20050022410 A KR20050022410 A KR 20050022410A KR 100697281 B1 KR100697281 B1 KR 100697281B1
Authority
KR
South Korea
Prior art keywords
resistor
package
integrated circuit
transmission line
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050022410A
Other languages
English (en)
Other versions
KR20060100685A (ko
Inventor
이재열
유재석
김종선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050022410A priority Critical patent/KR100697281B1/ko
Priority to US11/244,831 priority patent/US7499676B2/en
Priority to CN2005101362477A priority patent/CN1835485B/zh
Priority to TW94146904A priority patent/TWI317573B/zh
Priority to JP2006060322A priority patent/JP2006262460A/ja
Publication of KR20060100685A publication Critical patent/KR20060100685A/ko
Application granted granted Critical
Publication of KR100697281B1 publication Critical patent/KR100697281B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45576—Indexing scheme relating to differential amplifiers the IC comprising input impedance adapting or controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 변화하는 패키지 저항 특성을 가지는 시스템에서의 저전압 디지털 데이터 수신방법에 관한 것으로 전송선로의 종단으로부터 종단저항으로 연결하는 경로와, 그리고 전송선로의 종단으로부터 연산증폭기로 구성되는 수신회로의 입력단으로 연결하는 추가 경로를 구성하는 경로를 더 포함하여, 공정과 시간에 따라 변화하는 패키지 저항에 대해 상기 종단저항을 조정하여 임피던스 정합을 구현하는 동시에 상기 추가 경로를 통해서는 전압강하가 없는 수신 신호를 입력받는 것을 특징으로 한다.

Description

패키지 저항 변화에 따른 임피던스 부정합과 전압강하를 방지할 수 있는 수신 방법 및 장치{Method and Apparatus for Preventing the Impedance mismatch and Voltage drop due to the Variations of Package Resistance in Receiver}
도 1은 일반적인 모바일 기기에서 본체와 디스플레이 간의 데이터의 송수신을 나타내는 개략적인 블록도.
도 2는 도 1에 도시한 전송선로를 포함하는 데이터 전송을 위한 회로도.
도 3a는 본 발명의 제 1 실시예에 따른 패키지 공정을 설명하기 위한 도면.
도 3b는 본 발명의 제 1 실시예에 의한 수신단 회로도.
도 4a는 본 발명의 제 2 실시예에 따른 패키지 공정을 설명하기 위한 도면.
도 4b는 본 발명의 제 2 실시예에 의한 수신단 회로도.
*도면의 주요부분에 대한 부호의 설명*
100 : 베이스 밴드 처리부
101 : 응용 프로세서(Application Processor)
110 : 디스플레이 장치부
111 : LCD 구동 집적 회로(LDI)
112 : LCD 패널
201 : 전압 레귤레이터
210, 300, 400, 410 : 전송선로
300′,400 ′,410 ′: 리드
221, 311, 421 : 연산증폭기
320, 430 : 글래스 패널
본 발명은 디지털 데이터의 송수신 회로에 관한 것으로, 더욱 상세하게는 액정 표시 장치 등과 같은 디스플레이 장치에서 그래픽 신호 생성 모듈과 액정표시장치의 구동회로 사이에 적용될 수 있는 디지털 인터페이스를 위한 송수신 회로에 관한 것이다.
일반적으로 모바일 기기의 소형 경량화 추세에 맞추어 다양한 서비스와 고성능, 고품질 서비스를 제공하기 위해 데이터 전송속도를 고속화하는 요구가 높아져 가고 있다. 그렇지만, 데이터 전송속도가 빨라지게 되면 데이터의 송수신에 있어서 곤란해지는 문제점이 발생된다. 그 이유는 전송선로의 특성임피던스의 부정합에 따르는 종단에서의 신호 반사 및 이에 의한 송신단의 교란과, 인접하는 선로 간의 크로스토크가 데이터 전송속도의 증가와 함께 더욱 심각해지기 때문이다.
이러한 원하지 않는 신호 반사를 해결하기 위해, 전송선로에 저항을 직렬로 삽입하는 직렬종단이나, 전송선로와 전원 또는 전송선로와 수신 측 접지판 사이에 저항을 삽입하는 병렬종단에 의한 임피던스 정합이 일반적으로 행해지고 있다. 직 렬종단은 송신단 측과 전송선로 사이에 저항을 직렬로 연결시켜, 출력 임피던스와 전송선로의 임피던스를 정합시키고 출력진폭을 억제시킨다. 단방향 전송선로의 경우, 저항을 출력단의 최종단에 위치시키는 것이 효과적이다. 여기에서 단방향 전송선로란 신호를 한방향으로만 전송하는 전송선로를 말한다.
특히, 상술한 바의 적용에 있어서 모바일 시스템의 액정 표시 장치는 그래픽 데이터를 생성하는 모듈(Application Processor)과 액정 표시 장치(LCD)간에 영상 및 제어 데이터 전송을 위한 디지털 인터페이스가 요구된다. 이러한 디지털 인터페이스는 디지털 처리된 영상 데이터를 직접적으로 전송하게 하는 것을 가능하게 하므로 저비용, 저전력 및 고품질의 표시장치를 구현할 수 있다. 현재 XGA급 이상에서는 타이밍 마진, EMC(Electro-Magnetic Compatibility) 등의 기술적 문제점을 극복하기 위해서 저전압 차동 신호법(Low Voltage Differential Signaling, 이하 LVDS라 칭함), RSDS(Reduced Swing Differential Signaling), SLVS(Scalable Low Voltage Signaling) 방식과 같은 디지털 인터페이스 기술이 사용되고 있다.
도 1은 일반적인 모바일 시스템에서의 영상 데이터 전달을 나타내는 블록도이다. 도 1을 참조하면, 모바일 시스템의 베이스밴드 처리부(100)와; 베이스밴드 처리부(100) 내에서 디스플레이 데이터를 생성하는 이미지 프로세서에 해당하는 응용 프로세서(Application Processor)(101)와; 디스플레이 장치부(110) 내의 디스플레이 구동회로(LDI)(111)와; LCD 패널(112); 그리고 응용프로세서(101)에서 생성된 화상 데이터를 디스플레이 구동회로에 공급하는 전송선로(120)로 구성된다.
베이스밴드 처리부(100)는 모바일 시스템의 단말기 본체에 해당하는 장치부 로 디지털 변복조가 이루어지며, 보코더 작업을 통해서 디지털 음성신호를 재생하여 코덱으로 전송한다. 또한, 문자와 화상 신호를 생성하여 디스플레이 구동회로로 전송한다. 본 발명에서는 베이스밴드 처리부(100)의 상세한 구성과 동작은 생략하기로 한다.
응용 프로세서(101)는 모바일 시스템에서의 영상신호와 제어신호를 생성하는 베이스밴드 처리부 내의 구성소자이다. 특히 각종 문자나 화상 신호를 생성하는 이미지 프로세서를 지칭한다.
LDI(LCD 구동 집적회로, 이하 LDI라 칭함)(111)는 소형의 모바일용 디스플레이 장치에 적합한 디스플레이 구동을 위한 게이트 구동회로, 영상 데이터 구동회로, 타이밍 컨트롤러 회로들을 포함한다. 디스플레이 소자에서는 LDI(111)가 후술하게 되는 LCD 패널과 함께 글래스 패널에 장착되기 때문에 응용프로세서와 LDI(111) 간에는 글래스 패널과의 접속에 따른 패키지 저항의 변화가 문제로 대두되고 있다.
LCD 패널(112)은 LDI(111)의 제어신호를 입력으로 하여 응용프로세서에서 생성한 영상과 문자신호를 사용자가 인식할 수 있는 화상정보로 표시한다.
상술한 구성은 응용 프로세서에서 생성한 신호를 직접 LDI(111)로 전송하기 위해서 임피던스 정합과, 채널간 크로스토크를 해결하기 위한 문제가 발생한다. 응용프로세서 생성된 영상신호와 제어신호를 디스플레이 구동회로 칩으로 전달하기 위해서는 종래에는 TTL/CMOS 레벨의 전압신호를 병렬 인터페이스를 통해서 전달하고 있었으나, 보다 적은 수의 동선을 통해 고속으로 디스플레이에 신호를 전송하기 위해서 직렬 인터페이스를 채용한 저압 차동 신호(Low Voltage Differential Signaling : 이하 LVDS)방식이 일반화되고 있고, 또는 SLVS(Scalable Low Voltage Signaling : 이하 SLVS라 칭함) 방식이 모바일 시스템에서는 지배적일 것으로 전망된다.
도 2는 종래의 기술에 의한 도 1에서의 전송선(120) 라인의 송신단과 수신단을 도시한 회로도이다.
도 2를 참조하면, 송신할 신호를 생성하는 송신단(200)과 송신단(200)에서 송출하는 신호를 전달하는 전송선로(210)와 신호를 수신하는 수신단(220)으로 구성된 싱글 엔드(Single-Ended)형 신호의 송수신 회로도이다.
송신단(200)은 채널을 통해 전압 신호를 전달하기 위한 전압 레귤레이터(201)와 스위치(SW)와 직렬 소스저항(RS)을 포함한다. 본 발명에서는 수신단의 설계에 관한 것이기 때문에 송신단에 대한 상세한 설명은 생략하기로 한다.
전송선로(210)는 선로의 특성임피던스가 Z O 인 구리선이나 기타 데이터를 전송할 수 있는 도체선으로 구성된 채널이다. 특성임피던스는 전송선로의 어느 한 지점에서의 동일방향으로 전송되는 전압과 전류의 비를 나타내는 선로의 분포정수이다. 전송선로의 재료나 구조에 따라 달라지고 길이와는 연관이 없다는 특징이 있다. 진행파의 특성상 특성임피던스와 종단의 저항 간 정합이 이루어져야 입력 측으로 신호가 반사되는 현상을 최소화할 수 있다. 이러한 임피던스 정합 문제는 전송선로를 통해 전달되는 데이터의 주파수에 큰 영향을 받는다. 따라서 고속 데이터 전송 인터페이스에 있어서는 반드시 임피던스 정합을 염두에 두고 설계해야 한다.
수신단(220)은 우선 제품 제조시 패키지 공정에서 발생하는 패키지 저항 RPKG와 칩의 내부에 설치된 종단저항 RL과 그리고 종단저항 RL에 걸리는 아날로그 형태의 수신전압을 입력으로 하여 A/D 변환기와 같은 아날로그 전압을 디지털 형태로 변환하는 회로로 구성된다.
상술한 구성들을 통해서 데이터를 송신단에서 수신단으로 전송하게 되고 수신단의 입력단을 구성하는 연산증폭기(221)에 입력되는 수신 전압은 임피던스 정합이 이루어졌다는 가정하에 아래 수학식 1과 같이 표현할 수 있다.
Figure 112005014133955-pat00001
그러나 상기 도 2와 같이 수신단의 입력경로를 구성한 경우 후술하게 되는 두 가지의 문제가 발생하게 된다.
첫째, 전송선로에서 바라보는 수신단측 입력입피던스 RPKG+RL가 전송선의 특성임피던스 Z O 와 같지 않을 경우, 전송선로와 수신단 사이에 임피던스 부정합 문제가 발생하게 된다. 임피던스 부정합시에는 송신단측에서 송출한 입사 전압파가 반사되어 송신단측으로 되돌아오는 현상이 발생하게 된다. 이러한 현상은 전송속도를 제한하고, 반사효과를 보상하기 위한 송신회로의 복잡도를 증가시키는 요인이 되고 있다. 특히 상기 RPKG는 공정에 따라 변화하고, 디스플레이 공정에서는 크기가 약 50Ω이상으로 커서 임피던스 정합을 어렵게 하는 요인이 되고 있다.
둘째, 수신단의 패드(Pad)에 입력된 입력 신호는 RPKG+RL에 가해지게 되나 실제 수신단의 입력노드에는 종단저항 RL에 걸리는 전압만 입력되게 된다. 종단저항과 직렬로 삽입되는 패키지 저항에 의해 수신 전압이 두 저항에 의해 분배된 전압이 최종 입력되고, 이는 수신단의 입력전압의 레벨을 낮추는 문제가 있었다. 만약, RL=RS=50Ω,VIN=0.4V 인 경우 RPKG가 0Ω~200Ω 범위를 가진다면, VOUT 값은 200mV에서 66mV까지 변할 수 있다. 이 경우에 패키지 저항이 200Ω일 때에는 수신단의 입력 전압이 66mV까지 낮아지게 된다. 이를 해결하기 위해서 수신단의 입력감도를 높이거나 송신단의 출력신호의 레벨을 증가시켜야 한다. 이 경우 상기 수학식 1에서 패키지 저항 RPKG가 고정되어 있는 경우에는 VOUT이 일정한 값을 가질 수 있도록 VIN값을 설정하여 송신단을 설계하는 것이 가능하다. 그러나 디스플레이 패널에 적용되는 칩온 글래스(Chip on Glass: 이하 COG라 칭함) 공정의 경우, 글래스 패널과 접속되는 베어 다이(Bare Die)간의 도전성 범퍼에 의한 범퍼 저항이 패키지 저항을 결정한다. 이 경우 공정변화에 의한 패키지 저항의 변동과 시간의 경과에 따른 저항값의 변동으로 인한 임피던스 정합의 곤란성과, 수신단의 민감성 개선을 위한 설계복잡도 증가, 동작속도의 저하 및 신호 레벨의 감소로 인한 비트에러율(Bit Error Rate : 이하 BER이라 칭함)의 특성저하를 가져 올 수 있는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 수신단의 입력노드와 입력패드의 연결방법을 제안하여 변화하는 패키지 저항에대해 임피던스 정합문제를 해결하고, 더불어 전압분배에 의한 수신단 입력 전압 감소를 해결하는 수단과 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위하여 본 발명의 수신회로 구성은 전송선로와; 전송선로의 종단으로부터 인출하고, 제 1 패키지 저항과 제 1 패드를 경유하여 수신단의 입력신호로 전달하는 제 1 경로와; 상기 전송선로의 종단으로부터 인출하고, 제 2 패키지 저항과 제 2 패드를 경유하여 종단저항으로 연결되는 제 2 경로를 구성하며, 상기 종단저항을 조정하여 임피던스 정합을 구현함과 동시에 공정이 변화함에 따라 상기 제 1 및 제 2 패키지 저항의 변화에도 영향을 받지않는 제 1 경로의 수신전압을 입력받는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 1 및 제 2 패키지 저항은 디스플레이 공정에서의 칩온 글래스(COG)공정에서 사용되는 범퍼저항이 지배적인 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 종단 저항은 시스템의 부팅시에 제 2 패키지 저항 측정수단을 통해서 측정하고 측정된 패키지 저항값과 선로의 특성임피던스를 고려하여 임피던스 정합이 이루어지는 저항값을 종단저항으로 선택하는 종단저항 조정회로를 통해 조정된 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 1 경로는 수신단이 연산증폭기의 반전 혹은 비반전 입력단으로 전류가 흐르지 않는 경로인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3a는 본 발명의 바람직한 일 실시예에 의한 COG공정에서의 수신단 구성을 간략히 나타낸 도면이다. 도 3a을 참조하면, 싱글 엔드형 신호를 전달하기 위해 유리판 위에 증착된 리드(300′)와 글래스 패널(320)로 구성된 하부와, 제1패드(Pad1)와 제2패드(Pad2)와 종단저항(RL) 및 실질적으로 연산증폭기를 통해서 입력받는 수신부(311)가 상부의 베어 다이(bare die) 수준의 IC의 수신단(310)에 포함하도록 구성되어 있다.
상기 리드(300′)와 베어 다이(bare-die)수준 IC의 수신단(310)에 포함된 패드1(Pad1) 및 패드2(Pad2)와 하부의 글래스 패널(320)상에 있는 리드(300′)와 전기적인 결합을 위해 첨가되는 제1범퍼(bump1)와 제2범퍼(bump2)를 구비하여 상부의 집적회로를 하부의 글래스 패널에 접착하는 방식으로 칩온 글래스(COG)공정이 이루어진다. 상술한 과정을 통해서 패키지화된 회로의 구체적인 동작과 종단특성에 대해서는 후술하는 도 3b에서 상세하게 설명하기로 한다.
도 3b는 상기 도 3a의 방법으로 제작된 수신단을 설명하는 간략한 회로도이다. 도 3b를 참조하면, 싱글 엔드(Single-Ended)형의 신호를 수신하는 하나의 전송 선로(300)와 그 수신단으로 전송선로의 종단 노드로부터 두 개의 경로를 인출하는 것을 특징으로 한다. 수신단 IC 패키지로의 입력단자로서 제 2 패드는 칩 내부에 있는 종단저항과 연결된다. 나머지 제 1 패드는 수신단의 입력노드로 사용하여 입력단의 전류가 흐르지 않는 연산증폭기와 같은 고입력 임피던스를 가진 소자를 통해서 입력받음으로 패키지 저항에 의한 전압강하 없는 전송선로(300) 종단전압을 입력받도록 구성한다.
전송선로(300)는 싱글 엔드(Single Ended)형의 신호를 송신단으로부터 수신단까지 저전압 디지털 신호로 전달한다. 특성임피던스가 Z0이기 때문에 송신단과 수신단에서는 전송선로(300)의 특성임피던스를 고려한 임피던스 정합을 위해 종단저항과 소스저항의 크기를 적절하게 결정해야 한다. 임피던스 정합이 없이는 고속 인터페이스의 동작을 보장할 수 없다.
패키지 저항(RPKG1,RPKG2)은 두 개의 각 패드(Pad1, Pad2)와 상기 전송선로(300)의 종단을 연결하기 위해 칩온 글래스(COG)공정에서의 발생하는 접촉저항이다. 도 3a를 참조하면, RPKG1은 범퍼1에 의해서 생기게 되는 접촉저항이며, RPKG2는 범퍼2에 의해서 생기는 접촉저항이다. 따라서 두 개의 패키지 저항( RPKG1,RPKG2)이 패드와 전송선로(300) 사이에 존재하게 된다. 글래스 패널과 접속되는 베어 다이(Bare Die)간의 도전성 범퍼에 의한 범퍼 저항이 패키지 저항을 결정하기 때문에 공정변화와 시간의 경과에 따라 불규칙적인 값을 가진다. 따라서 임피던스 정합을 어렵게 하고, 전압강하로 인한 수신단의 전달전압의 레벨을 낮추는 저항성분이다. 본 발명의 실시예 1에서는 두 개의 패드를 통해서 전송선으로부터 신호를 입력받기 때문에 한 선로당 두 개의 패키지 저항이 발생하게 된다.
패드1(Pad1)은 전송선로 종단으로부터 수신단의 입력노드로 사용하기 위한 칩내부로의 신호 인출 경로이다.
패드2(Pad2)는 칩 내부에 내장된 종단저항과 전송선로를 연결하기 위한 칩과 전송선과의 연결단자이다.
연산증폭기(311)는 패드1(Pad1)으로부터 전송선로(300)를 통해서 전달되는 전압신호를 입력받아 아날로그 형태의 신호를 내부의 A/D 컨버터(본 도면에서는 도시하지 않음)로 전달하는 고 입력 임피던스를 가진 수신단의 신호입력단이다. 연산증폭기의 입력 특성상 입력전류(IO1)는 거의 영(Zero)에 가깝기 때문에 전송선로의 종단노드의 전압을 패키지 저항에 관계없이 입력으로 받을 수 있어 전압강하를 고려할 필요가 없다. 연산증폭기(311)와 A/D 컨버터로 구성되는 수신단의 구성은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
종단저항(RL)은 전송선로의 종단과 연결되어 접지된 저항이다. 종래기술에서는 종단저항에 걸리는 전압을 수신단의 입력으로 하였다. 또한, 종단저항의 값도 스펙에 따라 고정적으로 결정되어 있었다. 그러나 본 발명에서의 종단저항은 패키지 저항(RPKG2)의 공정에 따른 변화로 인한 임피던스 부정합 문제를 해결하는 역할만을 담당할 뿐 입력 신호를 전달하는 저항으로서는 사용되지 않는다. 더불어 고정적인 값이 아니라 패키지 저항의 변화에 따라 임피던스 정합을 위해 적절한 값으로 조정할 수도 있다. 종단저항(RL)의 조정은 시스템의 초기화 시에 상기 패키지 저항(RPKG2)을 측정하는 수단을 추가하고, 측정된 패키지 저항값을 고려하여 임피던스 정합이 이루어지는 크기의 종단저항 값을 선택하도록 하는 종단저항 조정회로를 구비하도록 한다. 혹은 송신단에서 상기 전송선로의 조정 이전의 저항값을 기준으로 송신단의 전압 강하의 정도를 측정하여 패키지 저항의 크기를 계산할 수 있고, 이러한 방법으로 송신단에서 측정된 패키지 저항값에 따라 수신단의 조정 회로를 통해서 임피던스 정합이 이루어지는 종단저항(RL)을 선택할 수 있다. 또는 디스플레이 장치부 제작시에 패키지 저항을 측정하여 종단저항(RL)의 크기를 결정할 수도 있다.
수신단(310)은 전송선로(300)로부터 전송되는 신호를 입력받는 IC의 신호입력단에 해당한다. 본 발명에서의 수신단(310)의 입력신호는 종단저항(RL)에 걸리게 되는 전압을 입력으로 하는 것이 아니라 전송선로(300)로부터 직접 전압신호를 입력받기 때문에 종단저항(RL)과 패키지 저항(RPKG1, RPKG2)에 따른 전압강하의 영향을 받지 않는 아래의 수학식 2에 해당하는 전압을 입력으로 한다.
Figure 112005014133955-pat00002
이상의 구성을 통해서 수신단의 입력전압(VOUT)을 종단저항(RL)으로부터 입력 받지 않고 다른 경로를 통해 연결하는 구성을 통하여, 패키지 저항과 종단저항 간의 전압분배 효과로 인한 전압강하로 말미암는 입력신호 감소를 해결하였다. 더불어 종단저항의 조정을 통해서 패키지 저항의 변화에 따라 적응적으로 임피던스 정합이 이루어지도록 하여 범퍼저항을 포함하는 기타 요소에 의한 패키지 저항의 변화에 따르는 문제점들을 해결하였다.
도 4a는 본 발명의 또 다른 실시예를 의한 COG공정에서의 수신단 구성을 간략히 설명하는 도면이다. 도 4a를 참조하면, 차동형 신호의 비반전측 전송선로와 연결된 제 1 리드(400′)와 차동 신호의 반전측 전송선로와 연결된 제 2 리드(410 ′), 상기 리드선들이 증착된 글래스 패널(430)로 이루어진 하부와, 4개의 패드(Pad1, Pad2, Pad3, Pad4)와 종단저항(RL)과 차동형 신호를 수신받는 차동증폭기(421)를 포함하는 베어 다이(bare die) 수준에 해당하는 IC의 수신단(420)으로 구성된다.
상기 하부의 글래스 패널(430) 위에 증착된 도전성 리드(400′, 410′)와 베어 다이(bare-die)수준 IC의 수신단(420)에 포함된 패드(Pad1, Pad2, Pad3, Pad4)와의 전기적인 결합을 위해 부가되는 제1범퍼(bump1), 제2범퍼(bump2), 제3범퍼(bump3)와 그리고 제4범퍼(bump4)를 구비하여, 상부의 집적회로를 하부의 글래스 패널에 접착하는 방식으로 칩온 글래스(COG)공정이 이루어진다. 상술한 과정을 통해서 패키지화된 회로의 구체적인 동작과 종단특성에 대해서는 후술하는 도 4b에서 상세하게 설명하기로 한다.
도 4b는 상기 도 4a의 방법으로 이루어진 차동형 신호(Differential Signal)의 전송에 적합한 형태의 수신단(420) 구성으로, 비반전신호측(+) 전송선과 반전신호측(-) 신호를 전달하는 전송선로를 구비하고, 반전 및 비반전 신호측 선로의 종단으로부터 각각 2개씩 총 4개의 패드를 설치하여 반전 및 비반전 전송선로 종단으로부터 연결된 패드를 수신단(420) 내부의 종단저항으로 연결하여 임피던스 정합을 구성하도록 하고, 비반전 선로와 연결된 하나의 패드는 수신단(420) 차동증폭기의 비반전 입력으로 하고, 반전 선로의 종단에 연결된 나머지 하나의 패드는 수신단(420) 차동증폭기의 반전 입력으로 하는 것을 특징으로 한다.
상측 전송선로(400)는 차동신호의 비반전(+) 신호를 전송하는 데이터 라인이고, 하측 전송선로(410)는 차동신호의 반전(-)신호를 전송하는 데이터 라인에 해당한다.
패드1(Pad1)은 상측 전송선로(400)의 종단으로부터 전압신호를 입력받기 위한 칩셋상의 수신단(420) 입력 단자이다.
패드2(Pad2)는 상측 전송선로(400)의 종단으로부터 임피던스 정합을 위한 칩 내부의 종단저항과 결합하기 위한 칩셋상의 수신단(420) 입력 단자이다.
패드3(Pad3)은 반전 차동신호를 전송하는 하측 전송선로(410)의 종단으로부터 상기 칩셋 내부의 종단저항과 연결하기 위한 칩 상의 수신단(420) 입력 단자이다.
패드4(Pad4)는 반전 차동신호를 전송하는 하측 전송선로(410)의 종단으로부터 상기 수신단(420)의 차동증폭기의 반전입력으로 하기 위한 칩 상의 수신단(420) 입력 단자이다.
패키지 저항(RPKG1, RPKG2, RPKG3, RPKG4)들은 상기 패드1, 패드2, 패드3 그리고 패드4의 구성과 관련하여 4개의 패드를 통해서 외부로부터 데이터를 입력받기 위한 구성을 했을 때 필연적으로 따르는 패키지 공정에서 발생하는 저항이다. 도 4a를 참조하면, 각각의 저항은 범퍼1, 범퍼2, 범퍼3, 범퍼4에 의해 리드와 패드의 결합을 이루면서 형성되는 접촉저항에 기인하고 있다. 특히 디스플레이 패널 공정에서는 칩온 글래스(COG)공정의 경우, 글래스 패널과 접속되는 베어 다이(Bare Die)간의 도전성 범퍼에 의한 접촉저항이 지배적인 크기를 가진다. 또한 패키지 저항은 공정변화와 시간의 경과에 따라 변동하는 특성을 가지게 되며, 저전압 고속 데이터 전송에서는 임피던스 정합의 어려움과 전압강하를 야기하는 바람직하지 못한 접촉 저항이다.
종단저항(RL)은 칩의 내부에 내장되어 패드2(Pad2)와 패드3(Pad3) 사이에 연결되며, 수신 신호의 수신측으로의 전달과 상관없는 임피던스 정합만을 담당하는 저항이다. 임피던스 정합을 위한 종단저항(RL)의 연결은 상측 비반전 차동신호를 전달하는 전송선로(400)와 제2패키지 저항(RPKG2) 그리고 제3패키지 저항(RPKG3)과 하측의 반전 차동신호를 전달하는 전송선로(410)와 직렬 결합 구성을 하게 된다. 결과적으로 전송선에서 보이는 수신단(420)의 입력입피던스는 RPKG2+ RL+ RPKG3의 크기를 나타내므로, 이값을 ZO와 같이 만들기 위해서 종단저항 RL값을 조정하면, 임피던스 부정합 문제를 해결할 수 있다. 종단저항(RL)을 조정하기 위한 수단은 상술한 싱글엔드(Single-Ended)형 수신단에 해당하는 실시예1과 마찬가지로, 시스템의 초기화시 패기지 저항(RPKG2+ RPKG3)의 크기를 구하는 저항측정 수단과, 측정된 패키지 저항을 고려하여 임피던스 정합이 이루어지는 저항(RL)값을 종단저항으로 선택하는 종단저항 조정회로를 추가할 수 있다. 혹은 송신단에서 상기 전송선로의 조정 이전의 저항값을 기준으로 기준 인가 전압에 대하여 송신단의 전압 강하의 정도를 측정하여 패키지 저항의 크기를 계산할 수 있고, 이러한 방법으로 송신단에서 측정된 패키지 저항값에 따라 수신단의 조정 회로를 통해서 임피던스 정합이 이루어지는 종단저항을 선택할 수 있다. 또는 디스플레이 장치부 제작시에 패키지 저항을 측정하여 종단저항 값을 결정할 수도 있다.
연산증폭기(421)는 차동 증폭기로서 비반전 입력단으로는 패드1(Pad1)으로부터 입력되는 신호를 전달받고, 반전 입력단으로는 패드4(Pad4)로부터 반전 차동신호를 전달받아 신호를 처리하는 집적회로로 전송하게 된다. 연산증폭기(421)의 반전 및 비반전 입력단자의 전류는 무시할 정도로 작기 때문(IOP=ION=0)에 제1패키지 저항(RPKG1)이나 제4패키지 저항(RPKG4)에 의한 전압강하가 거의 없는 반전 및 비반전 차동 전압 신호를 입력으로 받을 수 있다. 수신 회로에 입력단으로의 연산증폭기(421)의 사용은 이 분야에 통상적인 지식을 습득한 자들에게는 자명한 사실이다.
상술한 구성을 통한 본 발명의 저전압 디지털 신호 수신단은, 조정가능한 종 단저항으로 입력되는 경로와, 연산증폭기와 같은 전류가 흐르지 않는 전압 입력단을 가진 수신단으로 입력되는 경로를 추가하여 구성하였다. 이러한 구성은 변화하는 패키지 저항의 대해 효과적인 임피던스 정합동작과, 패키지 저항에 의한 수신단의 입력신호 감소효과를 동시에 해결하였다. 이상의 수단은 패키지 저항을 무시할 수 없는 많은 경우의 디지털 데이터 전송시스템의 전송속도 향상과 수신 효율을 높이는 인터페이스를 구성할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명의 저압 차동신호의 수신단은 칩온 글래스(COG)공정에서 발생하는 범퍼저항이나, 기타 기생요소들로 인한 패키지 저항의 변화에 의한 임피던스 부정합과 수신 전압강하 문제를 추가적인 패드의 설치로 동시에 해결하는 수단과 방법을 제공하여 패키지 저항 변동의 변동에도 불구하고 전송선로의 고속화와 고품질의 데이터 전송을 실현할 수 있다.

Claims (21)

  1. 저전압 디지털 데이터의 수신 회로에 있어서,
    전송선로와;
    상기 전송선로의 종단 노드로부터 제 1 패키지 저항을 경유하여 입력단으로 신호를 전달하는 제 1 경로와;
    상기 전송선로의 종단 노드와 연결되고 제 2 패키지 저항을 경유하여 종단저항으로 연결되는 제 2 경로를 포함하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
  2. 제 1 항에 있어서,
    상기 제 1 패키지 저항 및 제 2 패키지 저항은 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하는 범퍼에 의한 접촉저항인 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
  3. 제 1 항에 있어서,
    상기 제 1 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 1 패드를 더 포함하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
  4. 제 1 항에 있어서,
    상기 입력단은 연산증폭기의 입력 단자인 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
  5. 제 1 항에 있어서,
    상기 제 2 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 2 패드를 더 포함하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
  6. 제 1 항에 있어서,
    상기 종단저항의 조정을 통해서 임피던스 정합을 구현하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
  7. 제 6 항에 있어서,
    시스템의 초기화 시, 상기 제 2 패키지 저항을 측정하고, 측정된 상기 제 2 패키지 저항값과 전송선로의 특성임피던스를 고려하여 임피던스 정합이 이루어지는 종단저항으로 조정하는 종단저항 조정회로를 더 포함하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
  8. 제 1 항에 있어서,
    상기 입력단은 고 임피던스 입력 단자인 것을 특징으로 하는 저전압 디지털 데이터의 수신 회로.
  9. 차동 신호형 저전압 디지털 데이터의 수신 회로에 있어서,
    비반전 신호를 전송하는 제 1 전송선로와;
    반전 신호를 전송하는 제 2 전송선로와;
    상기 제 1 전송선로의 종단 노드로부터 제 1 패키지 저항을 경유하여 입력단의 비반전 단자로 전달하는 제 1 경로와;
    상기 제 1 전송선로의 종단 노드로부터 제 2 패키지 저항을 경유하여 종단저항으로 연결되는 제 2 경로와;
    상기 제 2 전송선로의 종단 노드로부터 제 3 패키지 저항을 경유하여 상기 종단저항의 반대측 노드로 연결되는 제 3 경로와;
    상기 제 2 전송선로의 종단 노드로부터 제 4 패키지 저항을 경유하여 입력단의 반전 단자로 전달하는 제 4 경로를 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
  10. 제 9 항에 있어서,
    상기 제 1 패키지 저항과 제 2 패키지 저항과 제 3 패키지 저항과 그리고 제 4 패키지 저항은 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하는 범퍼에 의한 접촉저항인 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
  11. 제 9 항에 있어서,
    상기 제 1 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 1 패드를 더 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
  12. 제 9 항에 있어서,
    상기 제 2 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 2 패드를 더 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
  13. 제 9 항에 있어서,
    상기 제 3 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 3 패드를 더 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
  14. 제 9 항에 있어서,
    상기 제 4 경로는 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하기 위해 집적회로에 제 4 패드를 더 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
  15. 제 9 항에 있어서,
    상기 제 1 경로 및 상기 제 4 경로는 각각 차동증폭기에 해당하는 상기 입력단의 비반전 및 반전 단자로 연결되며, 입력전류가 흐르지 않는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
  16. 제 9 항에 있어서,
    상기 제 2 패키지 저항과 상기 제 3 패키지 저항과 직렬로 연결되는 상기 종단저항의 조정에 의해서 임피던스 정합이 이루어지는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
  17. 제 16 항에 있어서,
    시스템의 초기화 시에, 상기 제 2 패키지 저항 및 상기 제 3 패키지 저항을 측정하고, 측정된 저항값과 전송선로의 특성임피던스를 고려하여 임피던스 정합이 이루어지는 종단저항으로 조정하는 종단저항 조정회로를 더 포함하는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
  18. 제 9 항에 있어서,
    상기 수신 회로는 공정의 변화에 따라 변동하는 상기 제 1 패키지 저항 내지 제 4 패키지 저항에 대해 상기 종단저항의 조정을 통하여 임피던스 정합을 구현함과 동시에 제 1 경로와 제 4 경로를 통해서 전압강하가 없는 차동 신호를 입력받는 것을 특징으로 하는 차동 신호형 저전압 디지털 데이터의 수신 회로.
  19. 저전압 디지털 데이터 수신방법에 있어서,
    전송선로의 종단으로부터 제 1 패키지 저항을 경유하여 종단저항으로 연결되는 경로와;
    전송선로의 종단으로부터 제 2 패키지 저항을 경유하여 수신 회로의 고 임피던스 입력단으로 연결되는 추가 경로를 구성하되,
    상기 종단저항을 조정하여 임피던스 정합을 구현하는 동시에 상기 추가 경로를 통해서는 전압강하가 없는 수신 신호를 입력받는 것을 특징으로 하는 저전압 디지털 데이터의 수신 방법.
  20. 제 19 항에 있어서,
    상기 제 1 내지 제 2 패키지 저항은 상기 수신 회로가 칩온 글래스(COG) 공정으로 제작되는 집적회로의 일부일 경우 집적회로와 글래스 패널을 전기적으로 결합하는 범퍼들에 의한 접촉저항인 것을 특징으로 하는 저전압 디지털 데이터의 수신 방법.
  21. 제 19 항에 있어서,
    상기 고 임피던스 입력단은 연산증폭기의 입력 단자로 구성하는 것을 특징으로 하는 저전압 디지털 데이터의 수신 방법.
KR1020050022410A 2005-03-17 2005-03-17 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치 Expired - Fee Related KR100697281B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050022410A KR100697281B1 (ko) 2005-03-17 2005-03-17 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치
US11/244,831 US7499676B2 (en) 2005-03-17 2005-10-06 Low voltage differential signaling transceiver
CN2005101362477A CN1835485B (zh) 2005-03-17 2005-12-23 低电压差分信号接收器
TW94146904A TWI317573B (en) 2005-03-17 2005-12-28 Low voltage differential signaling transceiver and operating method thereof
JP2006060322A JP2006262460A (ja) 2005-03-17 2006-03-06 低電圧差動信号の送受信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050022410A KR100697281B1 (ko) 2005-03-17 2005-03-17 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20060100685A KR20060100685A (ko) 2006-09-21
KR100697281B1 true KR100697281B1 (ko) 2007-03-20

Family

ID=37003092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050022410A Expired - Fee Related KR100697281B1 (ko) 2005-03-17 2005-03-17 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치

Country Status (3)

Country Link
US (1) US7499676B2 (ko)
KR (1) KR100697281B1 (ko)
CN (1) CN1835485B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019604B1 (ko) * 2007-05-07 2011-03-07 내셔널 세미콘덕터 코포레이션 유리 상에 형성된 수신 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780942B1 (ko) * 2005-08-26 2007-12-03 삼성전자주식회사 신호 전송 장치 및 신호 전송 방법
US20080218292A1 (en) * 2007-03-08 2008-09-11 Dong-Uk Park Low voltage data transmitting circuit and associated methods
US20090088104A1 (en) * 2007-09-27 2009-04-02 Himax Technologies Limited Method and System for Supporting a High-Speed Wireless Communication Platform
KR20100062216A (ko) * 2008-12-01 2010-06-10 삼성전자주식회사 송수신 시스템 및 신호 송수신 방법
CN102684634B (zh) * 2011-03-14 2015-05-20 瑞昱半导体股份有限公司 传送/接收电路以及传送/接收电路阻抗校正方法
KR101268852B1 (ko) * 2011-09-21 2013-05-29 포항공과대학교 산학협력단 유에스비 주변 장치 및 그의 송신 전력 감소 방법
US10614766B2 (en) * 2016-05-19 2020-04-07 Novatek Microelectronics Corp. Voltage regulator and method applied thereto
CN107045861B (zh) * 2017-03-24 2020-06-26 惠科股份有限公司 差分信号传输电路和显示装置
KR102377201B1 (ko) 2017-07-11 2022-03-21 에스케이하이닉스 주식회사 트랜시버
JP7238553B2 (ja) * 2019-04-02 2023-03-14 セイコーエプソン株式会社 Ｌｖｄｓドライバー回路、集積回路装置、発振器、電子機器及び移動体
CN114884530B (zh) * 2022-04-20 2024-04-19 星宸科技股份有限公司 一种有线收发器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62176153A (ja) 1986-01-29 1987-08-01 Nec Corp Ｉｃパツケ−ジ
JPH09130226A (ja) * 1995-10-26 1997-05-16 Hitachi Ltd 半導体集積回路装置と小振幅信号受信方法
KR20010007001A (ko) * 1999-04-22 2001-01-26 마츠시타 덴끼 산교 가부시키가이샤 쌍방향 신호전송회로 및 버스시스템
KR100297904B1 (ko) 1997-07-08 2001-08-07 가나이 쓰도무 출력 저항값의 자동 조정 기능을 갖는반도체 집적 회로 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0655839B1 (en) 1993-11-29 2007-01-03 Fujitsu Limited Electronic system for terminating bus lines
SE515490C2 (sv) 1993-12-03 2001-08-13 Ericsson Telefon Ab L M Signaleringssystem
US6148220A (en) * 1997-04-25 2000-11-14 Triquint Semiconductor, Inc. Battery life extending technique for mobile wireless applications
JP3437917B2 (ja) * 1997-09-26 2003-08-18 シャープ株式会社 受光増幅装置
GB9800440D0 (en) 1998-01-10 1998-03-04 Wood John Digital reflection internet
JP2000013190A (ja) 1998-06-19 2000-01-14 Kokusai Electric Co Ltd 受信機の整合回路自動調整装置
KR100313243B1 (ko) * 1998-12-31 2002-06-20 구본준, 론 위라하디락사 데이터 전송 장치 및 그 방법
US6605931B2 (en) * 2000-11-07 2003-08-12 Microsemi Corporation Switching regulator with transient recovery circuit
CN1260883C (zh) * 2001-11-05 2006-06-21 瑞昱半导体股份有限公司 阻抗匹配电路
KR100466981B1 (ko) * 2002-03-04 2005-01-24 삼성전자주식회사 저전압 불휘발성 반도체 메모리 장치
JP3916502B2 (ja) * 2002-04-26 2007-05-16 富士通株式会社 出力回路
US6639434B1 (en) 2002-10-07 2003-10-28 Lattice Semiconductor Corporation Low voltage differential signaling systems and methods
US6720805B1 (en) 2003-04-28 2004-04-13 National Semiconductor Corporation Output load resistor biased LVDS output driver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62176153A (ja) 1986-01-29 1987-08-01 Nec Corp Ｉｃパツケ−ジ
JPH09130226A (ja) * 1995-10-26 1997-05-16 Hitachi Ltd 半導体集積回路装置と小振幅信号受信方法
KR100297904B1 (ko) 1997-07-08 2001-08-07 가나이 쓰도무 출력 저항값의 자동 조정 기능을 갖는반도체 집적 회로 시스템
KR20010007001A (ko) * 1999-04-22 2001-01-26 마츠시타 덴끼 산교 가부시키가이샤 쌍방향 신호전송회로 및 버스시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019604B1 (ko) * 2007-05-07 2011-03-07 내셔널 세미콘덕터 코포레이션 유리 상에 형성된 수신 장치
US8253526B2 (en) 2007-05-07 2012-08-28 Texas Instruments Incorporated Termination compensation for differential signals on glass

Also Published As

Publication number Publication date
KR20060100685A (ko) 2006-09-21
CN1835485B (zh) 2011-08-17
US7499676B2 (en) 2009-03-03
US20060234650A1 (en) 2006-10-19
CN1835485A (zh) 2006-09-20

Similar Documents

Publication Publication Date Title
US7372292B2 (en) Signal transmitting device suited to fast signal transmission
KR20060100685A (ko) 패키지 저항 변화에 따른 임피던스 부정합과 전압강하를방지할 수 있는 수신 방법 및 장치
US8175172B2 (en) High speed digital galvanic isolator with integrated low-voltage differential signal interface
TW201142449A (en) Chip-on-glass type liquid crystal display device
CN105264785B (zh) 极高频率通信芯片
EP1017196A2 (en) Method and system of data transmission using differential and common mode data signaling
US11011886B2 (en) Packaging of a directly modulated laser chip in photonics module
JP5269472B2 (ja) ガラス上の差動信号に対する終端補償
KR100672999B1 (ko) 데이터 송신회로 및 그것의 출력 전압 조정 방법
EP3381138B1 (en) On-chip test interface for voltage-mode mach-zehnder modulator driver
JP3438375B2 (ja) 信号伝送装置及び信号受信モジュール
JP3597830B2 (ja) 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法
Ahn et al. A 2-Gbaud 0.7-V swing voltage-mode driver and on-chip terminator for high-speed NRZ data transmission
JP2006262460A (ja) 低電圧差動信号の送受信システム
TWI317573B (en) Low voltage differential signaling transceiver and operating method thereof
KR20120044518A (ko) 평판표시장치
CN117526986A (zh) 信号传输通道的阻抗匹配方法及装置
JP3613265B2 (ja) ボード
JP3339521B2 (ja) 信号伝送回路
CN102938831B (zh) 电子装置的控制电路以及显示装置
CN120475622A (zh) 用于具有d-phy功能和c-phy功能的ic芯片的pcb以及包括该ic芯片的pcb组件
JP2713191B2 (ja) 電気伝送路のスキュー調整方法及びスキュー調整装置並びにスキュー測定器
JPH0613937A (ja) インタフェースケーブルの伝送特性補償回路
JPH066389A (ja) 電子回路装置
JP2001358574A (ja) 信号伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-3-3-R10-R15-oth-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-3-3-R10-R16-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 18

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20250314

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

H13 Ip right lapsed

Free format text: ST27 STATUS EVENT CODE: N-4-6-H10-H13-OTH-PC1903 (AS PROVIDED BY THE NATIONAL OFFICE); TERMINATION CATEGORY : DEFAULT_OF_REGISTRATION_FEE

Effective date: 20250314

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20250314

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000