KR100764458B1 - 전극층, 이를 구비하는 발광소자 및 전극층 제조방법 - Google Patents

전극층, 이를 구비하는 발광소자 및 전극층 제조방법 Download PDF

Info

Publication number
KR100764458B1
KR100764458B1 KR1020040068295A KR20040068295A KR100764458B1 KR 100764458 B1 KR100764458 B1 KR 100764458B1 KR 1020040068295 A KR1020040068295 A KR 1020040068295A KR 20040068295 A KR20040068295 A KR 20040068295A KR 100764458 B1 KR100764458 B1 KR 100764458B1
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
light emitting
electrode
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040068295A
Other languages
English (en)
Other versions
KR20050079209A (ko
Inventor
곽준섭
남옥현
성태연
송준오
Original Assignee
삼성전기주식회사
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 광주과학기술원 filed Critical 삼성전기주식회사
Priority to US10/978,811 priority Critical patent/US20050167681A1/en
Priority to EP04256921A priority patent/EP1562236A3/en
Priority to CNA2004100946734A priority patent/CN1652362A/zh
Priority to JP2005022703A priority patent/JP2005223326A/ja
Publication of KR20050079209A publication Critical patent/KR20050079209A/ko
Application granted granted Critical
Publication of KR100764458B1 publication Critical patent/KR100764458B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

전극층, 이를 구비하는 발광소자 및 그 제조방법이 개시되어 있다. 여기서, 본 발명은 p형 화합물 반도체 상에 제1 및 제2 전극층이 순차적으로 적층되어 형성된 전극층에 있어서, 상기 제1 전극층은 인듐산화물(In2O3)에 첨가원소가 첨가되어 형성된 것을 특징으로 하는 전극층을 제공하고, 이를 구비하는 발광소자, 예컨대 LED, LD를 제공하며, 상기 전극층의 제조방법을 제공한다. 상기 첨가원소는 Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La 계열의 원소 중 적어도 하나를 포함하는 것을 특징으로 한다.

Description

전극층, 이를 구비하는 발광소자 및 전극층 제조방법{Electrode layer, light generating device comprising the same and method of forming the same}
도 1은 종래 전극층을 구비하는 발광소자를 보여주는 단면도이다.
도 2는 본 발명에 따른 전극층을 보여주는 단면도이다.
도 3a는 본 발명의 제 1 실시예로서 형성된 전극층(MIO/Au)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.
도 3b는 도 3a의 전극층(MIO/Au)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.
도 4a는 본 발명의 제 2 실시예로서 형성된 전극층(CIO/ZITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.
도 4b는 도 4a의 전극층(CIO/ZITO)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.
도 5a는 본 발명의 제 3 실시예로서 형성된 전극층(CIO/ITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.
도 5b는 도 5a의 전극층(CIO/ITO)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.
도 6은 본 발명의 제 4 실시예로서 형성된 전극층(MIO/ITO)에 대해 전류-전 압 특성을 측정한 결과를 나타낸 그래프이다.
도 7은 본 발명의 제 5 실시예로서 형성된 전극층(CIO/Au)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.
도 8 및 도 9는 본 발명에 따른 전극층이 구비된 발광소자를 보여주는 단면도이다.
도 10은 본 발명에 따른 전극층의 제조방법을 보여준다.
< 도면의 주요부분에 대한 부호의 설명 >
6:n-GaN층 8:활성층
10:p-GaN층 12, 22a:제1전극층
14, 22b:제2전극층 20:p형 화합물 반도체층
22:p형 전극층 100:기판
102:n-GaN층 104:활성층
106:p-GaN층 108:p형 전극
120:n형 전극 204:n-클래드층
206:n-도파층 208:활성층
210:p-도파층 212:p-클래드층
214:p-GaN층 216:보호막
218:p형 전극 220:n형 전극
300:p형 화합물 반도체층 310:제1전극층
320:제2전극층 330:p형 전극층
본 발명은 소정의 물질층과 그 제조방법 및 상기 물질층을 구비하는 소자에 관한 것으로서, 보다 자세하게는 전극층과 그 제조방법 및 그를 구비하는 발광소자에 관한 것이다.
LED(Light Emitting Diode)와 LD(Laser Diode) 같은 발광소자는 구동 전압이 낮은 것이 바람직하다. 또한, 낮은 구동 전압에서 보다 높은 광 방출 효율을 얻는 것이 바람직하다.
구동 전압을 낮추기 위해, 발광소자의 전극층에서 활성층에 이르는 전류 유입경로의 폭을 제한하여 활성층의 제한된 영역에서만 광이 발진되도록 전극층과 활성층사이에 형성된 물질층의 구비된 형태를 변형한 발광소자가 널리 사용되고 있다.
그러나 발광소자의 구동전압을 낮추기 위해서는 무엇보다 전극층을 비롯해서 전극층과 활성층사이에 형성된 물질층의 저항을 낮추는 것이 선행되어야 한다.
특히, 전극층은 광 발진을 위한 전류가 처음 통과하는 물질층이면서 화합물 반도체층, 예컨대 p형 GaN계 화합물 반도체층과 오믹 접촉되어 있기 때문에, 전극층의 저항을 낮추는 것이 발광소자의 구동 전압을 낮추는데 매우 중요하다.
도 1은 종래 전극층을 구비하는 발광소자를 보여주는 단면도이다.
도 1을 참조하면 n-GaN층(6), 활성층(8) 및 p-GaN층(10)이 순차적으로 적층 되어 있고, p-GaN층(10) 상에 p형 전극으로써 제1 및 제2 전극층(12, 14)이 순차적으로 형성되어 있다. 제1 및 제2 전극층(12, 14)은 각각 니켈(Ni)층 및 골드(Au)층이다.
이러한 종래 기술에 의한 발광소자의 경우, 제1 및 제2 전극층(12, 14)의 열역학적 관계에 의존하여 p형 전극이 형성되기 때문에, p형 전극을 형성하는데 사용될 수 있는 물질이 제한되는 문제가 있다.
또한 p형 전극을 니켈층 및 골드층으로 구성하는 경우, p형 전극의 저항이 높고, 투과율이 낮아질 수 있으므로, 그 사용이 제한될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 저항이 낮고, 투과율이 높은 전극층을 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 전극층을 구비하는 발광소자를 제공함에 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 전극층의 제조 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 제1 및 제2 전극층이 순차적으로 적층되어 형성된 전극층에 있어서, 상기 제1 전극층은 인듐산화물(In2O3)에 첨가원소가 첨가되어 형성된 것을 특징으로 하는 전극층을 제공한다.
상기 첨가원소는 Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La 계열의 원소 중 적어도 하나를 포함할 수 있다.
또한, 상기 첨가원소의 첨가비는 0.001 내지 49 오토믹(atomic) 퍼센트이다.
또한, 상기 제1 전극층은 0.1 나노미터 내지 500나노미터의 두께로 형성할 수 있다.
상기 제2 전극층은 금속층 또는 도전성을 갖는 투명한 산화물층이다. 이때, 상기 금속층은 골드(Au), 팔라듐(Pd), 백금(Pt) 또는 루테늄(Ru)으로 형성될 수 있다. 상기 산화물층은 ITO(Indium Tin Oxide; 인듐 주석 산화물), ZITO(Zinc-doped Indium Tin Oxide; 아연이 도핑된 인듐 주석 산화물), ZIO(Zinc Indium Oxide; 아연 인듐 산화물), GIO(Gallium Indium Oxide; 갈륨 인듐 산화물), ZTO(Zinc Tin Oxide; 아연 인듐 산화물), FTO(Fluorine-doped Tin Oxide; 플루오르가 도핑된 주석 산화물), AZO(Aluminium-doped Zinc Oxide; 알루미늄이 도핑된 아연 산화물), GZO(Gallium-doped Zinc Oxide; 갈륨이 도핑된 아연 산화물), In4Sn3O12 또는 Zn1-xMgxO(Zinc Magnesium Oxide; 아연 마그네슘 산화물, 0≤x≤1)으로 형성될 수 있다.
또한, 상기 제2 전극층은 0.1 나노미터 내지 500나노미터의 두께로 형성할 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 n형 및 p형 전극층사이에 적어도 n형 화합물 반도체층, 활성층 및 p형 화합물 반도체층을 구비하는 발광소자에 있어서, 상기 p형 전극층은 제1 및 제2 전극층이 순차적으로 적층되어 형 성된 것이고, 상기 제1 전극층은 인듐산화물(In2O3)에 첨가원소가 첨가되어 형성된 것을 특징으로 하는 발광소자를 제공한다.
본 발명은 상기 또 다른 기술적 과제를 달성하기 위하여, 기판 상에 제1 전극층을 형성하는 단계, 상기 제1 전극층 상에 제2 전극층을 형성하는 단계, 및 상기 제2 전극층이 형성된 결과물을 어닐링(annealing)하는 단계를 포함하되, 상기 제1 전극층은 인듐산화물(In2O3)에 첨가원소를 첨가하여 형성하는 것을 특징으로 하는 전극층 형성방법을 제공한다.
상기 결과물에 대한 열처리는 반응기 내에 질소, 아르곤, 헬륨, 산소, 수소, 공기 중 적어도 하나를 포함하는 기체 분위기에서 200℃ 내지 700℃로, 10초 내지 2시간 동안 수행할 수 있다.
또한, 상기 제1 전극층 및 제2 전극층은 전자빔 및 열에 의한 증착기(e-beam & thermal evaporator)를 이용하여 형성할 수 있다.
본 발명에 의한 전극층은 저항이 낮고 투과율이 높다. 따라서 상기 전극층을 발광소자에 구비하는 경우, 발광소자의 구동전압을 낮출 수 있고, 투과율은 높일 수 있다. 결국, 본 발명의 발광소자의 발광 효율은 종래보다 훨씬 높아진다.
이하, 본 발명의 실시예에 의한 전극층과 이를 구비하는 발광소자와 상기 전극층의 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다.
먼저, 본 발명의 실시예에 의한 전극층에 대해 설명한다.
도 2는 본 발명에 따른 전극층을 보여주는 단면도이다.
도 2를 참조하면, p형 화합물 반도체층(20) 상에 p형 전극층(22)이 구비되어 있다. p형 전극층(22)은 순차적으로 적층된 제1 및 제2 전극층(22a, 22b)을 포함한다. 상기 제1 전극층(22a)은 인듐산화물, 예를 들면 In2O3에 첨가원소가 첨가되어 형성된 것이다.
상기 첨가원소는 상기 인듐산화물의 밴드갭(band gap), 전자친화도(electron affinity) 및 일함수(work function)를 조절하여 제1 전극층(22a)의 오믹 특성을 향상시킬 수 있는 원소인 것이 바람직하다.
이러한 첨가원소로써 p형 화합물 반도체층(20)의 실효 캐리어 농도를 높일 수 있고, p형 화합물 반도체층(20)을 이루고 있는 화합물 중 질소 이외의 성분과 반응성이 좋은 금속이 사용될 수 있다.
예를 들면 p형 화합물 반도체층(20)이 GaN계 화합물인 경우, 상기 첨가원소는 질소보다 갈륨(Ga)에 대해 우선적으로 반응하는 원소일 수 있다.
이 경우, p형 화합물 반도체층(20)의 갈륨(Ga)과 제1전극층(22a)의 반응에 의해 p형 화합물 반도체층(20)의 표면에 갈륨 공공(vacancy)을 형성하게 된다. p형 화합물 반도체층(20)에 형성되는 갈륨 공공은 p형 도펀트로 작용하므로 p형 화합물 반도체층(20)과 제1전극층(22a)의 반응에 의해 p형 화합물 반도체층(20) 표면의 실효 p형 캐리어 농도는 증가하게 된다.
또한, 제1전극층(22a)은 형성 과정에서 p형 화합물 반도체층(20) 표면 위에 잔류하며, p형 화합물 반도체층(20)과 제1전극층(22a)의 계면에서 캐리어 흐름에 장애물 역할을 하는 자연산화층인 갈륨산화물(Ga2O3)과 반응하여 투명 전도성 산화물을 형성할 수 있는 소재로 구성할 수 있다. 이 경우 제1전극층(22a)과 p형 화합물 반도체층(20)의 계면에서 터널링 전도 현상을 발생시켜 오믹특성을 향상시킬 수 있다.
이러한 조건을 만족시킬 수 있는 상기 첨가원소는 Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La 계열의 원소이며, 제1 전극층(22a)은 이들 원소 중 적어도 하나를 포함하는 것이 바람직하다.
바람직하게는 인듐산화물에 대한 상기 첨가원소의 첨가비율은 0.001 내지 49 오토믹(atomic)퍼센트 정도이다. 여기서 오토믹(atomic) 퍼센트는 첨가되는 원소수 상호간의 비율을 말한다.
제1전극층(22a)이 인듐산화물인 경우, 그 두께는 0.1 나노미터 내지 500나노미터 정도이다. 상기 제2 전극층(22b)은 금속층 또는 도전성을 갖는 투명한 산화물층이다. 이때, 상기 금속층은 골드(Au), 팔라듐(Pd), 백금(Pt) 또는 루테늄(Ru)으로 형성될 수 있다. 상기 산화물층은 ITO(Indium Tin Oxide; 인듐 주석 산화물), ZITO(Zinc-doped Indium Tin Oxide; 아연이 도핑된 인듐 주석 산화물), ZIO(Zinc Indium Oxide; 아연 인듐 산화물), GIO(Gallium Indium Oxide; 갈륨 인듐 산화물), ZTO(Zinc Tin Oxide; 아연 인듐 산화물), FTO(Fluorine-doped Tin Oxide; 플루오르가 도핑된 주석 산화물), AZO(Aluminium-doped Zinc Oxide; 알루미늄이 도핑된 아연 산화물), GZO(Gallium-doped Zinc Oxide; 갈륨이 도핑된 아연 산화물), In4Sn3O 12 또는 Zn1- xMgxO(Zinc Magnesium Oxide; 아연 마그네슘 산화물, 0≤x≤1)으로 형성될 수 있다. 이러한 산화물층의 예를 들면, Zn2In2O5층, GaInO3 층, ZnSnO3층, F-doped SnO2층, Al-doped ZnO층, Ga-doped ZnO층, MgO층, ZnO층 등이 있다. 제2전극층(22b)의 두께는 0.1 나노미터 내지 500나노미터 정도이다.
도 3a는 본 발명의 제 1 실시예로서 형성된 전극층(MIO/Au)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.
제 1 실시예로서 형성된 전극층은 MIO(Magnesium-doped Indium Oxide; 마그네슘이 도핑된 인듐산화물)로 형성된 제 1 전극층(22a)과 그 위에 Au(골드)로 형성된 제 2 전극층(22b)을 구비한다. 상기 제 1 전극층(22a) 및 제 2 전극층(22b)은 각각 100nm 및 5nm의 두께로 형성되었다.
본 발명자는 본 발명에 따른 전극층의 저항 및 전압특성을 측정하기 위해, p형 GaN층 상에 제1전극층(22a)을 100nm의 두께로 형성한 다음, 상기 제1전극층(22a) 상에 제2전극층(22b)을 5nm의 두께로 형성하였다.
구체적으로, 4-5×1017cm-3의 캐리어 농도를 갖는 질화갈륨(GaN)을 주성분으로 한 p형 GaN층(20) 상에 앞서 열거된 첨가원소 중의 하나인 마그네슘을 인듐산화물에 첨가한 MIO(Mg-doped Indium Oxide; 마그네슘이 도핑된 인듐산화물)로 제1전극층(22a)을 형성한 다음, 제1 전극층(22a)상에 Au로 제2전극층(22b)을 증착하였다. 이후, 본 발명자는 이렇게 형성한 결과물에 대한 전기적 특성을 측정하였다. 상기 전극층(MIO/Au)에 대한 전기적 특성은 어닐링 전, 즉 증착한 직후(as- deposition)와 430℃ 및 530℃에서 각각 어닐링한 경우에 대해 측정하였다. 상기 결과물에 대한 어닐링은 각각 공기 분위기에서 1분동안 실시하였다. 도 3a는 상기 전극층(MIO/Au)의 전기적 특성을 측정한 결과를 보여준다. 열처리 온도가 증가할수록 전류-전압 그래프의 기울기가 증가(저항이 감소)하는데, 430℃에서 열처리한 후 가장 높은 기울기를 보였다.
도 3a를 통해 알 수 있는 바와 같이 어닐링(annealing) 전에는 정류성 거동을 의미하는 비선형 전류-전압 특성을 보여주지만, 어닐링 후에는 오믹접촉거동을 의미하는 선형적인 전류-전압 특성을 보여준다. 그리고 10-3 내지 10-5Ωcm 2 정도의 낮은 비접촉저항을 갖는 것을 알 수 있다.
한편, p형 화합물 반도체층(20)과 접촉하는 제1전극층(22a)의 전기적 특성을 결정하는 밴드갭(band gap), 전자친화도(electron affinity) 및 일함수(work function)를 조절하기 위해, 소정의 원소가 도핑 또는 혼합에 의해 첨가된 인듐산화물은 빛 투과도와 전도도가 우수한 산화물이다. 이러한 산화물로 형성된 제1전극층(22a)은 어닐링시 p형 화합물 반도체층(20) 상부에 존재하는 산화층인 갈륨산화물(Ga2O3)과 반응하여 투명전도성 산화물인 GaInO3를 형성한다. 이 결과, p형 화합물 반도체층(20) 표면에 갈륨공공을 형성하여 p형 화합물 반도체층(20) 표면부근의 실효 홀 농도가 증가된다. 이때 상기 GaInO3은 큰 일함수 값을 갖고 있으므로 p형 화합물 반도체층(20)과의 접촉시 쇼트키 장벽의 높이와 폭을 낮추어 오믹접촉 특성을 향상시킬 뿐만아니라 우수한 빛 투과도를 제공한다.
도 3b는 본 발명의 제 1 실시예로서 형성된 전극층(MIO/Au)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.
여기에서, 상기 전극층(MIO/Au)은 430℃의 온도 및 공기 분위기에서, 1분동안 어닐링되었다. 도 3b를 참조하면, p형 전극층으로서 본 발명에 의한 전극층(MIO/Au)이 적용될 경우, 청색 발광다이오드의 구동전압 특성이 향상됨을 알 수 있다.
도 4a는 본 발명의 제 2 실시예로서 형성된 전극층(CIO/ZITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.
제 2 실시예로서 형성된 전극층(CIO/ZITO)은 CIO(Copper-doped Indium Oxide; 구리가 도핑된 인듐산화물)로 형성된 제 1 전극층과 그 위에 ZITO(Zinc-doped Indium Tin Oxide; 아연이 도핑된 인듐 주석 산화물)로 형성된 제 2 전극층을 구비한다. 상기 제 1 전극층 및 제 2 전극층은 각각 10nm 및 200nm의 두께로 형성되었다. 또한, 상기 전극층(CIO/ZITO)은 530℃의 온도 및 공기분위기에서, 1분동안 어닐링되었다.
도 4a에서 보는바와 같이 제 2 실시예로서 형성된 전극층(CIO/ZITO)은 선형적인 전류-전압 특성과 10-3 내지 10-5Ωcm2 정도의 낮은 비접촉저항을 가진다. 여기에서 전류-전압의 측정시 전극간 거리는 4㎛이었다.
도 4b는 본 발명의 제 2 실시예로서 형성된 전극층(CIO/ZITO)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.
도 4b를 참조하면, p형 전극층으로서 본 발명에 의한 전극층(CIO/ZITO)이 적용될 경우, 청색 발광다이오드의 구동전압 특성이 향상됨을 알 수 있다.
도 5a는 본 발명의 제 3 실시예로서 형성된 전극층(CIO/ITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.
제 3 실시예로서 형성된 전극층(CIO/ITO)은 CIO(Copper-doped Indium Oxide; 구리가 도핑된 인듐산화물)로 형성된 제 1 전극층과 그 위에 ITO(Indium Tin Oxide; 인듐 주석 산화물)로 형성된 제 2 전극층을 구비한다. 상기 제 1 전극층 및 제 2 전극층은 각각 10nm 및 200nm의 두께로 형성되었다. 또한, 상기 전극층(CIO/ITO)은 530℃의 온도 및 공기분위기에서, 1분동안 어닐링되었다.
도 5a에서 보는바와 같이 제 3 실시예로서 형성된 전극층(CIO/ITO)은 선형적인 전류-전압 특성과 10-3 내지 10-5Ωcm2 정도의 낮은 비접촉저항을 가진다. 여기에서 전류-전압의 측정시 전극간 거리는 4㎛이었다.
도 5b는 본 발명의 제 3 실시예로서 형성된 전극층(CIO/ITO)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.
여기서, 상기 제 1 및 제 2 전극층은 각각 2.5nm 및 400nm의 두께로 형성되었다. 또한, 상기 청색 발광 다이오드의 동작전압은 상기 전극층(CIO/ITO)을 630℃ 및 700℃에서 각각 어닐링한 경우에 대해 측정하였다. 상기 전극층(CIO/ITO)에 대한 어닐링은 각각 공기 분위기에서 1분동안 실시하였다. 또한, 종래의 전극층(Ni/Au)을 구비한 InGaN 청색 발광 다이오드의 동작전압이 함께 비교되었다.
도 5b를 참조하면, p형 전극층으로서 본 발명에 의한 전극층(CIO/ITO)이 적용될 경우, 청색 발광다이오드의 구동전압 특성이 향상됨을 알 수 있다.
도 6은 본 발명의 제 4 실시예로서 형성된 전극층(MIO/ITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.
제 4 실시예로서 형성된 전극층(MIO/ITO)은 MIO(Magnesium-doped Indium Oxide; 마그네슘이 도핑된 인듐산화물)로 형성된 제 1 전극층과 그 위에 ITO(Indium Tin Oxide; 인듐 주석 산화물)로 형성된 제 2 전극층을 구비한다. 상기 제 1 전극층 및 제 2 전극층은 각각 10nm 및 400nm의 두께로 형성되었다. 상기 전극층(MIO/ITO)에 대한 전기적 특성은 500℃, 550℃, 600℃ 및 700℃에서 각각 어닐링한 경우에 대해 측정하였다. 상기 전극층(MIO/ITO)에 대한 어닐링은 각각 공기 분위기에서 1분동안 실시하였다.
도 6에서 보는바와 같이 제 4 실시예로서 형성된 전극층(MIO/ITO)은 선형적인 전류-전압 특성과 10-3 내지 10-5Ωcm2 정도의 낮은 비접촉저항을 가진다. 여기에서 전류-전압의 측정시 전극간 거리는 4㎛이었다.
도 7은 본 발명의 제 5 실시예로서 형성된 전극층(CIO/Au)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.
제 5 실시예로서 형성된 전극층(CIO/Au)은 CIO(Copper-doped Indium Oxide; 구리가 도핑된 인듐산화물)로 형성된 제 1 전극층과 그 위에 Au(골드)로 형성된 제 2 전극층을 구비한다. 상기 제 1 전극층 및 제 2 전극층은 각각 5nm 및 100nm의 두 께로 형성되었다. 상기 전극층(CIO/Au)에 대한 전기적 특성은 어닐링 전, 즉 증착한 직후(as-deposition)와 400℃ 및 450℃에서 각각 어닐링한 경우에 대해 측정하였다. 상기 전극층(CIO/Au)에 대한 어닐링은 각각 공기 분위기에서 1분동안 실시하였다.
도 7에서 보는바와 같이 제 5 실시예로서 형성된 전극층(CIO/Au)은 어닐링 후에 선형적인 전류-전압 특성과 10-3 내지 10-5Ωcm2 정도의 낮은 비접촉저항을 가진다. 여기에서 전류-전압의 측정시 전극간 거리는 4㎛이었다.
다음은 상술한 본 발명의 전극층이 구비된 발광소자에 대한 예로써, 본 발명의 전극층이 구비된 LED(Light Emitting Diode) 및 LD(Laser Diode)에 대해 설명한다.
도 8 및 도 9는 본 발명에 따른 전극층이 구비된 발광소자를 보여주는 단면도이다. 예를 들어 도 8은 도 2에 도시한 전극층을 p형 전극으로 구비하는 LED를 보여주고, 도 9는 상기 전극층을 p형 전극으로 구비하는 LD를 보여준다.
먼저, 도 8을 참조하면 본 발명의 실시예에 의한 LED는 기판(100) 상에 n-GaN층(102)이 구비되어 있다. n-GaN층(102)은 제1 및 제2 영역(R1, R2)으로 구분되어 있다. 제1 영역(R1)과 제2 영역(R2)사이에 단차가 존재한다. 제1 영역(R1)보다 제2 영역(R2)의 두께가 얇다. n-GaN층(102)의 제1 영역(R1) 상에 활성층(104), p-GaN층(106) 및 p형 전극(108)이 순차적으로 형성되어 있다. n-GaN층(102)의 제2 영역(R2) 상에 n형 전극(120)이 형성되어 있다.
한편, 도 9를 참조하면, 본 발명의 실시예에 의한 LD는 기판(100) 상에 n-GaN층(102)이 존재한다. n-GaN층(102)은 도 5에 도시된 LED의 그것과 동일하게 제1 및 제2 영역(R1, R2)으로 구분되어 있고, 제2 영역(R2) 상에 n형 전극(220)이 형성되어 있다. n-GaN층(102)의 제1 영역(R1) 상에 n-클래드층(204)과 이 보다 굴절률이 높은 n-도파층(206), n-도파층(206)보다 굴절률이 높은 활성층(208), 활성층(208)보다 굴절률이 낮은 p-도파층(210)이 순차적으로 형성되어 있다. p-도파층(210) 상에 이보다 굴절률이 낮은 p-클래드층(212)이 존재한다. p-클래드층(212)은 상부 가운데 부분이 위로 돌출되어 리지(ridge)를 이루고 있다. p-클래드층(212)의 상기 돌출된 부분 상에 콘택층으로써 p-GaN층(214)이 형성되어 있다. p-클래드층(212)의 전면은 보호막(216)으로 덮여있는데, 보호막(216)은 p-GaN층(214)의 양측 일부 영역도 덮고 있다. 보호막(216) 상에 p-GaN층(214)의 전면과 접촉되는 p형 전극(218)이 형성되어 있다.
계속해서, 본 발명의 실시예에 의한 전극층의 제조 방법에 대해 설명한다.
도 10은 본 발명에 따른 전극층의 제조방법을 보여준다.
도 10을 참조하면, 먼저 p형 화합물 반도체층(300), 예컨대 p형 GaN층 상에 제1 전극층(310)을 형성한다. 제1 전극층(310)은 인듐산화물, 예를 들면 In2O3에 첨가원소를 첨가하여 형성한다. 상기 첨가원소는 Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La 계열의 원소 중 적어도 하나를 포함할 수 있다. 상기 인듐산화물에 대한 상기 첨가원소의 첨가비는 0.001 내지 49 오토믹(atomic) 퍼센트이다. 상기 제1 전극층(310)은 0.1 나노미터 내지 500나노미터의 두께로 형성할 수 있다.
이와 같이, 제1 전극층(310)을 형성한 다음, 제1 전극층(310) 상에 0.1 내지 500nm의 두께로 제2 전극층(320)을 형성한다. 상기 제2 전극층(320)은 금속층 또는 도전성을 갖는 투명한 산화물층이다. 이때, 상기 금속층은 골드(Au), 팔라듐(Pd), 백금(Pt) 또는 루테늄(Ru)으로 형성될 수 있다. 상기 산화물층은 ITO(Indium Tin Oxide; 인듐 주석 산화물), ZITO(Zinc-doped Indium Tin Oxide; 아연이 도핑된 인듐 주석 산화물), ZIO(Zinc Indium Oxide; 아연 인듐 산화물), GIO(Gallium Indium Oxide; 갈륨 인듐 산화물), ZTO(Zinc Tin Oxide; 아연 인듐 산화물), FTO(Fluorine-doped Tin Oxide; 플루오르가 도핑된 주석 산화물), AZO(Aluminium-doped Zinc Oxide; 알루미늄이 도핑된 아연 산화물), GZO(Gallium-doped Zinc Oxide; 갈륨이 도핑된 아연 산화물), In4Sn3O12층 또는 Zn1-xMgxO(Zinc Magnesium Oxide; 아연 마그네슘 산화물, 0≤x≤1)으로 형성될 수 있다. 이러한 산화물층의 예를 들면, Zn2In2O5층, GaInO3층, ZnSnO3층, F-doped SnO2층, Al-doped ZnO층, Ga-doped ZnO층, MgO층, ZnO층 등이 있다.
제1전극층(310) 및 제2전극층(320)은 전자빔 및 열에 의한 증착기(e-beam & thermal evaporator)로 형성할 수 있고, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 등에 의해 형성할 수 있다.
이때, 증착온도는 통상 20℃ 내지 1500℃ 이고, 반응기 내의 압력은 대기압 내지 10-12토르(torr)정도이다.
제2 전극층(320)을 형성한 다음, 그 결과물을 반응기 내에 질소, 아르곤, 헬륨, 산소, 수소, 공기 중 적어도 하나를 포함하는 기체 분위기에서 열처리한다. 상기 열처리는 200℃ 내지 700℃, 10초 내지 2시간 동안 실시한다.
상기 열처리 과정에서 제 1 및 제 2 전극층(310, 320)을 구성하는 성분들이 서로 혼합되면서 p형 화합물 반도체층(300) 상에 단일 전극층(330)이 형성될 수 있다. 또한, 상기 열처리 과정에서 상기 제 1 및 제 2 전극층(310, 320)은 상호 구분되어 p형 화합물 반도체층(300) 상에 각각 별개의 층으로 존재할 수도 있다.
다음에는 이러한 p형 전극층과 관련하여 본 발명자가 실시한 실험예를 설명한다. 하기된 본 발명자가 실시한 전극층 형성방법은 예시된 공정에 국한되지 않는다.
먼저, 본 발명자는 기판위에 질화갈륨(GaN)을 주성분으로 한 p형 화합물 반도체층(300)이 형성된 구조체를 트리클로로에틸렌, 아세톤, 메탄올, 증류수로 초음파 세척기(ultrasonic bath) 안에서 60℃에서 각각 5 분씩 표면 세척한 후, 시료에 남아 있는 수분을 제거하기 위하여 100℃ 에서 10분 동안 하드 베이킹(hard baking)을 하였다.
이후, 포토레지스트(photo-resist)를 p형 화합물 반도체층(300) 위에 4,500 rpm에서 스핀코팅(spin coating)하였다. 그 후 85℃ 에서 15분 동안 소프트 베이킹 (soft baking)하고, 마스크 패턴을 현상하기 위하여 마스크와 시료를 일치(align) 시킨 다음에 22.8 mW의 강도의 자외선(UV)에 15초 동안 노출시키고, 현상액과 증류수의 비를 1:4로 혼합한 용액 속에 시료를 침지시켜 25초 정도 경과시켜 현상하였다.
그 후, BOE 용액을 이용해 현상된 시료에 있는 오염층을 제거하기 위하여 5분간 침지 시켰으며, 전자빔 증착기(electron-beam evaporator)를 이용하여 제1전극층(310)을 증착하였다.
제1전극층(310)은 분말상의 인듐산화물과 산화마그네슘(MgO)을 9:1정도로 혼합한 후 소결하여 형성한 반응대상체를 전자빔 증착기 챔버내의 반응대상체 장착스테이지에 장착하여 증착하였다.
제1전극층(310) 증착 이후 Au로 제2전극층(320)을 증착한 다음, 아세톤으로 리프트 오프(lift-off) 공정을 거친 후, 급속 가열로 (rapid thermal annealing : RTA)안에 시료를 넣어 공기 분위기 하에서 430℃ 내지 530℃에서 1분 동안 열처리하여 전극층(330)을 제조하였다.
한편, 이러한 전극층 제조 방법은 도 8 및 도 9에 도시한 발광소자를 제조하는 방법에 그대로 적용할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 8 및 도 9에 도시한 발광소자와 다른 발광소자에도 본 발명의 전극층을 구비할 수 있을 것 이며, 발광소자가 아니더라도 저 저항을 요하는 전극이 필요한 소자에 사용될 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 실시예 및 실험을 통해서 알 수 있듯이, 본 발명의 전극층은 종래의 전극층에 비해 저항이 낮고 투과율이 높은 특성을 갖고 있다.
또한, 종래기술에 의한 전극층(Ni/Au층)의 경우, 전극층의 저항이 높고 투과율이 낮기 때문에 제1 전극층(Ni층)의 두께범위는 10nm 이하로 그 사용이 제한되었으나, 본 발명의 경우 제1 전극층의 두께범위가 0.1nm 내지 500nm로 그 사용의 폭이 증가하였으며, 제1전극층이 100nm의 두께에서도 우수한 접촉저항 및 투과율의 특성을 갖고 있다 .
따라서 발광소자의 전극층으로 본 발명의 전극층을 사용하는 경우, 해당 발광소자의 구동전압은 낮아지고, 투과율은 높아지게 되어, 상기 해당 발광소자의 발광효율은 종래보다 훨씬 높아지게 된다.

Claims (27)

  1. 제 1 및 제 2 전극층이 순차적으로 적층되어 형성된 전극층에 있어서,
    상기 제 1 전극층은 인듐산화물에 첨가원소인 Mg 및 Cu 중 하나 또는 그 이상이 첨가되어 형성된 것을 특징으로 하는 전극층.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 첨가원소의 첨가비는 0.001 내지 49 오토믹(atomic) 퍼센트인 것을 특징으로 하는 전극층.
  4. 제 1 항에 있어서,
    상기 제 1 전극층의 두께는 0.1nm 내지 500nm인 것을 특징으로 하는 전극층.
  5. 제 1 항에 있어서,
    상기 제 2 전극층은 금속층인 것을 특징으로 하는 전극층.
  6. 제 1 항에 있어서,
    상기 제 2 전극층은 도전성을 갖는 투명한 산화물층인 것을 특징으로 하는 전극층.
  7. 제 5 항에 있어서,
    상기 금속층은 골드(Au), 팔라듐(Pd), 백금(Pt) 및 루테늄(Ru)으로 이루어지는 그룹에서 선택된 어느 하나로 형성된 것을 특징으로 하는 전극층.
  8. 제 6 항에 있어서,
    상기 산화물층은 ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO, GZO, In4Sn3O12 및 Zn1-xMgxO(0≤x≤1)으로 이루어지는 그룹에서 선택된 어느 하나로 형성된 것을 특징으로 하는 전극층.
  9. n형 및 p형 전극층사이에 적어도 n형 화합물 반도체층, 활성층 및 p형 화합물 반도체층을 구비하는 발광소자에 있어서,
    상기 p형 전극층은 제 1 및 제 2 전극층이 순차적으로 적층되어 형성된 것이되,
    상기 제 1 전극층은 인듐산화물에 첨가원소인 Mg 및 Cu 중 하나 또는 그 이상이 첨가되어 형성된 것을 특징으로 하는 발광소자.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 첨가원소의 첨가비는 0.001 내지 49 오토믹(atomic) 퍼센트인 것을 특징으로 하는 발광소자.
  12. 제 9 항에 있어서,
    상기 제 1 전극층의 두께는 0.1nm 내지 500nm인 것을 특징으로 하는 발광소자.
  13. 제 9 항에 있어서,
    상기 제 2 전극층은 금속층인 것을 특징으로 하는 발광소자.
  14. 제 9 항에 있어서,
    상기 제 2 전극층은 도전성을 갖는 투명한 산화물층인 것을 특징으로 하는 발광소자.
  15. 제 13 항에 있어서,
    상기 금속층은 골드(Au), 팔라듐(Pd), 백금(Pt) 및 루테늄(Ru)으로 이루어지는 그룹에서 선택된 어느 하나로 형성된 것을 특징으로 하는 발광소자.
  16. 제 14 항에 있어서,
    상기 산화물층은 ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO, GZO, In4Sn3O12 및 Zn1-xMgxO(0≤x≤1)으로 이루어지는 그룹에서 선택된 어느 하나로 형성된 것을 특징으로 하는 발광소자.
  17. 기판 상에 제 1 전극층을 형성하는 단계;
    상기 제 1 전극층 상에 제 2 전극층을 형성하는 단계; 및
    상기 제 2 전극층이 형성된 결과물을 어닐링(annealing)하는 단계를 포함하되,
    상기 제 1 전극층은 인듐산화물에 첨가원소인 Mg 및 Cu 중 하나 또는 그 이상을 첨가하여 형성하는 것을 특징으로 하는 전극층 형성방법.
  18. 삭제
  19. 제 17 항에 있어서,
    상기 첨가원소의 첨가비는 0.001 내지 49 오토믹(atomic) 퍼센트인 것을 특징으로 하는 전극층 형성방법.
  20. 제 17 항에 있어서,
    상기 제 1 전극층은 0.1nm 내지 500nm의 두께로 형성되는 것을 특징으로 하는 전극층 형성방법.
  21. 제 17 항에 있어서,
    상기 제 2 전극층은 금속으로 형성되는 것을 특징으로 하는 전극층 형성방법.
  22. 제 17 항에 있어서,
    상기 제 2 전극층은 도전성을 갖는 투명한 산화물로 형성되는 것을 특징으로 하는 전극층 형성방법.
  23. 제 21 항에 있어서,
    상기 금속층은 골드(Au), 팔라듐(Pd), 백금(Pt) 및 루테늄(Ru)으로 이루어지는 그룹에서 선택된 어느 하나로 형성되는 것을 특징으로 하는 전극층 형성방법.
  24. 제 22 항에 있어서,
    상기 산화물층은 ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO, GZO, In4Sn3O12 및 Zn1-xMgxO(0≤x≤1)으로 이루어지는 그룹에서 선택된 어느 하나로 형성되는 것을 특징으로 하는 전극층 형성방법.
  25. 제 17 항에 있어서,
    상기 결과물은 반응기 내에 질소, 아르곤, 헬륨, 산소, 수소 및 공기로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 기체 분위기에서 어닐링되는 것을 특징으로 하는 전극층 형성방법.
  26. 제 17 항에 있어서,
    상기 결과물은 200℃ 내지 700℃에서 10초 내지 2시간 동안 어닐링되는 것을 특징으로 하는 전극층 형성방법.
  27. 제 17 항에 있어서,
    상기 제 1 전극층 및 제 2 전극층은 전자빔 증착기(e-beam evaporator) 및 열에 의한 증착기(thermal evaporator) 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 전극층 형성방법.
KR1020040068295A 2004-02-04 2004-08-28 전극층, 이를 구비하는 발광소자 및 전극층 제조방법 Expired - Fee Related KR100764458B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/978,811 US20050167681A1 (en) 2004-02-04 2004-11-02 Electrode layer, light emitting device including the same, and method of forming the electrode layer
EP04256921A EP1562236A3 (en) 2004-02-04 2004-11-09 Transparent electrode layer, semiconductor light emitting device including the same, and method of forming the transparent electrode layer
CNA2004100946734A CN1652362A (zh) 2004-02-04 2004-11-12 电极层、包括该电极层的发光器件、以及形成电极层的方法
JP2005022703A JP2005223326A (ja) 2004-02-04 2005-01-31 電極層、それを具備する発光素子及び電極層の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040007233 2004-02-04
KR20040007233 2004-02-04

Publications (2)

Publication Number Publication Date
KR20050079209A KR20050079209A (ko) 2005-08-09
KR100764458B1 true KR100764458B1 (ko) 2007-10-05

Family

ID=37266196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040068295A Expired - Fee Related KR100764458B1 (ko) 2004-02-04 2004-08-28 전극층, 이를 구비하는 발광소자 및 전극층 제조방법

Country Status (1)

Country Link
KR (1) KR100764458B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319563B1 (ko) * 2012-07-18 2013-10-23 순천대학교 산학협력단 반도체 발광 소자 및 그 제조 방법
US9214383B2 (en) * 2013-01-18 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
KR101718944B1 (ko) * 2015-03-17 2017-03-22 고려대학교 산학협력단 금속 메쉬 구조를 갖는 투명 전극 제조 방법 및 이를 이용하여 제조된 투명 전극

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173222A (ja) 1996-12-06 1998-06-26 Rohm Co Ltd 半導体発光素子の製法
US20030122147A1 (en) * 2001-12-27 2003-07-03 Jinn-Kong Sheu Light emitting diode
US20040013899A1 (en) * 2002-05-30 2004-01-22 Yoshiyuki Abe Target for transparent conductive thin film, transparent conductive thin film and manufacturing method thereof, electrode material for display, organic electroluminescence element and solar cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173222A (ja) 1996-12-06 1998-06-26 Rohm Co Ltd 半導体発光素子の製法
US20030122147A1 (en) * 2001-12-27 2003-07-03 Jinn-Kong Sheu Light emitting diode
US20040013899A1 (en) * 2002-05-30 2004-01-22 Yoshiyuki Abe Target for transparent conductive thin film, transparent conductive thin film and manufacturing method thereof, electrode material for display, organic electroluminescence element and solar cell

Also Published As

Publication number Publication date
KR20050079209A (ko) 2005-08-09

Similar Documents

Publication Publication Date Title
EP1523047B1 (en) Nitride-based semiconductor light emitting device and method of manufacturing the same
US7491979B2 (en) Reflective electrode and compound semiconductor light emitting device including the same
KR100612832B1 (ko) 고성능의 질화갈륨계 광소자 구현을 위한 니켈계 고용체를 이용한 오믹 접촉 형성을 위한 금속박막 및 그 제조방법
KR100682870B1 (ko) 다층전극 및 이를 구비하는 화합물 반도체 발광소자
KR100624411B1 (ko) 질화물계 발광소자 및 그 제조방법
EP1646093A2 (en) Reflective electrode and compound semiconductor light emitting device including the same
KR100707167B1 (ko) 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법
US20050167681A1 (en) Electrode layer, light emitting device including the same, and method of forming the electrode layer
KR100571816B1 (ko) 질화물계 발광소자 및 그 제조방법
JP5130436B2 (ja) ＧａＮ系半導体発光素子及びその製造方法
KR100764458B1 (ko) 전극층, 이를 구비하는 발광소자 및 전극층 제조방법
KR20060007948A (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
KR100515652B1 (ko) ｐ형 질화갈륨(ＧａＮ) 반도체의 오믹접촉형성을 위한투명전극박막
KR100611642B1 (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
KR100611640B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
KR100611639B1 (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
KR100574104B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
KR100574103B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
KR100574102B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-3-3-R10-R15-oth-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-3-3-R10-R16-oth-X000

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080416

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1007644580000

Gazette reference publication date: 20071005

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20160929

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20160929

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000