KR100772460B1 - 집적 수동소자 칩 및 그 제조방법 - Google Patents

집적 수동소자 칩 및 그 제조방법 Download PDF

Info

Publication number
KR100772460B1
KR100772460B1 KR1020050044376A KR20050044376A KR100772460B1 KR 100772460 B1 KR100772460 B1 KR 100772460B1 KR 1020050044376 A KR1020050044376 A KR 1020050044376A KR 20050044376 A KR20050044376 A KR 20050044376A KR 100772460 B1 KR100772460 B1 KR 100772460B1
Authority
KR
South Korea
Prior art keywords
substrate
passive element
conductive layer
layer
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050044376A
Other languages
English (en)
Other versions
KR20060124834A (ko
Inventor
권영세
왕채현
조명준
Original Assignee
텔레포스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레포스 주식회사 filed Critical 텔레포스 주식회사
Priority to KR1020050044376A priority Critical patent/KR100772460B1/ko
Priority to PCT/KR2005/002507 priority patent/WO2006126756A1/en
Publication of KR20060124834A publication Critical patent/KR20060124834A/ko
Application granted granted Critical
Publication of KR100772460B1 publication Critical patent/KR100772460B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/497—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/498—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

대량 생산이 가능하고 가격이 저렴하며 실장이 간편하게 이루어지도록, 알루미나 세라믹으로 이루어지고 소정의 패턴으로 복수의 비어홀이 형성되는 기판과, 기판에 형성된 각각의 비어홀 내부와 상하면에 도포되는 도전성 물질로 이루어지는 도전층과, 도전층에 연결되어 기판의 한쪽면에 형성되는 수동소자와, 기판과 수동소자 사이에 접착력과 평탄도의 향상을 위하여 유전체를 도포하여 이루어지는 박막층을 포함하는 집적 수동소자 칩을 제공한다.
수동소자, 집적, 칩, 비어홀, 도전층, 세라믹, 알루미나, 실장, 대량 생산

Description

집적 수동소자 칩 및 그 제조방법 {Integrated Passive Device Chip and Process of The Same}
도 1은 본 발명에 따른 집적 수동소자 칩의 제1실시예를 나타내는 사시도이다.
도 2는 도 1의 A-A선 단면도이다.
도 3은 본 발명에 따른 집적 수동소자 칩의 제2실시예를 나타내는 도 2에 해당하는 단면도이다.
도 4는 본 발명에 따른 집적 수동소자 칩의 제3실시예를 나타내는 도 2에 해당하는 단면도이다.
도 5는 본 발명에 따른 집적 수동소자 칩의 제4실시예를 나타내는 사시도이다.
도 6은 본 발명에 따른 집적 수동소자 칩의 제5실시예를 나타내는 사시도이다.
도 7은 본 발명에 따른 집적 수동소자 칩의 제6실시예를 나타내는 사시도이다.
도 8은 본 발명에 따른 집적 수동소자 칩 제조방법의 일실시예를 나타내는 공정도이다.
도 9는 본 발명에 따른 집적 수동소자 칩 제조방법의 일실시예에 있어서 비어홈을 형성하는 상태를 설명하기 위한 기판원판의 사시도이다.
본 발명은 집적 수동소자 칩 및 그 제조방법에 관한 것으로서, 보다 상세하게는 가격이 저렴하고 기판으로서의 특성이 우수한 알루미나 세라믹 기판에 박막층을 형성한 다음 직접 수동소자를 반도체 공정을 통하여 형성하므로 집적도가 향상되고 회로구성이 용이하며 가격이 저렴한 세라믹 집적 수동소자 칩 및 그 제조방법에 관한 것이다.
일반적으로 수동소자(passive element)는 모든 전자제품에서 매우 중요한 기능을 하며, 대표적인 수동소자로는 저항, 캐패시터, 인덕터, 필터, 트랜스포머 등이 알려져 있다.
최근 전자기기의 소형화, 다기능화, 저가격화의 요구에 부응하여 관련 부품들의 소형화, 경량화가 요구되고 있으며, 이에 따라 각각의 부품을 하나의 모듈로 집적화하기 위한 다양한 기술이 개발되고 있다. 특히 인쇄회로기판(PCB)에서 대략 50% 정도의 면적을 차지하고, 회로에서 80% 정도의 비중을 차지하는 수동소자의 집적화 여부가 전자기기의 가격과 크기, 신뢰성에 큰 영향을 미치게 된다.
종래 집적 수동소자(Integrated Passive Device)는 실리콘(Si) 기판의 일부를 산화시켜 산화규소(SiO2)층을 형성한 다음, 산화규소층에 수동소자를 집적하여 이루어진다.
그런데, 산화규소층(산화물층)의 두께가 10㎛ 정도로 얇게 형성되면, 수동소자의 손실이 크게 발생하게 되므로, 대략 25㎛ 정도의 두께로 형성하여야 하며, 충분한 두께의 산화물층을 얻기 위해서는 많은 공정시간이 소요되고, 원가상승의 부담이 있다.
나아가 산화규소층에 집적되는 수동소자는 와이어본딩이나 플립칩 등의 방법으로 전기적인 연결을 행하여야 하므로, 실장 작업이 복잡하게 이루어지고, 모듈의 제조원가가 상승하며, 품질 및 신뢰성 문제의 발생 우려가 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 알루미나 세라믹 기판에 박막층을 형성한 다음 수동소자를 직접 반도체 공정을 통하여 형성하여 집적도를 향상시키는 것이 가능하고 비어홀을 이용하여 전기적인 연결을 행하므로 실장 작업이 매우 편리하게 이루어지는 집적 수동소자 칩을 제공하기 위한 것이다.
그리고 본 발명의 다른 목적은 알루미나 세라믹으로 이루어지는 기판원판에 절단홈과 도전층이 형성된 비어홀을 형성하고 수동소자를 형성하는 것에 의하여 집적 수동소자 칩을 대량으로 용이하게 생산하는 것이 가능한 집적 수동소자 칩 제조방법을 제공하기 위한 것이다.
본 발명이 제안하는 집적 수동소자 칩은 알루미나 세라믹으로 이루어지고 소 정의 패턴으로 복수의 비어홀이 형성되는 기판과, 상기 기판에 형성된 각각의 비어홀 내부와 상하면에 도포되는 도전성 물질로 이루어지는 도전층과, 상기 도전층에 연결되어 상기 기판의 한쪽면에 형성되는 수동소자를 포함하여 이루어진다.
상기 기판과 수동소자 사이에 접착력과 평탄도의 향상을 위하여 유전체를 도포하여 이루어지는 박막층을 더 포함하여 이루어지는 것도 가능하다.
그리고 본 발명의 집적 수동소자 칩 제조방법은 알루미나 세라믹을 이용하여 일정한 간격으로 절단홈이 가로와 세로로 형성되고 상기 절단홈에 의하여 구획되는 각 구역 안에 각각 복수의 비어홀이 형성되는 기판원판을 형성하고, 상기 기판원판의 각 비어홀의 내부와 상하면에 도전성 물질을 도포하여 도전층을 형성하고, 상기 기판원판의 한쪽면(수동소자를 형성하기 위한 면)에 수동소자의 접착력 및 평탄도를 향상시키기 위하여 유전체 물질을 도포하여 박막층을 형성하고, 상기 기판원판의 절단홈에 의하여 구획된 각 구역에 소정의 패턴으로 상기 도전층에 연결되도록 수동소자를 형성하고, 상기 기판원판을 절단홈을 따라 절단하여 각각 수동소자가 집적된 칩을 분리하는 공정을 포함하여 이루어진다.
다음으로 본 발명에 따른 집적 수동소자 칩 및 그 제조방법의 바람직한 실시예를 도면을 참조하여 상세하게 설명한다.
먼저 본 발명에 따른 집적 수동소자 칩의 제1실시예는 도 1 및 도 2에 나타낸 바와 같이, 알루미나 세라믹으로 이루어지고 소정의 패턴으로 복수의 비어홀(12)이 형성되는 기판(10)과, 상기 기판(10)에 형성된 각각의 비어홀(12) 내부와 상하면에 도포되는 도전성 물질로 이루어지는 도전층(30)과, 상기 도전층(30)에 연 결되어 상기 기판(10)의 한쪽면에 형성되는 수동소자(20)를 포함하여 이루어진다.
상기 수동소자(20)는 저항, 캐패시터, 인덕터, 필터, 트랜스포머 등을 단독으로 또는 조합하여 직렬 및/또는 병렬로 소정의 회로로 배열하여 구성한다.
예를 들면 상기 수동소자(20)는 대역통과필터(BPF), 다이플렉서(Diplexer), 듀플렉서(duplexer), 커플러(coupler), 위상천이기, 밸런(balun) 등의 기능을 행하도록 구성한다.
상기에서 수동소자(20)는 상기한 기능을 수행하기 위하여 구성하는 회로 및 선로를 포함한다.
상기 수동소자(20)는 반도체 제조공정에서 많이 사용하는 리소그래피 공정 등을 이용하여 형성하는 것이 가능하다.
상기 기판(10)으로는 알루미나(Al2O3) 세라믹을 이용하여 형성하며, 분말 성형과 소결 및 소성 등의 과정을 거쳐 형성한다.
상기에서 알루미나 세라믹을 사용하게 되면, 실리콘(Si) 기판과 갈륨비소(GaAs) 기판을 사용하는 것에 비하여 재료비가 크게 절감된다. 그리고 알루미나 세라믹은 기판으로서의 특성이 우수하다는 잇점이 있다.
상기 기판(10)에는 분말 성형과 소결하는 과정에서 비어홀(12)이 동시에 형성된다.
상기 도전층(30)은 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 텅스텐(W) 등의 도전성 물질을 이용하여 비어홀(12)의 내면과 상하면에 형성한다.
상기와 같이 도전층(30)을 상하면에 모두 형성하게 되면, 인쇄회로기판 등에 조립하여 실장하는 것만으로 수동소자(20)와 인쇄회로기판 등과의 전기적인 연결이 도전층(30)을 통하여 자연스럽게 이루어지므로, 조립작업(실장 작업)이 매우 편리하고 간단하게 이루어진다.
그리고 본 발명에 따른 집적 수동소자 칩의 제1실시예는 도 1 및 도 2에 나타낸 바와 같이, 수동소자(20)의 절연 및 보호를 위하여 유전율이 낮은 물질을 수동소자(20)가 형성된 면적보다 큰 면적으로 도포하여 절연층(50)을 형성하는 것도 가능하다.
상기 절연층(50)은 상기 수동소자(20)를 덮도록 상기 수동소자(20)가 형성된 면적보다 큰 면적으로 상기 기판(10) 위에 도포하여 형성한다.
상기 절연층(50)은 폴리이미드, BCB(benzocyclobutene) 등을 이용하여 형성한다.
상기 절연층(50)은 단층으로 형성하는 것도 가능하고, 2층 이상으로 형성하는 것도 가능하다.
상기와 같이 절연층(50)을 형성하게 되면, 절연을 행할 수 있음은 물론 수동소자(20)를 보호하는 역할도 하게 된다.
그리고 본 발명에 따른 집적 수동소자 칩의 제2실시예는 도 3에 나타낸 바와 같이, 상기 기판(10)과 수동소자(20) 사이에 접착력과 평탄도의 향상을 위하여 유전체를 도포하여 박막층(40)을 더 형성하여 이루어진다.
상기 박막층(40)은 대략 수십㎛ 이하의 두께로 형성한다.
상기에서 박막층(40)의 두께를 너무 두껍게 형성하게 되면, 증착이나 스핀코팅 등의 방법으로 박막층(40)을 형성할 때에 시간이 많이 소요된다. 따라서 상기 박막층(40)의 두께는 증착이나 스핀코팅 등에 의하여 용이하게 형성할 수 있는 두 께 이내로 설정하여 형성하는 것이 바람직하다.
상기 박막층(40)은 유전율이 우수하여 전기적인 절연이 이루어지는 폴리이미드, BCB, SiO2, Si3N4, SiO 등을 이용하여 형성한다.
상기와 같이 박막층(40)을 형성하게 되면, 평탄도가 크게 향상되므로 반도체 공정을 통하여 수동소자(20)를 형성할 때에 수동소자(20)의 제작이 쉽게 이루어지고 상기 기판(10)과 수동소자(20)와의 접착력이 크게 향상된다.
상기 알루미나 세라믹으로 형성한 기판(10)의 경우에는 표면의 거칠기가 크게 형성되므로, 직접 수동소자(20)를 형성하는 경우에는 수동소자 제작이 어렵거나 접착력이 저하될 우려가 있다. 따라서 박막층(40)을 형성하게 되면, 평탄도(표면 거칠기)가 향상되어 수동소자 제작과 접착력을 향상시키는 것이 가능하다.
상기한 제2실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
그리고 본 발명에 따른 집적 수동소자 칩의 제3실시예는 도 4에 나타낸 바와 같이, 비어홀(12)의 내부를 도전성 물질(예들 들면 텅스텐(W) 등)로 채워서 도전층(31)을 형성한다.
상기와 같이 비어홀(12)의 내부를 도전성 물질로 채워서 도전층(31)을 형성하는 경우에도 회로와의 전기적 연결을 위하여 비어홀(12)의 상하면에는 상기한 제1실시예와 마찬가지로 도전성 물질을 도포하여 도전층(33)을 형성한다.
상기 도전층(31)은 형성된 비어홀(12)에 스크린 인쇄 등을 이용하여 페이스트상의 도전성 물질을 채운 다음, 알루미나 세라믹을 이용하여 형성한 기판(10)을 소성할 때에 동시 소성법에 의하여 일체로 형성할 수도 있다.
그리고 상기 도전층(31)은 도금 등의 방식으로 비어홀(12)에 도전성 물질을 채워서 형성하는 것도 가능하다.
상기한 제3실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예 및 제2실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
그리고 본 발명에 따른 집적 수동소자 칩의 제4실시예는 도 5에 나타낸 바와 같이, 일부에 상기 수동소자(20)와 전기적으로 연결되는 연결단자(38)를 형성하고, IC 칩(60) 등의 능동소자(외장형 능동소자), 칩 또는 모듈로 제조되는 또 다른 수동소자(외장형 수동소자) 등을 상기 연결단자(38) 위에 장착하여 일체로 구성한다.
상기에서 능동소자(외장형 능동소자)나 또 다른 수동소자(외장형 수동소자) 등은 플립칩 본딩 방식이나 와이어 본딩 방식을 이용하여 연결단자(38)에 연결하는 것도 가능하다.
상기 연결단자(38)는 기판(10)이나 박막층(40)의 위에 형성하는 것도 가능하고, 상기 보호층(50)의 일부에 매립되도록 형성하는 것도 가능하다.
상기 연결단자(38)는 그 위에 장착되는 외장형 능동소자나 수동소자가 상기 기판(10) 위에 형성한 수동소자(20)와 전기적으로 연결되어 일정한 기능을 수행하도록, 수동소자(20)와 일체로 형성되는 선로를 통하여 전기적으로 연결된다.
상기 연결단자(38)는 상기 수동소자(20)를 형성할 때에 함께 형성하는 것이 바람직하다.
상기와 같이 구성하는 것에 의하여 본 발명에 따른 집적 수동소자 칩의 활용범위가 모듈제작을 위한 기판으로까지 크게 확대되며, 그 기능도 더욱 다양하게 구현하는 것이 가능해진다.
즉 수동소자만으로 구성하는 것도 가능하고, 능동소자를 조합하여 구성하는 것도 가능하므로, 일정하게 주어진 기능을 수행하는 특정한 목적의 칩을 필요에 따라 자유롭게 설계하여 구현하는 것이 가능하다.
상기한 제4실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예 내지 제3실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
그리고 본 발명에 따른 집적 수동소자 칩의 제5실시예는 도 6에 나타낸 바와 같이, 비어홀(12)을 형성하는 대신에 양 측면에 하나이상의 비어홈(13)을 형성한다.
상기 비어홈(13)에도 도전층(30)을 형성하여 회로의 전기적인 연결을 행할 수 있도록 구성한다.
그리고 본 발명에 따른 집적 수동소자 칩의 제6실시예는 도 7에 나타낸 바와 같이, 복수의 비어홀(12)과 비어홈(13)을 모두 형성하고, 각각의 비어홀(12)과 비어홈(13)에는 도전층(30)을 형성한다.
상기와 같이 비어홀(12)과 비어홈(13)을 형성하고 도전층(30)을 형성하게 되면, 기판(10)의 크기가 큰 경우나 인쇄회로기판과의 연결을 여러 지점에서 행하는 것이 가능하므로, 다양한 회로의 구성이 가능해진다.
상기한 제5실시예 및 제6실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예 내지 제4실시예의 구성과 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.
다음으로 상기와 같이 구성되는 본 발명에 따른 집적 수동소자 칩을 제조하는 방법을 도 8을 참조하여 설명한다.
먼저 알루미나 세라믹을 이용하여 일정한 간격으로 절단홈(4)이 가로와 세로로 형성되고 상기 절단홈(4)에 의하여 구획되는 각 구역 안에 각각 복수의 비어홀(12)이 형성되는 기판원판(2)을 형성한다(P10).
상기 기판원판(2)에는 각각의 칩의 분리를 보다 용이하게 하기 위하여 가로 및 세로의 각 절단홈(4)이 서로 만나는 각 교점에 절단구멍(6)을 형성하는 것이 바람직하다.
상기 절단구멍(6)은 분리된 각 칩의 모서리가 뽀족해지는 것을 방지할 수 있도록 자연스럽게 모따기가 이루어지는 대략 사각형으로 형성하는 것이 바람직하다.
상기에서 도 6에 나타낸 바와 같이 기판(10)의 측면에 비어홈(13)을 형성하고자 하는 경우에는, 도 9에 나타낸 바와 같이 비어홀(12)을 상기 절단홈(4) 상에 형성한다.
그리고 상기 기판원판(2)의 각 비어홀(12)의 내부와 상하면에 도전성 물질을 도포하여 도전층(30)을 형성한다(P20).
상기에서 도전층(30)을 형성하기 위한 도전성 물질로는 구리, 은, 금, 텅스텐, 니켈 등의 도전성이 우수한 금속을 사용한다.
상기 도전층(30)은 각 비어홀(12)의 상면과 하면에는 모서리를 따라 소정의 폭으로 형성한다. 즉 상기 각 비어홀(12)의 상면과 하면에 형성되는 도전층(30)은 수동소자(20)와의 전기적 연결 및 회로와의 전기적 연결이 용이하게 이루어지도록 소정의 폭으로 설정하여 형성한다.
이어서 상기 기판원판(2)의 한쪽면(수동소자(20)를 형성하기 위한 면)에 수동소자(20)의 접착력 및 평탄도를 향상시키기 위하여 폴리이미드, BCB 등의 유전체 물질을 도포하여 박막층(40)을 형성한다(P30).
상기 박막층(40)은 증착이나 스핀코팅 등을 이용하여 수십㎛ 이하의 두께로 형성한다.
상기에서는 도전층(30)을 형성하고 박막층(40)을 형성하는 것으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 박막층(40)을 먼저 형성하고 도전층(30)을 형성하는 것도 가능하다.
상기 박막층(40)은 기판(10) 위에 형성되는 수동소자(20)의 특성상 기판(10)의 표면이 높은 평탄도(낮은 표면거칠기) 특성을 유지할 필요가 없는 경우에는 형성하지 않는 것도 가능하다. 이 경우에는 도 2에 나타낸 바와 같이, 기판(10) 위에 직접 수동소자(20)를 형성한다.
그리고 상기 기판원판(2)의 절단홈(4)에 의하여 구획된 각 구역에 소정의 패턴으로 상기 도전층(30)에 연결되도록 수동소자(20)를 형성한다(P40).
상기에서 형성하는 수동소자(20)는 저항이나 캐패시터, 인덕터, 전송선 등이 단독으로 직렬 및/또는 병렬로 연결되는 패턴으로 형성하는 것도 가능하고, 저항과 캐패시터, 인덕터, 전송선 등이 조합되어 직렬 및/또는 병렬로 연결되어 대역통과필터(BPF), 다이플렉서(Diplexer), 듀플렉서(duplexer), 커플러(coupler), 위상천이기, 밸런(balun) 등을 구성하도록 형성하는 것도 가능하다. 이 때 도 5에 나타낸 바와 같이, 능동소자나 다른 수동소자를 장착하여 연결하기 위한 연결단자(38)를 형성하는 것도 가능하다.
그리고 상기 기판원판(2)을 절단홈(4)을 따라 절단하여 각각 수동소자(20)가 집적된 칩을 분리하는 것으로 본 발명에 따른 집적 수동소자 칩을 제조한다.
상기에서 기판원판(2)에 절단홈(4) 및 절단구멍(6)을 형성하게 되면, 절단홈(4)쪽에 약간의 모멘트만 작용시켜도 용이하게 절단되어 칩을 분리하는 것이 가능하고, 동시에 대량의 집적 수동소자 칩을 생산하는 것이 가능하다.
상기 수동소자(20)를 형성한 다음에 보호 및 절연을 위하여 절연층(50)을 형성하는 공정을 추가로 수행하는 것이 가능하고, 상기 절단 공정은 절연층(50)을 형성한 다음에 수행하도록 구성하는 것도 가능하다. 또 상기 절단 공정을 행한 다음에 절연층(50)을 형성하는 것도 가능하다.
상기에서는 기판원판(2)에 절단홈(4) 및 절단구멍(6)을 형성하여 절단을 용이하게 행하는 것으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 절단홈(4) 및 절단구멍(6)을 형성하지 않고, 수동소자(20) 및 절연층(50)을 형성한 다음에 기계적인 절단(dicing)을 행하도록 구성하는 것도 가능하다.
즉 알루미나 세라믹을 이용하여 소정의 패턴으로 배열되어 복수의 비어홀(12)이 형성되는 기판원판(2)을 형성하고, 상기 기판원판(2)의 각 비어홀(12)의 내 부와 상하면에 도전성 물질을 도포하여 도전층(30)을 형성하고, 상기 기판원판(2)의 한쪽면(수동소자(20)를 형성하기 위한 면)에 수동소자(20)의 접착력 및 평탄도를 향상시키기 위하여 폴리이미드, BCB 등의 유전체 물질을 도포하여 박막층(40)을 형성하고, 상기 기판원판(2)에 일정한 간격으로 배열하여 각 구역에 소정의 패턴으로 상기 도전층(30)에 연결되도록 수동소자(20)를 형성하고, 상기 수동소자(20)를 보호 및 절연하기 위하여 절연층(50)을 형성하고, 기계적인 절단(dicing)을 행하여 각각 수동소자(20)가 집적된 칩을 분리하는 것으로 본 발명에 따른 집적 수동소자 칩을 제조하는 것도 가능하다.
상기에서는 본 발명에 따른 집적 수동소자 칩 및 그 제조방법의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속한다.
상기와 같이 이루어지는 본 발명에 따른 집적 수동소자 칩 및 그 제조방법에 의하면, 실리콘 기판 및 갈륨비소 기판 등에 비하여 상대적으로 저가이며 응용성 및 기판 특성이 뛰어난 알루미나 기판을 이용하므로, 원가가 절감되는 등의 경쟁력이 강화된 제품을 제공하는 것이 가능하다.
그리고 본 발명에 따른 집적 수동소자 칩 및 그 제조방법에 의하면, 박막층을 형성하고 그 위에 수동소자를 형성하므로, 수동소자의 제작이 수월해지고 기판과의 접착력이 크게 향상된다.
본 발명에 따른 집적 수동소자 칩 및 그 제조방법에 의하면, 수동소자의 조합을 하나의 칩에 형성하여 제공하는 것이 가능하고 비어홀 및 비어홈을 이용하여 도전층을 형성하므로, 인쇄회로기판 등의 회로에 실장하는 작업이 매우 편리하게 이루어지고, 실장 작업이 효과적으로 이루어진다.
또 본 발명에 따른 집적 수동소자 칩 및 그 제조방법에 의하면, 동시에 많은 양의 칩을 제조하는 것이 가능하므로, 대량생산이 가능하다.

Claims (10)

  1. 알루미나 세라믹으로 이루어지고 소정의 패턴으로 복수의 비어홀이 형성되는 기판과,
    상기 기판에 형성된 각각의 비어홀 내부와 상하면에 도포되는 도전성 물질로 이루어지는 도전층과,
    상기 도전층에 연결되어 상기 기판의 한쪽면에 형성되는 수동소자를 포함하는 집적 수동소자 칩.
  2. 청구항 1에 있어서,
    상기 기판과 수동소자 사이에 접착력과 평탄도의 향상을 위하여 유전체를 도포하여 이루어지는 박막층을 더 포함하는 집적 수동소자 칩.
  3. 삭제
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 비어홀 대신에 기판의 측면에 복수의 비어홈을 형성하고,
    상기 비어홈의 내부와 상하면에 도전층을 형성하는 집적 수동소자 칩.
  5. 청구항 4에 있어서,
    상기 기판의 내부쪽에 하나이상의 비어홀을 형성하고,
    상기 비어홀의 내부와 상하면에 도전층을 형성하는 집적 수동소자 칩.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 수동소자의 보호 및 절연을 위하여 유전율이 낮은 물질을 수동소자가 형성된 면적보다 큰 면적으로 상기 수동소자를 덮도록 상기 기판 위에 도포하여 절연층을 형성하는 집적 수동소자 칩.
  7. 청구항 2에 있어서,
    상기 기판이나 박막층의 위에 형성되고 상기 수동소자와 전기적으로 연결되고 외장형 능동소자 또는 외장형 수동소자를 장착하기 위한 연결단자를 더 포함하는 집적 수동소자 칩.
  8. 알루미나 세라믹을 이용하여 일정한 간격으로 절단홈이 가로와 세로로 형성되고 상기 절단홈에 의하여 구획되는 각 구역 안 또는 절단홈상에 각각 복수의 비어홀 또는 비어홈이 형성되는 기판원판을 형성하고,
    상기 기판원판의 각 비어홀 또는 비어홈의 내부와 상하면에 도전성 물질을 도포하여 도전층을 형성하고,
    상기 기판원판의 한쪽면에 수동소자의 접착력 및 평탄도를 향상시키기 위하여 유전체 물질을 도포하여 박막층을 형성하고,
    상기 기판원판의 절단홈에 의하여 구획된 각 구역에 소정의 패턴으로 상기 도전층에 연결되도록 수동소자를 형성하고,
    상기 기판원판을 절단홈을 따라 절단하여 각각 수동소자가 집적된 칩을 분리하는 공정을 포함하는 집적 수동소자 칩 제조방법.
  9. 청구항 8에 있어서,
    상기 기판원판에는 각각의 칩의 분리를 보다 용이하게 하기 위하여 가로 및 세로의 각 절단홈이 서로 만나는 각 교점에 절단구멍을 함께 형성하는 집적 수동소자 칩 제조방법.
  10. 알루미나 세라믹을 이용하여 소정의 패턴으로 배열되어 복수의 비어홀이 형성되는 기판원판을 형성하고,
    상기 기판원판의 각 비어홀의 내부와 상하면에 도전성 물질을 도포하여 도전층을 형성하고,
    상기 기판원판의 한쪽면에 수동소자의 접착력 및 평탄도를 향상시키기 위하여 유전체 물질을 도포하여 박막층을 형성하고,
    상기 기판원판에 일정한 간격으로 배열하여 각 구역에 소정의 패턴으로 상기 도전층에 연결되도록 수동소자를 형성하고,
    기계적인 절단을 행하여 각각 수동소자가 집적된 칩을 분리하는 공정을 포함하는 집적 수동소자 칩 제조방법.
KR1020050044376A 2005-05-26 2005-05-26 집적 수동소자 칩 및 그 제조방법 Expired - Fee Related KR100772460B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050044376A KR100772460B1 (ko) 2005-05-26 2005-05-26 집적 수동소자 칩 및 그 제조방법
PCT/KR2005/002507 WO2006126756A1 (en) 2005-05-26 2005-08-01 Integrated passive device chip and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044376A KR100772460B1 (ko) 2005-05-26 2005-05-26 집적 수동소자 칩 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060124834A KR20060124834A (ko) 2006-12-06
KR100772460B1 true KR100772460B1 (ko) 2007-11-01

Family

ID=37452161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044376A Expired - Fee Related KR100772460B1 (ko) 2005-05-26 2005-05-26 집적 수동소자 칩 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR100772460B1 (ko)
WO (1) WO2006126756A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009052683A1 (en) * 2007-10-25 2009-04-30 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Electronic circuit package
CN114220787A (zh) * 2021-11-30 2022-03-22 东莞市三体微电子技术有限公司 一种高集成dc-dc转换模组及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014335A (ko) * 1996-08-09 1998-05-25 윤덕용 산화막 다공성 실리콘 기판을 이용한 초고주파 소자
KR20010036731A (ko) * 1999-10-11 2001-05-07 구자홍 마이크로 수동소자의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014335A (ko) * 1996-08-09 1998-05-25 윤덕용 산화막 다공성 실리콘 기판을 이용한 초고주파 소자
KR20010036731A (ko) * 1999-10-11 2001-05-07 구자홍 마이크로 수동소자의 제조 방법

Also Published As

Publication number Publication date
WO2006126756A1 (en) 2006-11-30
KR20060124834A (ko) 2006-12-06

Similar Documents

Publication Publication Date Title
US7176556B2 (en) Semiconductor system-in-package
KR100737188B1 (ko) 전자 부품 및 그 제조 방법
KR100674793B1 (ko) 세라믹 적층 소자
KR100703642B1 (ko) 높은 양호도의 반응성 소자를 구비하는 집적 회로를 위한장치 및 방법
KR100949224B1 (ko) 필터 회로 장치 및 그 제조 방법
CN101996766B (zh) 电子部件及其制造方法
US8841759B2 (en) Semiconductor package and manufacturing method thereof
US20160150649A1 (en) Integrated passive module, semiconductor device and manufacturing method thereof
JPH11127055A (ja) 複合電子部品
JP2007019498A (ja) 半導体マルチチップパッケージ
KR101215303B1 (ko) 엘티씨씨 인덕터를 포함하는 전자 장치
CN1973587A (zh) 混合型电子部件及其制造方法
CN101996990A (zh) 电子部件及其制造方法
US20030071349A1 (en) Electronic circuit unit suitable for miniaturization
JP2003204023A (ja) チップパッケージ及びその製造方法
US6781484B2 (en) SAW filter module capable of being easily miniaturized
KR20150122784A (ko) 소형화된 다부품 소자 및 그 제조 방법
KR100772460B1 (ko) 집적 수동소자 칩 및 그 제조방법
JP2005197354A (ja) 半導体モジュール及びその製造方法
CN100378967C (zh) 陶瓷封装及其制造方法
US7884443B2 (en) Semiconductor device having a mounting substrate with a capacitor interposed therebetween
JP5207854B2 (ja) 部品内蔵セラミックス基板およびその製造方法
KR101382706B1 (ko) 적층형 반도체 패키지
KR100528693B1 (ko) 저온 동시소성 세라믹 다층기판의 제조방법
WO2005101493A2 (en) Improved bonding arrangement and method for ltcc circuitry

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20101027

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20101027

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000