KR100799112B1 - 반도체 소자의 트랜지스터 제조 방법 - Google Patents

반도체 소자의 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR100799112B1
KR100799112B1 KR1020070005623A KR20070005623A KR100799112B1 KR 100799112 B1 KR100799112 B1 KR 100799112B1 KR 1020070005623 A KR1020070005623 A KR 1020070005623A KR 20070005623 A KR20070005623 A KR 20070005623A KR 100799112 B1 KR100799112 B1 KR 100799112B1
Authority
KR
South Korea
Prior art keywords
gate
forming
spacer
semiconductor substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070005623A
Other languages
English (en)
Inventor
김찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070005623A priority Critical patent/KR100799112B1/ko
Application granted granted Critical
Publication of KR100799112B1 publication Critical patent/KR100799112B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 융기된 소스/드레인(elevated source/drain : ESD) 구조를 갖는 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 본 발명에 의한 트랜지스터 제조 방법은 반도체 기판을 선택적으로 소정 깊이 식각하여 리세스부와 돌출부를 형성하는 단계; 상기 리세스부 내에 게이트 구조물을 형성하는 단계; 및 상기 반도체 기판의 돌출부에 소스/드레인 이온주입을 수행하여 소스/드레인 영역을 형성하는 단계를 포함하고, 상술한 본 발명에 의한 반도체 소자의 트랜지스터 제조방법은 반도체 기판을 식각하여 형성된 리세스 내에 게이트 구조물을 형성하는 방식으로 ESD 구조의 트랜지스터를 제조함으로써 공정의 신뢰성을 확보할 수 있고 공정의 단순화가 가능하다.
ESD(elevated source/drain) 트랜지스터, 리세스, 게이트 구조물

Description

반도체 소자의 트랜지스터 제조 방법{METHOD FOR MANUFACTURING TRANSISTOR IN SEMICONDUCTOR DEVICE}
도1a 내지 도1c는 종래 기술에 따른 ESD 구조를 갖는 트랜지스터 제조방법을 설명하기 위한 공정 단면도.
도2a 내지 도2d는 본 발명의 일실시예에 따른 ESD 구조를 갖는 트랜지스터 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 마스크 패턴
23 : 게이트 절연막 24 : 폴리실리콘막
25 : 금속 실리사이드막 26 : 게이트 하드마스크용 질화막
27 : 버퍼 산화막 28 : 게이트 스페이서
29 : 소스/드레인 영역 200a : 돌출부
200b : 리세스부 210 : 게이트 패턴 220 : 게이트 구조물
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 융기된 소스/드레인(elevated source/drain : ESD) 구조를 갖는 반도체 소자의 트랜지스터 제조방법에 관한 것이다.
최근 반도체 소자의 고집적화에 따라 트랜지스터의 크기가 점점 감소되면서 게이트의 유효 채널 길이(effective channel length)가 감소되어 단채널 효과(short channel effect)와 같은 문제점이 발생하고 있다.
이러한 문제를 해결하기 위하여 융기된 소스/드레인(이하, ESD) 구조를 갖는 트랜지스터에 대한 연구가 활발히 이루어지고 있다. 일반적으로 ESD 구조의 트랜지스터를 제조하기 위해서 선택적 에피택셜 성장(selective epitaxial growth : SEG) 방법을 이용하고 있다. 이하, 도1a 내지 도1c를 참조하여 좀더 상세히 설명하기로 한다.
도1a 내지 도1c는 종래 기술에 따른 ESD 구조를 갖는 트랜지스터 제조방법을 설명하기 위한 공정 단면도이다.
도1a에 도시된 바와 같이, 실리콘 기판(11) 상에 게이트 절연막(12)을 형성한다.
이어서, 게이트 절연막(12) 상에 폴리실리콘막(13) 및 금속 실리사이드막(14)이 적층된 게이트 전극용 도전막을 형성하고, 금속 실리사이드막(14) 상에 게이트 하드마스크용 질화막(15)을 형성한다.
이어서, 마스크 및 식각 공정으로 게이트 하드마스크용 질화막(15), 금속 실리사이드막(14) 및 폴리실리콘막(13)을 패터닝하여 게이트 패턴(110)을 형성한다.
이어서, 게이트 패턴(110)의 측벽에 버퍼(buffer) 산화막(16)을 형성한다.
이어서, 버퍼 산화막(16)을 포함하는 결과물의 전면에 게이트 스페이서(gate spacer)를 구성하는 질화막을 형성한 후, 스페이서 식각(spacer etch) 공정을 수행하여 게이트 스페이서(17)를 형성한다. 이때, 게이트 패턴(110), 버퍼 산화막(16) 및 게이트 스페이서(17) 하부의 게이트 절연막(12) 외의 게이트 절연막은 스페이서 식각에 의해 제거되어 반도체 기판(11)이 노출된다.
게이트 패턴(110), 버퍼 산화막(16), 게이트 스페이서(17) 및 그 하부의 게이트 절연막(12)을 이하, 게이트 구조물(120)이라 한다.
도1b에 도시된 바와 같이, 노출된 기판(11)에 대해 선택적 에피택셜 성장(이하, SEG)을 수행하여 소스/드레인 예정 영역에 실리콘층(18)이 형성되도록 한다.
이어서, SEG가 완료된 결과물에 소스/드레인 이온주입을 수행한다.
도1c에 도시된 바와 같이, 소스/드레인 이온주입 수행 결과 소스/드레인 예정 영역에 불순물이 도핑되어 소스/드레인 영역(19)이 형성된다. 이때, 소스/드레인 예정 영역에는 SEG에 의한 실리콘층(18)이 형성되어 있으므로 이온주입의 조건(예를 들어, 가속 전압)에도 불구하고 실리콘 기판(11)에 얕은 접합을 형성할 수 있다.
이어서, 열처리 공정을 수행하여 이온주입된 불순물을 활성화시킴으로써 ESD 구조를 갖는 트랜지스터가 제조된다.
그러나, 이러한 종래 기술에 따른 ESD 구조의 트랜지스터 제조시 다음과 같은 문제점이 발생한다.
ESD 구조의 형성 즉, 소스/드레인 영역이 융기되도록 하기 위해서는, 게이트 절연막(12) 하부의 반도체 기판(11) 표면(surface)이 게이트 절연막(12)보다 높게 위치되어야 하므로 이를 위하여 SEG 방법으로 실리콘 기판(11) 상에 실리콘층(18)을 성장시키고 있다. 그러나, SEG 방법으로 실리콘층(18)을 성장시키는 것은 많은 시간이 소요되며 양질의 크리스탈(crystal) 실리콘층으로 만들기도 어렵다.
따라서, 이러한 SEG 방법의 문제점을 극복하면서 단채널 효과를 해결할 수 있는 ESD 구조의 트랜지스터 제조 기술이 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 반도체 기판을 식각하여 형성된 리세스(recess) 내에 게이트 구조물을 형성하는 방식으로 ESD 구조의 트랜지스터를 제조함으로써 공정의 신뢰성을 확보할 수 있고 공정의 단순화가 가능한 반도체 소자의 트랜지스터 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 반도체 기 판을 선택적으로 소정 깊이 식각하여 리세스부와 돌출부를 형성하는 단계; 상기 리세스부 내에 게이트 구조물을 형성하는 단계; 및 상기 반도체 기판의 돌출부에 소스/드레인 이온주입을 수행하여 소스/드레인 영역을 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2a 내지 도2d는 본 발명의 일실시예에 따른 ESD 구조를 갖는 트랜지스터 제조방법을 설명하기 위한 공정 단면도이다.
도2a에 도시된 바와 같이, 반도체 기판(21) 상에 게이트 구조물이 형성될 영역을 리세스시키기 위한 마스크 패턴(22)을 형성한다.
이어서, 마스크 패턴(22)을 식각 베리어로 반도체 기판(21)을 식각하여 돌출부(200a)와 리세스부(200b)를 형성한다. 이 리세스부(200b)에는 측벽 스페이서를 포함하는 게이트 구조물이 형성될 것이므로 리세스부(200b) 내의 게이트 구조물 일부는 반도체 기판(21)의 표면보다 아래에 위치하게 된다.
이어서, 마스크 패턴(22)을 제거한다.
도2b에 도시된 바와 같이, 리세스부(200b)를 포함하는 반도체 기판(21) 상에 게이트 절연막(23)을 형성한다.
이어서, 게이트 절연막(23) 상에 폴리실리콘막(24) 및 금속 실리사이드막(25)이 적층된 게이트 전극용 도전막을 형성하고, 금속 실리사이드막(25) 상에 게이트 하드마스크용 질화막(26)을 형성한다.
도2c에 도시된 바와 같이, 마스크 및 식각 공정으로 게이트 하드마스크용 질화막(26), 금속 실리사이드막(25) 및 폴리실리콘막(24)을 패터닝하여 게이트 패턴(210)을 형성한다.
이어서, 게이트 패턴(210)의 측벽에 버퍼 산화막(27)을 형성한다.
이어서, 버퍼 산화막(27)을 포함하는 결과물의 전면에 게이트 스페이서를 구성하는 질화막을 형성한 후, 스페이서 식각 공정을 수행하여 게이트 스페이서(28)를 형성한다. 이때, 스페이서 식각 공정은 게이트 스페이서를 구성하는 질화막이 리세스부(200b) 내에만 존재하여 반도체 기판(21)의 돌출부(200a)가 노출될 때까지 수행된다. 게이트 패턴(210), 버퍼 산화막(27) 및 게이트 스페이서(28) 하부의 게이트 절연막(23) 외의 게이트 절연막은 스페이서 식각에 의해 제거된다.
게이트 패턴(210), 버퍼 산화막(27), 게이트 스페이서(28) 및 그 하부의 게이트 절연막(23)을 이하, 게이트 구조물(220)이라 한다. 전술한 스페이서 식각 공정에 의하여 이 게이트 구조물(220)은 리세스부(200b) 내에 형성된다.
이어서, 게이트 구조물(220)을 포함하는 결과물에 대해 소스/드레인 이온주입 공정을 수행한다. 이러한 소스/드레인 이온주입은 리세스부(200b)의 바닥면(점선 참조)보다 깊은 곳을 타겟으로 하여 수행된다.
도2d에 도시된 바와 같이, 소스/드레인 이온주입 수행 결과 돌출부(200b)에는 불순물이 도핑되어 소스/드레인 영역(29)이 형성된다. 소스/드레인 영역(29)은 리세스부(200b)의 바닥면보다 더 깊게 형성된다. 이어서, 열처리 공정을 수행하여 이온주입된 불순물을 활성화시킴으로써 ESD 구조를 갖는 트랜지스터가 제조된다.
전술한 도2a 내지 도2d에 도시된 공정을 통하여 트랜지스터를 제조하면, SEG 방법에서와 같이 별도의 실리콘층을 성장시키는 것이 아니라 반도체 기판(21)을 간단히 식각하여 소스/드레인 영역을 융기시키는 효과를 얻을 수 있어 공정 시간의 감소 및 공정 단순화가 이루어진다. 또한, SEG 방법에 의해 성장된 실리콘층은 양질의 크리스탈 실리콘층으로 만들어지기 어려우나 본 발명에서는 반도체 기판(21) 층을 그대로 소스/드레인 영역 형성에 이용하므로 공정의 신뢰성을 확보할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의한 반도체 소자의 트랜지스터 제조방법은, 반도체 기판을 식각하여 형성된 리세스 내에 게이트 구조물을 형성하는 방식으로 ESD 구조의 트랜지스터를 제조함으로써 공정의 신뢰성을 확보할 수 있고 공정의 단순화가 가능하다.

Claims (6)

  1. 반도체 기판을 선택적으로 소정 깊이 식각하여 리세스부와 돌출부를 형성하는 단계;
    상기 리세스부 내에 게이트 구조물을 형성하는 단계; 및
    상기 반도체 기판의 돌출부에 소스/드레인 이온주입을 수행하여 소스/드레인 영역을 형성하는 단계
    를 포함하는 트랜지스터 제조방법.
  2. 제1항에 있어서,
    상기 게이트 구조물은,
    게이트 전극 및 게이트 하드마스크가 적층된 게이트 패턴, 버퍼 산화막, 게이트 스페이서 및 그 하부의 게이트 절연막을 포함하는
    트랜지스터 제조방법.
  3. 제2항에 있어서,
    상기 게이트 전극은 폴리실리콘막 및 금속 실리사이드막이 적층된 구조를 갖고 ,
    상기 게이트 하드마스크는 질화막인
    트랜지스터 제조방법.
  4. 제1항에 있어서,
    상기 게이트 구조물 형성 단계는,
    상기 리세스부를 포함하는 상기 반도체 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 전극 및 게이트 하드마스크를 순차적으로 형성하는 단계;
    상기 게이트 전극 및 상기 게이트 하드마스크를 패터닝하여 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴 양 측벽에 버퍼 산화막을 형성하는 단계;
    상기 버퍼 산화막 양 측벽에 게이트 스페이서를 형성하는 단계를 포함하는
    트랜지스터 제조방법.
  5. 제4항에 있어서,
    상기 게이트 스페이서 형성 단계는,
    상기 버퍼 산화막이 형성된 결과물의 전면에 게이트 스페이서용 질화막을 형 성하는 단계; 및
    상기 게이트 스페이서용 질화막을 스페이서 식각하되, 상기 게이트 스페이서용 질화막이 상기 리세스부 내에만 존재할 때까지 식각하는 단계를 포함하는
    트랜지스터 제조방법.
  6. 제1항에 있어서,
    상기 소스/드레인 이온주입은 상기 리세스부의 바닥면보다 깊은 곳을 타겟으로 수행되는
    트랜지스터 제조방법.
KR1020070005623A 2007-01-18 2007-01-18 반도체 소자의 트랜지스터 제조 방법 Expired - Fee Related KR100799112B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070005623A KR100799112B1 (ko) 2007-01-18 2007-01-18 반도체 소자의 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070005623A KR100799112B1 (ko) 2007-01-18 2007-01-18 반도체 소자의 트랜지스터 제조 방법

Publications (1)

Publication Number Publication Date
KR100799112B1 true KR100799112B1 (ko) 2008-01-29

Family

ID=39219651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070005623A Expired - Fee Related KR100799112B1 (ko) 2007-01-18 2007-01-18 반도체 소자의 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR100799112B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089588A (ko) * 2004-03-05 2005-09-08 삼성전자주식회사 반도체 장치의 액티브 구조물 형성 방법, 소자 분리 방법및 트랜지스터 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089588A (ko) * 2004-03-05 2005-09-08 삼성전자주식회사 반도체 장치의 액티브 구조물 형성 방법, 소자 분리 방법및 트랜지스터 형성 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국공개특허번호 10-2005-0089588

Similar Documents

Publication Publication Date Title
US8536653B2 (en) Metal oxide semiconductor transistor
JP5107680B2 (ja) 半導体装置
US9443970B2 (en) Semiconductor device with epitaxial structures and method for fabricating the same
CN102194697A (zh) 半导体结构的形成方法
KR101107204B1 (ko) 반도체 소자의 트랜지스터 형성 방법
CN109427582B (zh) 半导体结构及其形成方法
KR100858883B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
CN107452627A (zh) 半导体装置的制造方法
JP2003017693A (ja) 半導体素子のトランジスタ及びその製造方法
CN104425520A (zh) 半导体器件及形成方法
KR100799111B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR20000056248A (ko) 소오스/드레인 영역의 수평방향 확산을 방지하는 전계효과 트랜지스터 및 그 제조방법
KR100549579B1 (ko) 셀 트랜지스터의 제조 방법
KR100799112B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100620197B1 (ko) 반도체 소자의 모스형 트랜지스터 제조 방법
KR100419024B1 (ko) 트랜지스터의 제조 방법
KR20100088854A (ko) 반도체 장치 및 그의 제조 방법
KR100906648B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20090040989A (ko) 반도체 소자 및 이의 제조 방법
KR20090046201A (ko) 수직형 트랜지스터 및 그의 형성방법
JP3818452B2 (ja) 半導体素子の製造方法
KR100909777B1 (ko) 반도체 소자의 제조 방법
KR100809332B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR101169684B1 (ko) 반도체 소자의 트랜지스터 및 그의 제조방법
US20130183801A1 (en) Method for manufacturing semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120124

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120124

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000