KR100819002B1 - 비휘발성 메모리 소자 제조 방법 - Google Patents

비휘발성 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR100819002B1
KR100819002B1 KR1020060102460A KR20060102460A KR100819002B1 KR 100819002 B1 KR100819002 B1 KR 100819002B1 KR 1020060102460 A KR1020060102460 A KR 1020060102460A KR 20060102460 A KR20060102460 A KR 20060102460A KR 100819002 B1 KR100819002 B1 KR 100819002B1
Authority
KR
South Korea
Prior art keywords
charge
layer
memory device
nonvolatile memory
oxidizing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060102460A
Other languages
English (en)
Inventor
오세훈
최한메
이승환
김성태
김영선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060102460A priority Critical patent/KR100819002B1/ko
Priority to US11/605,236 priority patent/US20080096340A1/en
Application granted granted Critical
Publication of KR100819002B1 publication Critical patent/KR100819002B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

전기적 특성을 향상시킬 수 있는 비휘발성 메모리 소자의 제조 방법이 제공된다. 비휘발성 메모리 소자의 제조 방법은 반도체 기판 상에 전하 터널링층을 형성하고, 전하 터널링층 상에 전하 트래핑층을 형성하고, 금속 원자를 포함하는 금속 소스 가스 공급 단계, 금속 소스 가스 퍼지 단계, O3 산화 가스 공급 단계 및 O3 산화 가스 퍼지 단계를 반복하여 상기 전하 트래핑층 상에 금속 산화물로 이루어진 전하 블로킹층을 형성하되, 상기 금속 원자와 상기 O3 산화 가스가 반응하여 금속 산화물을 생성하고, 상기 전하 트래핑층과 상기 O3 산화 가스 간의 반응은 억제되도록 상기 O3 산화 가스 공급 단계는 상기 O3 산화 가스를 0.1 ~ 1.0초간 공급하여 진행되고, 전하 블로킹층 상에 게이트 전극층을 형성하는 것을 포함한다.
차지 트랩형, 전하 블로킹층, O₃산화 가스

Description

비휘발성 메모리 소자 제조 방법{Method for fabricating non-volatile memory device}
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 순서도이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 순서대로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 전하 블로킹층 제조 방법을 설명하기 위한 순서도이다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 순서대로 타나낸 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 전하 블로킹층 제조 방법을 설명하기 위한 순서도이다.
도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 문턱 전압 윈도우 특성을 비교하여 나타낸 그래프이다.
도 7은 본 발명의 다른 실시예에 따라 제조된 비휘발성 메모리 소자의 등가산화막 두께에 대한 문턱 전압 윈도우를 나타낸 그래프이다.
도 8은 본 발명의 일 실시예에 따라 제조된 비휘발성 메모리 소자의 기판 상 에서의 위치에 따른 문턱 전압 윈도우를 나타낸 그래프이다.
도 9a 및 도 9b는 비휘발성 메모리 소자의 신뢰성 평가 결과를 나타낸 그래프이다.
도 10은 본 발명의 일 실시예에 따라 제조된 비휘발성 메모리 소자의 인가 전압에 따른 누설 전류의 특성을 나타낸 그래프이다.
<도면의 주요 부분에 관한 부호의 설명>
100, 200: 반도체 기판 110: 210: 전하 터널링층
120, 220: 전하 트래핑층 130, 250: 전하 블로킹층
230: 제 1 전하 블로킹층 240: 제 2 전하 블로킹층
140, 260: 게이트 전극층
본 발명은 반도체 소자의 비휘발성 메모리 소자 제조 방법에 관한 것으로서, 더욱 상세하게는 비휘발성 메모리 소자의 전기적 특성을 향상시킬 수 있는 비휘발성 메모리 소자 제조 방법에 관한 것이다.
일반적으로 비휘발성 메모리 소자란, 전기적으로 데이터의 소거(erase) 및 저장(program)이 가능하고 전원이 차단되어도 데이터의 보존이 가능한 소자이다. 이에 따라 최근 다양한 분야에서 비휘발성 메모리 소자의 사용이 증가하고 있다.
이러한 비휘발성 메모리 소자들은 단위 셀을 구성하는 기억 저장층의 종류에 따라 부유 게이트(floating gate)형 비휘발성 메모리 소자와 차지 트랩(charge trap)형 비휘발성 메모리 소자 등으로 구분할 수 있다. 이 중, 차지 트랩형 비휘발성 메모리 소자는 저전력, 저전압 및 고집적화를 실현할 수 있다는 점에서 개발이 증가하고 있다.
이러한 차지 트랩형 비휘발성 메모리 소자는 전하의 주입과 보존을 위한 전하 트랩층과, 전하 트랩층을 감싸는 전하 터널링층과 전하 블로킹층을 포함한다. 그리고 차지 트랩형 비휘발성 메모리 소자를 이루는 물질에 따라 SONOS(Silicon/Oxide/Nitride/Oxide/Silicon), MNOS(Metal/Nitride/Oxide/ Silicon) 또는 MONOS(Metal/Oxide/Nitride/Oxide/Silicon)형의 비휘발성 메모리 소자로 구분될 수 있다.
또한, 비휘발성 메모리 소자는 고집적화를 위해 전하 블로킹층의 두께가 감소함에 따라 누설 전류의 영향을 줄이기 위해 전하 블로킹층을 금속 산화막으로 이용하고 있다.
그런데, 금속 산화막은 제조시 과량의 오존(O3)이 사용되며, 이는 하부 구조물, 예를 들어 전하 트래핑층을 산화시킬 수 있다. 이에 따라 전하 트래핑층과 전하 블로킹층 계면에 원치 않는 산화막이 형성되어 비휘발성 메모리 소자의 문턱 전압 윈도우(Vth window) 특성이 저하될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 전기적 특성을 향상시킬 수 있는 비 휘발성 메모리 소자 제조 방법을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법은 반도체 기판 상에 전하 터널링층을 형성하고, 전하 터널링층 상에 전하 트래핑층을 형성하고, 금속 원자를 포함하는 금속 소스 가스 공급 단계, 금속 소스 가스 퍼지 단계, O3 산화 가스 공급 단계 및 O3 산화 가스 퍼지 단계를 반복하여 상기 전하 트래핑층 상에 금속 산화물로 이루어진 전하 블로킹층을 형성하되, 상기 금속 원자와 상기 O3 산화 가스가 반응하여 금속 산화물을 생성하고, 상기 전하 트래핑층과 상기 O3 산화 가스 간의 반응은 억제되도록 상기 O3 산화 가스 공급 단계는 상기 O3 산화 가스를 0.1 ~ 1.0초간 공급하여 진행되고, 전하 블로킹층 상에 게이트 전극층을 형성하는 것을 포함한다.
상기 기술적 과제를 달성하기 위하여 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법은 반도체 기판 상에 전하 터널링층을 형성하고, 전하 터널링층 상에 전하 트래핑층을 형성하고, 금속 소스 가스 공급 단계, 금속 소스 가스 퍼지 단계, O3 산화 가스 공급 단계 및 O3 산화 가스 퍼지 단계를 반복하여 전하 트래핑층 상에 순차적으로 형성되는 제 1 및 제 2 전하 블로킹층을 포함하는 전하 블로킹층을 형성하되, 제 1 전하 블로킹층 형성시 O3 산화 가스 공급 단계는 O3 산화 가스를 0.1 ~ 1.0초간 공급하여 진행되고, 제 2 전하 블로킹층 형성시 O3 산화 가스 공급 단계는 O3 산화 가스를 0.1 ~ 5.0초간 공급하여 진행되고, 전하 블로킹층 상에 게이트 전극층을 형성하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 비휘발성 메모리 소자의 제조 방법에 대해 상세히 설명한다.
우선, 도 1, 도 2a 내지 도 2e 및 도 3을 참조하여, 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법에 대해 설명하기로 한다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 순서도이다. 도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 순서대로 나타낸 단면도이다. 도 3은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 전하 블로킹층 제조 방법을 설명하기 위한 순서도이다.
먼저, 도 1 및 도 2a에 도시된 바와 같이, 반도체 기판(100) 상에 전하 터널링층(110)을 형성한다.(S10)
보다 상세하게 설명하면, 반도체 기판(100)은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator: SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator: GOI) 기판, 실리콘-게르마늄 기판, 선택적 에피택시얼 성장(selective epitaxial growth: SEG)을 수행하여 획득한 에피택시얼 박막의 기판 등을 사용할 수 있다.
그리고, 전하 터널링층(110)을 형성하기 전, 반도체 기판(100)에 대해 소자 분리 공정을 수행하여 활성 영역을 정의하는 소자 분리막(미도시)을 형성하도록 한다. 소자 분리 공정으로는 LOCOS(Local Oxidation of Silicon) 공정 또는 STI(Shallow Trench Isolation) 공정이 이용될 수 있을 것이다.
이러한 반도체 기판(100) 상에 형성되는 전하 터널링층(110)은 약 20 ~ 50Å의 두께의 실리콘 산화물(SiO2)로 형성될 수 있다. 이때, 전하 터널링층(110)은 화학 기상 증착(CVD: Chemical Vapor Deposition) 또는 원자층 증착(ALD: Atomic Layer Deposition) 방법 등을 이용하여 형성할 수 있다.
그리고, 전하 터널링층(110)은 비휘발성 메모리 소자의 프로그램 효율을 향상시키기 위해 SiON, Si3N4, GexOyNz, GexSiyOz, 고유전율 물질 또는 이들의 조합으로 적층된 복합층으로 형성할 수도 있다.
이어서, 도 1 및 도 2b에 도시된 바와 같이, 전하 터널링층(110) 상에 전하 트래핑층(120)을 형성한다.(S20)
보다 상세하게 설명하면, 전하 트래핑층(120)은 일례로 실리콘 질화물(SiN)을 CVD 또는 ALD 방법을 이용하여 약 50 ~ 90Å의 두께로 증착하여 형성할 수 있다.
그리고, 질화막인 전하 트래핑층(120)은 질소를 포함하는 알루미늄 산화물, 지르코늄 산화물, 하프늄, 란타니움 산화물, 질산화물, 이산화 실리콘과 같은 고유전 물질 또는 이들의 조합으로 이루어진 물질의 층으로 대체될 수 있다.
다른 예로, 전하 트래핑층(120)은 알루미늄 산화물, 지르코늄 산화물, 하프늄, 란타니움 산화물, 질산화물, 이산화 실리콘 등과 같은 고유전 물질 중 어느 하나의 물질과 질화물이 순서와 상관없이 적층된 구조, 가령, '질화물/고유전 물질' 또는 '고유전 물질/질화물'로 이루어진 복합층으로 대체될 수 있다. 그리고, 전술한 적층 구조가 적어도 두 번 이상 반복되어 적층된 복합층으로도 대체될 수도 있다.
또 다른 예로, 전하 트래핑층(120)인 질화막은 알루미늄 산화물, 지르코늄 산화물, 하프늄, 란타니움 산화물, 질산화물, 이산화실리콘 중 어느 하나의 물질과 질화물이 샌드위치된 구조의 층으로 대체될 수 있다.
또한, 전하 트래핑층(120)인 질화막은 질화물 도트(nitride dot), 실리콘 도트(silicon dot), 나노 크리스탈 도트(nano crystal dot), 금속 나노 도트(metal nano dot) 또는 이들의 조합으로 이루어진 층으로 대체될 수도 있다.
다음으로, 도 1 및 도 2c에 도시된 바와 같이, 전하 트래핑층(120) 상에 전하 블로킹층(130)을 형성한다.(S30) 전하 블로킹층(130)을 형성하는 방법에 대해서는 추가로 도 3을 참조하여 상세히 설명한다.
즉, 전하 블로킹층(130)은 고유전율 물질인 금속 산화물을 ALD 방법으로 증착하여 형성되며, 예를 들어 약 100 ~ 400Å의 두께로 형성될 수 있다. 그리고 전하 블로킹층(130)은 예를 들어, Al2O3, HfO2, ZrO2, La2O3, Ta2O3, TiO2, SrTiO3(STO), (Ba,Sr)TiO3(BST) 또는 이들의 조합으로 적층된 복합층으로 형성될 수 있다.
본 발명의 일 실시예에서는 전하 블로킹층(130)을 알루미나(Al2O3)로 형성하는 것을 예로 들어 설명한다. 그리고, 전하 블로킹층(130)을 형성시 하부에 위치하는 전하 트래핑층(120)이 산화되는 것을 방지할 수 있도록 형성한다.
보다 상세히 설명하면, 우선 도 2c 및 도 3에 도시된 바와 같이, 전하 터널링층(110) 및 전하 트래핑층(120)이 형성된 반도체 기판(100) 상으로 금속 소스 가스를 0.1 ~ 1.0초간 공급한다.(S110) 이때, 금속 소스 가스로는 알루미늄 소스 가스로서 TMA(trimethyl aluminum: Al(CH3)3)를 공급하여 알루미늄 원자를 전하 트래핑층(120) 상에 흡착시킨다. 알루미늄 소스 가스로는 TMA 외에 AlCl3, AlH3N(CH3)3, C6H15AlO, (C4H9)2AlH, (CH3)2AlCl, (C2H5)3Al 또는 (C4H9)3Al 등을 사용할 수도 있을 것이다.
이 후, 흡착되지 않고 잔류하는 알루미늄 소스 가스를 제거하기 위해 퍼지 가스를 공급한다.(S120) 이때, 퍼지 가스는 기판에 흡착되지 않은 알루미늄 원자를 제거하기 위해 약 1 ~ 5초간 충분히 공급한다. 그리고 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2)와 같은 불활성 기체를 사용한다.
그리고 나서, 산화 가스로서 O3 산화 가스를 공급하여 전하 트래핑층(120) 상에 흡착된 알루미늄 원자와 반응시킨다.(S130) 이때, O3 산화 가스는 기판에 흡착된 알루미늄 원자와 반응할 수 있도록 0.1초 이상 공급하되, O3 산화 가스 내의 산소가 알루미늄 원자 이외의 전하 트래핑층(120)과 반응하는 것이 억제되도록 1초 이하로 공급한다.
이 후, 알루미늄 원자와 반응하지 않은 산화 가스 및 부산물을 제거하기 위해 다시 퍼지 가스를 공급한다.(S140) 이때, 퍼지 가스는 약 1 ~ 5초간 충분히 공급한다.
이와 같은 단계는 알루미나(Al2O3)가 소정 두께, 예를 들어 약 100 ~ 400Å의 두께가 될 때까지 반복 수행한다.(S150) 이와 같이 소정 두께의 알루미나(Al2O3)가 형성되면 전하 트래핑층(120)의 산화가 방지되면서 전하 블로킹층(130)이 완성된다.(S160)
이 후, 도 1 및 도 2d에 도시된 바와 같이, 전하 블로킹층(130) 상에 게이트 전극층(140)을 형성한다.(S40)
구체적으로, 게이트 전극층(140)은 도전 물질을 약 150 ~ 200Å의 두께로 증착하여 형성할 수 있다. 예를 들어 게이트 전극층(140)은 도핑된 폴리실리콘, W, Pt, Ru, Ir 등의 금속 물질, TiN, TaN, WN 등의 전도성 금속 질화물 또는 RuO2, IrO2 등의 전도성 금속 산화물로 이루어지는 단일층 또는 이들의 조합으로 이루어진 복합층으로 형성될 수 있다.
그리고 나서, 도 1 및 도 2e에 도시된 바와 같이, 반도체 기판(100) 상에 적층된 전하 터널링층(110), 전하 트래핑층(120), 전하 블로킹층(130) 및 게이트 전극층(140)을 패터닝하여 게이트 구조물을 형성한다.
이어서, 게이트 구조물 양측의 반도체 기판(100) 내에 불순물을 주입하여 소스/드레인 영역(152, 154)을 형성함으로써 본 발명의 일 실시예에 따른 비휘발성 메모리 소자(10)를 완성한다.
이와 같이 본 발명의 일 실시예에 따라 제조된 비휘발성 메모리 소자(10)는 전하 트래핑층(120)과 접하는 전하 블로킹층(130)을 형성시, O3 산화 가스 공급 시간을 짧게 함으로써 과량의 O3 산화 가스에 의해 전하 트래핑층(120)이 산화되는 것을 방지할 수 있다. 이에 따라 후술하는 비휘발성 메모리 소자의 문턱 전압 윈도우 특성을 향상시킬 수 있다. 문턱 전압 윈도우 특성이 향상되는 것에 대해서는 실험예들을 통하여 후술한다.
다음으로, 도 1, 도 4a 내지 도 4e 및 도 5를 참조하여, 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법에 대해 설명하기로 한다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 순서대로 나타낸 단면도이다. 도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 전하 블로킹층 제조 방법을 설명하기 위한 순서도이다..
먼저, 도 1, 도 4a 및 도 4b에 도시된 바와 같이, 반도체 기판(200) 상에 전하 터널링층(210) 및 전하 트래핑층(220)을 순차적으로 형성한다.(S10, S20) 전하 터널링층(210) 및 전하 트래핑층(220)을 형성하는 방법은 본 발명의 일 실시예에서 상술한 방법과 동일하므로 자세한 설명을 생략하기로 한다.
이어서, 도 1 및 도 4c에 도시된 바와 같이, 전하 트래핑층(220)상에 전하 블로킹층(250)을 형성한다.(S30) 전하 블로킹층(250)을 형성하는 방법에 대해서는 추가로 도 5를 참조하여 상세히 설명한다.
즉, 전하 블로킹층(250)은 제 1 및 제 2 전하 블로킹층(230, 240)으로 이루어져 있으며, 고유전율 물질인 금속 산화물을 ALD 방법으로 증착하여 소정 두께, 예를 들어 약 100 ~ 400Å의 두께로 형성된다. 예를 들어, 전하 블로킹층(250)은 Al2O3, HfO2, ZrO2, La2O3, Ta2O3, TiO2, SrTiO3(STO), (Ba,Sr)TiO3(BST) 또는 이들의 조합으로 적층된 복합층으로 형성될 수 있다.
본 발명의 다른 실시예에서는 전하 블로킹층(250)을 알루미나(Al2O3)로 형성하는 것을 예로 들어 설명한다. 그리고, 전하 블로킹층(250)을 형성시 하부에 위치하는 전하 트래핑층(220)이 산화되는 것이 방지되는 조건으로 형성한다.
구체적으로, 도 4c 및 도 5에 도시된 바와 같이, 먼저, 전하 터널링층(210) 및 전하 트래핑층(220)이 형성된 반도체 기판(200) 상으로 금속 소스 가스를 0.1 ~ 1.0초간 공급한다.(S210) 이때, 금속 소스 가스로는 알루미늄 소스 가스로서 TMA((Al(CH3)3)를 공급하여 알루미늄 원자를 전하 트래핑층(220)상에 흡착시킨다. 알루미늄 소스 가스로는 TMA 외에 AlCl3, AlH 3N(CH3)3, C6H15AlO, (C4H9)2AlH, (CH3)2AlCl, (C2H5)3Al 또는 (C4H9)3Al 등을 사용할 수도 있을 것이다.
이 후, 흡착되지 않고 잔류하는 알루미늄 소스 가스를 제거하기 위해 퍼지 가스를 공급한다.(S120) 이때, 퍼지 가스는 기판에 흡착되지 않은 알루미늄 원자를 제거하기 위해 약 1 ~ 5초간 충분히 공급한다. 그리고 퍼지 가스로는 아르곤(Ar), 헬륨(He) 또는 질소(N2)와 같은 불활성 기체를 사용한다.
그리고 나서, 산화 가스로서 O3 산화 가스를 공급하여 전하 트래핑층(220)상에 흡착된 알루미늄 원자와 반응시킨다. 이때, O3 가스 내의 산소가 알루미늄 원자와 반응하되, 하부의 전하 트래핑층(220)과 반응하는 것이 억제되도록 O3 가스를 제 1 시간, 예를 들어 약 0. 1초 ~ 1.0초간 공급하도록 한다.(S230)
이 후, 알루미늄 원자와 반응하지 않은 산화 가스 및 부산물을 제거하기 위해 다시 퍼지 가스를 1 ~ 5초간 충분히 공급한다.(S240)
이와 같은 단계를 수행함으로써 전하 트래핑층(220) 상에 알루미나(Al2O3)가 형성되며, 예를 들어 약 10 ~ 70Å의 두께가 될 때까지 반복 수행한다.(S250) 이와 같이 반복 공정을 수행함으로써 전하 트래핑층(220)의 산화를 방지하면서 알루미 나(Al2O3)로 이루어진 제 1 전하 블로킹층(230)을 완성할 수 있다.(S260)
다음으로, 제 1 전하 블로킹층(230) 상으로 금속 소스 가스를 0.1 ~ 5.0초간 공급한다.(S270) 이때, 금속 소스 가스로는 알루미늄 소스 가스로서 TMA((Al(CH3)3)를 공급하여 알루미늄 원자를 제 1 전하 블로킹층(230) 상에 흡착시킨다.
이 후, 흡착되지 않고 잔류하는 알루미늄 소스 가스를 제거하기 위해 퍼지 가스를 약 1 ~ 5초간 충분히 공급한다.(S280)
그리고 나서, 산화 가스로서 O3 가스를 제 1 전하 블로킹층(230)을 형성할 때보다 긴 제 2 시간 동안 공급한다. 예를 들어, 약 1.0 ~ 5.0초간 충분히 공급하여 제 1 전하 트래핑층(220)상에 흡착된 알루미늄 원자와 반응시킨다.(S290) 이와 같이 산화 가스인 O3 가스를 과량으로 공급하더라도 하부에 제 1 전하 블로킹층(230)이 형성되어 있으므로 전하 트래핑층(220)이 산화되는 것을 방지할 수 있다.
이 후, 알루미늄 원자와 반응하지 않은 산화 가스 및 부산물을 제거하기 위해 다시 퍼지 가스를 1 ~ 5초간 공급한다.(S2100)
계속해서, 제 1 전하 블로킹층(230) 상에 이와 같은 단계를 반복 수행한다(S2110). 그리고 각 단계를 반복하는 동안 O3 산화 가스를 공급하는 시간을 점차 증가시켜 진행할 수도 있을 것이다.
이와 같은 단계는 예를 들어, 약 90 ~330Å의 두께가 될 때까지 반복 수행하여 제 2 전하 블로킹층(240)을 완성한다.(S2120)
이에 따라 전하 트래핑층(220)상에 전하 트래핑층(220)의 산화를 방지하면서 제 1 및 제 2 전하 블로킹층(230, 240)으로 이루어진 전하 블로킹층(250)을 형성할 수 있다.
다음으로, 도 1 및 도 4d에 도시된 바와 같이, 전하 블로킹층(250) 상에 게이트 전극층(260)을 형성한다. 게이트 전극층(260)을 형성하는 방법은 본 발명의 일 실시예에서의 방법과 동일하므로 생략하기로 한다.
그리고 나서, 도 1 및 도 4e에 도시된 바와 같이, 반도체 기판(200) 상에 적층된 전하 터널링층(210), 전하 트래핑층(220), 전하 블로킹층(250) 및 게이트 전극층(260)을 패터닝하여 게이트 구조물을 형성한다.
이어서, 게이트 구조물 양측의 반도체 기판(200) 내에 불순물을 주입하여 소스/드레인 영역(272, 274)을 형성함으로써 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자(20)를 완성한다.
이와 같이 본 발명의 다른 실시예에 따라 제조된 비휘발성 메모리 소자(20)는 전하 트래핑층(220)과 접하는 전하 블로킹층(250)을 형성시, 초기에 O3 산화 가스 공급 시간을 짧게 하여 제 1 전하 블로킹층(230)을 형성함으로써 과량의 O3 산화 가스를 이용하여 제 2 전하 블로킹층(240)을 형성할 때 전하 트래핑층(220)이 산화되는 것을 방지할 수 있다. 이에 따라 후술하는 비휘발성 메모리 소자의 문턱 전압 윈도우 특성을 향상시킬 수 있다. 문턱 전압 윈도우 특성이 향상되는 것에 대해서는 실험예들을 통하여 후술한다.
다음으로, 도 2e 및 도 4e를 참조하여 본 발명의 실시예들에 따라 제조된 비휘발성 메모리 소자의 동작에 대해 간단히 설명하기로 한다.
먼저, 프로그램(program) 동작은 게이트 전극(142, 262)에 하이(high) 전압, 예를 들어 약 5 ~ 8V의 전압을 인가하고, 소스 영역(152, 272)을 접지(GND)시키고 드레인 영역(154, 274)에 약 5 ~ 8V의 하이(high) 전압을 인가한다.
이와 같이 전압을 인가하고 나면, 소스 영역(152, 272)과 드레인 영역(154, 274) 사이에 전위차가 발생하며, 이에 따라 발생된 수평 전기장(lateral electric field)에 의해 채널이 형성되어 채널을 따라 소스 영역(152, 272)에서 드레인 영역(154, 274)으로 전자가 이동한다. 이와 같이 소스 영역(152, 272)에서 드레인 영역(154, 274)으로 전자가 이동하는 동안 전자는 에너지를 얻게 되며, 전하 터널링층(110, 210)의 에너지 장벽을 뛰어 넘을 수 있는 만큼의 에너지를 얻은 전자는 전하 터널링층(110, 210)을 터널링하여 전하 트래핑층(120, 220)으로 트랩된다. 이와 같이 전자가 전하 트래핑층(120, 220)으로 트랩됨으로써 비휘발성 메모리 소자의 문턱 전압(Vth)은 증가된다. 이와 같은 프로그램 방식을 채널 열전자 주입(CHEI: Channel Hot Electron Injection) 방식이라고 한다.
다음으로, 소거(erase) 동작을 설명하면, 게이트 전극(142, 262)에 음의 전압, 예를 들어 -16 ~ -12V의 전압을 인가하고, 소스 영역(152, 272)을 접지시키고 드레인 영역(154, 274)에는 약 4 ~7V의 양의 전압을 인가한다.
이와 같이 전압을 인가하면, 드레인 영역(154, 274) 쪽에 공핍 영역이 형성되며 공핍 영역에서는 정공(hole)이 생성된다. 이와 같이 생성된 정공은 전기장에 의해 가속되어 열정공으로 변화하여 전하 트래핑층(120, 220) 내로 주입된다. 이에 따라 전하 트래핑층(120, 220) 내에 트랩되어 있던 전자와 결합되어 비휘발성 메모리 소자의 문턱 전압이 낮아지며, 소거 동작이 완료된다.
참고로, 소거 동작은 게이트 전극(142, 262) 층에 음의 전압, 예를 들어 -16 ~ -12V를 인가하고, 소스 영역(152, 272) 및 드레인 영역(154, 274)에 양의 전압, 예를 들어 4 ~ 7V의 전압을 인가함으로써 정공이 전하 트래핑층(120, 220) 내로 주입되는 FN 터널링(Fowler-Nordheim tunneling) 방식에 의해서도 가능하다.
계속해서, 독출(reading) 동작을 설명하면, 게이트 전극(142, 262)에 약 3V의 양의 전압을 인가하고, 게이트 전극(142, 262)에 인가되는 전압 보다 낮은 전압, 예를 들어 약 0.8 ~ 2V를 소스 영역(152, 272)에 인가하며, 드레인 영역(154, 274)은 접지시키거나 소스 영역(152, 272)에 인가되는 전압보다 낮은 전압을 인가하여 수행될 수 있다.
이와 같이 전압을 인가하면, 비휘발성 메모리 소자의 프로그램 또는 소거 상태에 따라 문턱 전압이 다르므로 전류가 흐르거나 흐르지 않게 되며, 이러한 전류 변화를 판단하여 저장된 정보를 알 수 있다.
이와 같은 비휘발성 메모리 소자는 프로그램 상태의 문턱 전압과 소거 상태의 문턱 전압의 차이인 문턱 전압 윈도우가 클수록, 데이터를 저장할 레벨(level)들을 여러 개로 설정할 수 있다. 즉, 본 발명의 실시예에 따라 제조된 비휘발성 메모리 소자는 문턱 전압 윈도우가 증가되므로 데이터를 저장할 레벨(level)들을 여러 개로 설정할 수 있게 된다.
이하, 다음의 구체적인 실험예들을 통하여 본 발명에 관한 보다 상세한 내용은 설명하며, 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 설명을 생략한다.
본 발명의 실험예들에서 전하 터널링층은 실리콘 산화막(SiO2)으로, 전하 트래핑층은 실리콘 질화막(SiN)으로, 전하 블로킹층은 알루미나(Al2O3)로 형성하였으며, 게이트 전극층은 탄탈륨 질화막(TaN)으로 형성하였다. 그리고 전하 블로킹층 형성시, 알루미늄 소스 가스 공급, 퍼지, O3 산화 가스 공급 및 퍼지를 반복하여 알루미나를 약 150Å의 두께로 형성하였으며, 알루미늄 소스 가스로는 TMA가 사용되었다. 참고로, 그래프들 내의 1/2/5/2와 같이 나타난 수치는 알루미늄 소스 가스 공급 시간/퍼지 시간/O3 산화 가스 공급 시간/퍼지 시간을 나타낸다.
<실험예 1>
도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 문턱 전압 윈도우 특성을 비교하여 나타낸 그래프이다.
구체적으로, 전하 블로킹층을 형성시 O3 산화 가스의 공급 시간을 변화시켜 비휘발성 메모리 소자의 문턱 전압 윈도우(Vth window)의 변화를 알아보았다.
즉, 도 6에 도시된 바와 같이, O3 산화 가스 공급 시간을 5초를 기준으로 하여, O3 공급 시간을 감소시켰을 때 비휘발성 메모리 소자들의 문턱 전압 윈도우 변화를 알아보았다.
이를 살펴보면, O3 산화 가스 공급 시간을 감소될수록 비휘발성 메모리 소자의 문턱 전압 윈도우가 증가한다는 것을 알 수 있다. 그러므로 비휘발성 메모리 소자 별로 문턱 전압을 달리 설정하여 데이터를 저장할 레벨(level)들을 여러 개로 설정할 수 있게 된다.
<실험예 2>
도 7은 본 발명의 다른 실시예에 따라 제조된 비휘발성 메모리 소자의 등가산화막 두께에 대한 문턱 전압 윈도우 특성을 비교하여 나타낸 그래프이다.
구체적으로, 전하 블로킹층을 형성시 O3 산화 가스 공급 시간을 5초로 하였을 때를 기준으로, 본 발명의 다른 실시예에서와 같이, 초기에 형성되는 알루미나를 형성할 때, O3 산화 가스의 공급 시간을 감소시켜 형성하고, 후속에 형성되는 알루미나는 다시 O3 산화 가스 공급 시간을 증가시켜 형성하였을 때의 비휘발성 메모리 소자의 문턱 전압 윈도우(Vth window)의 변화를 알아보았다.
즉, 도 7에 도시된 바와 같이, 전하 블로킹층을 형성시 초기에만 O3 산화 가스의 공급을 감소시켜도 비휘발성 메모리 소자의 문턱 전압 윈도우가 증가한다는 것을 알 수 있다.
<실험예 3>
도 8은 본 발명의 일 실시예에 따라 제조된 비휘발성 메모리 소자의 기판 상에서의 위치에 따른 문턱 전압 윈도우를 나타낸 그래프이다.
구체적으로, 전하 블로킹층을 형성시, O3 산화 가스의 공급 시간을 변화시켜 반도체 기판 상의 위치 별로 비휘발성 메모리 소자의 문턱 전압 윈도우(Vth window)의 변화를 알아보았다. 참고로, 도 8에서 y축은 반도체 기판 상의 위치를 나타내며, T는 상부(Top), C는 중앙(Center), B는 하부(Below), L은 왼쪽(Left) 및 R은 오른쪽(Right)을 나타낸다. 그리고, 그래프 내의 1/2/5/2와 같이 나타난 수치는 알루미늄 소스 가스 공급 시간/퍼지 시간/O3 산화 가스 공급 시간/퍼지 시간을 나타낸다.
즉, 도 8에 도시된 바와 같이, O3 산화 가스의 공급 시간이 감소될수록 비휘발성 메모리 소자의 문턱 전압 윈도우가 증가한다는 것을 알 수 있다.
<실험예 4>
도 9a 및 도 9b는 비휘발성 메모리 소자의 신뢰성 평가 결과를 나타낸 그래프이다.
도 9a는 종래 기술에 따라 제조된 비휘발성 메모리 소자의 게이트 전압에 대한 드레인 전류를 나타낸 그래프이다. 도 9b는 본 발명의 일 실시예에 따라 제조된 비휘발성 메모리 소자의 게이트 전압에 대한 드레인 전류를 나타낸 그래프이다.
구체적으로, 도 9a의 비휘발성 메모리 소자는 전하 블로킹층인 150Å 두께의 알루미나를 형성시, O3 산화 가스 공급 시간을 5초로 하였으며, 도 9b의 비휘발성 메모리 소자는 O3 산화 가스의 공급 시간을 0.1초로 감소시켜 알루미나를 형성하였 다. 그리고 나서, 각각 프로그램 및 소거 사이클을 1200회 수행하고, 200℃의 온도 조건에서 2시간 베이크(bake)한 후의 비휘발성 메모리 소자의 문턱 전압 윈도우의 변화를 비교하였다.
도 9a와 도 9b를 비교하여 보면, 드레인 전류가 10E-7A일 때를 기준으로 하였을 때, 문턱 전압 윈도우의 유의차(significant difference)가 거의 없음을 알 수 있다. 즉, O3 산화 가스의 공급 시간을 감소시켜도 비휘발성 메모리 소자의 특성을 크게 저하시키지 않는다는 것을 알 수 있다.
<실험예 5>
도 10은 본 발명의 일 실시예에 따라 제조된 비휘발성 메모리 소자의 누설 전류의 특성 비교하여 나타낸 그래프이다.
구체적으로, O3 산화 가스의 공급 시간을 감소시켜 전하 블로킹층인 알루미나를 형성하여도 비휘발성 메모리 소자에 인가되는 구동 전압에 대해 누설 전류 특성에는 큰 변화가 없다는 것을 알 수 있다. 즉, O3 산화 가스의 공급 시간을 감소시켜 알루미나를 형성하여도 알루미나의 막질에는 큰 영향이 없을 알 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 본 발명의 비휘발성 메모리 소자의 제조 방법에 따르면 차지 트랩형 비휘발성 메모리 소자에서 전하 블로킹층을 형성할 때, O3 산화 가스의 공급 시간을 감소시킴으로써 전하 블로킹층 하부에 위치하는 전하 트래핑층의 산화를 방지할 수 있다. 따라서 비휘발성 메모리 소자의 문턱 전압 윈도우 특성을 개선할 수 있다.

Claims (21)

  1. 반도체 기판 상에 전하 터널링층을 형성하고,
    상기 전하 터널링층 상에 전하 트래핑층을 형성하고,
    금속 원자를 포함하는 금속 소스 가스 공급 단계, 금속 소스 가스 퍼지 단계, O3 산화 가스 공급 단계 및 O3 산화 가스 퍼지 단계를 반복하여 상기 전하 트래핑층 상에 금속 산화물로 이루어진 전하 블로킹층을 형성하되, 상기 금속 원자와 상기 O3 산화 가스가 반응하여 금속 산화물을 생성하고, 상기 전하 트래핑층과 상기 O3 산화 가스 간의 반응은 억제되도록 상기 O3 산화 가스 공급 단계는 상기 O3 산화 가스를 0.1 ~ 1.0초간 공급하여 진행되고,
    상기 전하 블로킹층 상에 게이트 전극층을 형성하는 것을 포함하는 비휘발성 메모리 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 전하 블로킹층은 100 ~ 400Å의 두께로 형성되는 비휘발성 메모리 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 금속 소스 가스 공급 단계에서 상기 금속 소스 가스로 알루미늄 소스 가스가 사용되는 비휘발성 메모리 소자 제조 방법.
  4. 제 3 항에 있어서,
    상기 알루미늄 소스 가스로는 TMA(Al(CH3)3), AlCl3, AlH3N(CH3)3, C6H15AlO, (C4H9)2AlH, (CH3)2AlCl, (C2H5)3Al 또는 (C4H9)3Al 중 선택된 어느 하나를 사용하는 비휘발성 메모리 소자 제조 방법.
  5. 제 1 항에 있어서,
    상기 금속 소스 가스 퍼지 단계 또는 상기 O3 산화 가스 퍼지 단계에서 퍼지 가스로 불활성 가스가 사용되는 비휘발성 메모리 소자 제조 방법.
  6. 제 1 항에 있어서,
    상기 전하 터널링층은 SiO2, SiON, Si3N4, GexOyNz, GexSiyOz, 고유전율 물질 또는 이들의 조합으로 이루어진 물질로 형성되는 비휘발성 메모리 소자 제조 방법.
  7. 제 1 항에 있어서,
    상기 전하 트래핑층은 실리콘 질화물, 실리콘 산질화물 또는 금속 산질화물로 이루어진 물질로 형성되는 비휘발성 메모리 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 전하 블로킹층은 Al2O3, HfO2, ZrO2, La2O3, Ta2O3, TiO2, SrTiO3(STO), (Ba,Sr)TiO3(BST) 또는 이들의 조합으로 이루어진 물질로 형성되는 비휘발성 메모리 소자 제조 방법.
  9. 제 1 항에 있어서,
    상기 게이트 전극층은 폴리 실리콘, 금속 물질, 금속 질화물 또는 전도성 금속 산화물로 이루어지는 단일막 또는 이들의 조합으로 이루어진 복합막으로 형성되는 비휘발성 메모리 소자 제조 방법.
  10. 반도체 기판 상에 전하 터널링층을 형성하고,
    상기 전하 터널링층 상에 전하 트래핑층을 형성하고,
    금속 소스 가스 공급 단계, 금속 소스 가스 퍼지 단계, O3 산화 가스 공급 단계 및 O3 산화 가스 퍼지 단계를 반복하여 상기 전하 트래핑층 상에 순차적으로 형성되는 제 1 및 제 2 전하 블로킹층을 포함하는 전하 블로킹층을 형성하되, 상기 제 1 전하 블로킹층 형성시 상기 O3 산화 가스 공급 단계는 상기 O3 산화 가스를 제 1 시간 동안 공급하여 진행되고, 상기 제 2 전하 블로킹층 형성시 상기 O3 산화 가스 공급 단계는 상기 O3 산화 가스를 상기 제 1 시간보다 긴 제 2 시간 동안 공급하여 진행되고,
    상기 전하 블로킹층 상에 게이트 전극층을 형성하는 것을 포함하는 비휘발성 메모리 소자 제조 방법.
  11. 제 10 항에 있어서,
    상기 제 1 시간은 0.1 ~ 1.0초간인 비휘발성 메모리 소자 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 2 시간은 0.1 ~ 5.0초간인 비휘발성 메모리 소자 제조 방법.
  13. 제 10 항에 있어서,
    상기 전하 블로킹층은 100 ~ 400Å의 두께로 형성되는 비휘발성 메모리 소자 제조 방법.
  14. 제 13 항에 있어서,
    상기 제 1 전하 블로킹층은 10 ~ 70Å으로 형성되고, 상기 제 2 전하 블로킹층은 90 ~ 330Å으로 형성되는 비휘발성 메모리 소자 제조 방법.
  15. 제 10 항에 있어서,
    상기 금속 소스 가스 공급 단계에서, 상기 금속 소스 가스로 알루미늄 소스 가스가 사용되는 비휘발성 메모리 소자 제조 방법.
  16. 제 15 항에 있어서,
    상기 알루미늄 소스 가스로는 TMA(Al(CH3)3), AlCl3, AlH3N(CH3)3, C6H15AlO, (C4H9)2AlH, (CH3)2AlCl, (C2H5)3Al 또는 (C4H9)3Al 중 선택된 어느 하나를 사용하는 비휘발성 메모리 소자 제조 방법.
  17. 제 10 항에 있어서,
    상기 금속 소스 가스 퍼지 단계 또는 상기 O3 산화 가스 퍼지 단계에서 퍼지 가스로 불활성 가스가 사용되는 비휘발성 메모리 소자 제조 방법.
  18. 제 10 항에 있어서,
    상기 전하 터널링층은 SiO2, SiON, Si3N4, GexOyNz, GexSiyOz, 고유전율 물질 또는 이들의 조합으로 이루어진 물질로 형성되는 비휘발성 메모리 소자 제조 방법.
  19. 제 10 항에 있어서,
    상기 전하 트래핑층은 실리콘 질화물, 실리콘 산질화물 또는 금속 산질화물로 이루어진 물질로 형성되는 비휘발성 메모리 소자의 제조방법.
  20. 제 10 항에 있어서,
    상기 전하 블로킹층은 Al2O3막, HfO2막, ZrO2막, La2O3막, Ta2O3막, TiO2막, SrTiO3(STO)막, (Ba,Sr)TiO3(BST)막으로 이루어진 조합으로부터 선택된 어느 하나의 단일막 또는 이들의 조합으로 이루어진 복합막으로 형성되는 비휘발성 메모리 소자 제조 방법.
  21. 제 10 항에 있어서,
    상기 게이트 전극층은 폴리 실리콘, 금속 물질, 금속 질화물 또는 전도성 금속 산화물로 이루어지는 단일막 또는 이들의 조합으로 이루어진 복합막으로 형성되는 비휘발성 메모리 소자 제조 방법.
KR1020060102460A 2006-10-20 2006-10-20 비휘발성 메모리 소자 제조 방법 Expired - Fee Related KR100819002B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060102460A KR100819002B1 (ko) 2006-10-20 2006-10-20 비휘발성 메모리 소자 제조 방법
US11/605,236 US20080096340A1 (en) 2006-10-20 2006-11-29 Method of fabricating a nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102460A KR100819002B1 (ko) 2006-10-20 2006-10-20 비휘발성 메모리 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR100819002B1 true KR100819002B1 (ko) 2008-04-02

Family

ID=39318433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102460A Expired - Fee Related KR100819002B1 (ko) 2006-10-20 2006-10-20 비휘발성 메모리 소자 제조 방법

Country Status (2)

Country Link
US (1) US20080096340A1 (ko)
KR (1) KR100819002B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5398388B2 (ja) * 2009-06-30 2014-01-29 株式会社東芝 不揮発性半導体記憶装置
JP5722008B2 (ja) * 2010-11-24 2015-05-20 株式会社日立国際電気 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
US20130105881A1 (en) * 2011-10-28 2013-05-02 James K. Kai Self-Aligned Planar Flash Memory And Methods Of Fabrication
US20150093914A1 (en) * 2013-10-02 2015-04-02 Intermolecular Methods for depositing an aluminum oxide layer over germanium susbtrates in the fabrication of integrated circuits
US9698223B2 (en) * 2014-11-25 2017-07-04 Sandisk Technologies Llc Memory device containing stress-tunable control gate electrodes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067454A (ko) * 2003-12-29 2005-07-04 주식회사 하이닉스반도체 인시츄 오존처리와 원자층증착법을 이용한 유전막 제조방법
KR20060039733A (ko) * 2004-11-03 2006-05-09 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419903B2 (en) * 2000-03-07 2008-09-02 Asm International N.V. Thin films
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6420279B1 (en) * 2001-06-28 2002-07-16 Sharp Laboratories Of America, Inc. Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices
KR100493022B1 (ko) * 2002-07-10 2005-06-07 삼성전자주식회사 Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법
TW200411923A (en) * 2002-07-19 2004-07-01 Asml Us Inc In-situ formation of metal insulator metal capacitors
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US7122415B2 (en) * 2002-09-12 2006-10-17 Promos Technologies, Inc. Atomic layer deposition of interpoly oxides in a non-volatile memory device
US7205247B2 (en) * 2003-09-30 2007-04-17 Aviza Technology, Inc. Atomic layer deposition of hafnium-based high-k dielectric
US7306956B2 (en) * 2003-09-30 2007-12-11 Intel Corporation Variable temperature and dose atomic layer deposition
KR100584996B1 (ko) * 2003-11-22 2006-05-29 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
JP4477422B2 (ja) * 2004-06-07 2010-06-09 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
KR100597642B1 (ko) * 2004-07-30 2006-07-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
KR100854428B1 (ko) * 2004-09-09 2008-08-27 도쿄엘렉트론가부시키가이샤 박막 커패시터와 그 형성 방법 및 컴퓨터 판독 가능한 기억매체
KR100620451B1 (ko) * 2005-01-10 2006-09-11 삼성전자주식회사 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
KR100644405B1 (ko) * 2005-03-31 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
US7354872B2 (en) * 2005-05-26 2008-04-08 International Business Machines Corporation Hi-K dielectric layer deposition methods
KR100780661B1 (ko) * 2005-06-29 2007-11-29 주식회사 하이닉스반도체 비휘발성 메모리 소자의 유전체막 및 그 형성방법
KR100717813B1 (ko) * 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US7393736B2 (en) * 2005-08-29 2008-07-01 Micron Technology, Inc. Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
KR100716654B1 (ko) * 2006-04-04 2007-05-09 주식회사 하이닉스반도체 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
US7537804B2 (en) * 2006-04-28 2009-05-26 Micron Technology, Inc. ALD methods in which two or more different precursors are utilized with one or more reactants to form materials over substrates
US7416952B2 (en) * 2006-05-23 2008-08-26 Infineon Technologies Ag Method for producing a dielectric interlayer and storage capacitor with such a dielectric interlayer
KR100819003B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
KR101411549B1 (ko) * 2007-11-13 2014-06-25 삼성전자주식회사 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067454A (ko) * 2003-12-29 2005-07-04 주식회사 하이닉스반도체 인시츄 오존처리와 원자층증착법을 이용한 유전막 제조방법
KR20060039733A (ko) * 2004-11-03 2006-05-09 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20080096340A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
KR100949227B1 (ko) 반도체 장치 및 그 제조 방법
KR100644405B1 (ko) 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
KR100890040B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US6750066B1 (en) Precision high-K intergate dielectric layer
KR100628875B1 (ko) 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법
US8115249B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US7981786B2 (en) Method of fabricating non-volatile memory device having charge trapping layer
US20050205969A1 (en) Charge trap non-volatile memory structure for 2 bits per transistor
US8044454B2 (en) Non-volatile memory device
JP2007043147A (ja) 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2009135494A (ja) 消去飽和について改善したイミュニティを備えた不揮発性メモリデバイスおよびその製造方法
US20090273021A1 (en) Semiconductor device and method for manufacturing the same
CN105140275A (zh) 半导体器件及其制造方法
US6955965B1 (en) Process for fabrication of nitride layer with reduced hydrogen content in ONO structure in semiconductor device
KR100819003B1 (ko) 비휘발성 메모리 소자 제조 방법
KR101146589B1 (ko) 전하 트랩형 반도체 메모리 소자
KR101153310B1 (ko) Ｍｏｓ형 반도체 메모리 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치
US20090140322A1 (en) Semiconductor Memory Device and Method of Manufacturing the Same
US7507644B2 (en) Method of forming dielectric layer of flash memory device
US20080096340A1 (en) Method of fabricating a nonvolatile memory device
KR100641074B1 (ko) 전하 트랩 타입의 비휘발성 메모리 장치 및 그 제조 방법
KR100807228B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100790567B1 (ko) 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100763535B1 (ko) 불휘발성 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20110328

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110328

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000