KR100852995B1 - 반도체 기판상에 저 유전율을 갖는 막을 형성하는 방법 - Google Patents

반도체 기판상에 저 유전율을 갖는 막을 형성하는 방법 Download PDF

Info

Publication number
KR100852995B1
KR100852995B1 KR1020010064225A KR20010064225A KR100852995B1 KR 100852995 B1 KR100852995 B1 KR 100852995B1 KR 1020010064225 A KR1020010064225 A KR 1020010064225A KR 20010064225 A KR20010064225 A KR 20010064225A KR 100852995 B1 KR100852995 B1 KR 100852995B1
Authority
KR
South Korea
Prior art keywords
reaction
gas
film
reactor
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020010064225A
Other languages
English (en)
Other versions
KR20020031298A (ko
Inventor
마츠키노부오
이재식
Original Assignee
에이에스엠 저펜 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/691,079 external-priority patent/US6410463B1/en
Application filed by 에이에스엠 저펜 가부시기가이샤 filed Critical 에이에스엠 저펜 가부시기가이샤
Publication of KR20020031298A publication Critical patent/KR20020031298A/ko
Application granted granted Critical
Publication of KR100852995B1 publication Critical patent/KR100852995B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6903—Inorganic materials containing silicon
    • H10P14/6905—Inorganic materials containing silicon being a silicon carbide or silicon carbonitride and not containing oxygen, e.g. SiC or SiC:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

플라즈마 반응에 의해 반도체 기판 상에 저 비유전율을 갖는 막을 반응기에서 형성하기 위한 방법에 있어서, 본 방법은 상기 반응기에서 반응 가스의 잔류시간(Rt)을 100msec≤Rt가 되도록 연장시킴으로서 달성될 수 있다. 막은 절연 막 과 마스크막을 포함한다.

Description

반도체 기판상에 저 유전율을 갖는 막을 형성하는 방법{Method for forming film with low dielectric constant on semiconductor substrate}
도 1은 본 발명의 절연막 형성을 위한 플라즈마 CVD 장치를 설명한 개요도이다.
본 발명은 일반적으로 반도체 기술에 관한 것으로, 더 구체적으로는 플라즈마 CVD (chemical vapor deposition) 장치를 이용하여 반도체 기판 상에 형성된 저 유전율(이하 "저-k" 라고 함)을 가진 막을 형성하는 방법에 관한 것이다.
최근에는 반도체 장비의 대규모 집적이 요구됨에 따라 다층 배선 기술(multi-layered wiring technlque)이 상당한 주의를 끌고 있다. 그러나, 이러한 다층 구조에 있어서, 개개 전선들 사이의 정전 용량은 고속 작동을 방해한다. 이러한 정전 용량을 감소시키기 위해서는 절연막의 비유전율을 감소시키는 것이 필수적이다. 따라서, 상대적으로 저 비유전율을 가진 다양한 물질이 절연막으로 개발되었다. 또한, SiN과 같은 하드마스크는 반도체 구조의 형성에 사용되나, 이런 막은 약 8의 비유전율을 가진다. 하드마스크는 역시 저 유전율을 가지는 것이 바람직하다.
전통적으로, 이런 막들은 플라즈마 CVD 방법과 스핀-코트(spin-coat) 방법에 의해 형성된다. 그러나, 이 스핀-코트 방법은 실리콘 기판상에 물질을 편평하게 도포하지 못하는 문제점을 가지고 있으며, 다른 문제점으로는 코팅 처리 후의 경화 시스템이 고가라는 것이다. 플라즈마 CVD 방법에 있어서, 액상 물질(예, P-TMOS, 페놀 트리메톡시실란)이 사용되며, 이 물질을 증발시키기 위해 버블링 방법이 채용된다. 이 버블링 방법은 아르곤과 같은 캐리어 가스를 가지고 이 물질을 통과시킴으로서 얻어지는 액상 물질의 증기가 케리어 가스와 함께 반응 챔버내로 유입되는 것을 의미한다. 일반적으로 이 방법은 물질 가스의 유동을 유발하기 위해서 대량의 캐리어 가스가 필요하다. 비유전율이 낮을 수 없다.
더 나아가, 상기 막들 이외에, 실리콘 산화막 SiOx는 전통적으로 절연막으로 사용되었다. 그러나, 실리콘 산화막은 약 4.0의 비유전율을 가진다.
따라서, 본 발명의 목적은 저 유전율, 고 열적 안정성, 고 습기 내성 및 고 접착 강도를 가진 막을 형성하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 고가의 장비의 요구 없이 저 비유전율을 가진 절연막을 용이하게 형성하는 방법을 제공하는 것이다.
본 발명의 한 측면에 의하면, 플라즈마 반응에 의해 반도체 기판 상에 저 비유전율을 갖는 막을 반응기에서 형성하기 위한 방법에 있어서, 상기 방법은 반응기에서 반응 가스의 잔류시간(Rt)을 100msec≤Rt가 되도록 연장하는 것을 포함하고,
Rt[s] = 9.42×07 (PrㆍTs/PsㆍTr)rw 2d/F이며, 여기에서
Pr : 반응 챔버 압력(Pa)
Ps : 표준 대기압(Pa)
Tr : 반응 가스의 평균 온도(K)
Ts : 표준 온도(K)
rw : 실리콘 기판의 반경(m)
d : 실리콘 기판과 상부 전극사이의 공간(m)
F : 반응 가스의 총 유량(sccm)이다.
상기에서, Rt는 (ⅰ) 반응 가스의 유속을 감소하는 단계, (ⅱ) 반응 공간을 확장하는 단계, 또는 (ⅲ)상기 반응 압력을 증가하는 단계에 의해 연장될 수 있다.
한 실시예에 의하면, 저-k 막을 형성하기 위해 반응 가스는 Si(CH3)nH4-n(n=1-4), Si2(CH3)nH6-n(n=1-6), C5F5 , C6Fn(n=6-12), CnF2n+2(n>1), CHnF4-n (n=1-4), SixF2x+2(x=1-4), SiHnF4-n(n=1-4), SinH2n+2 (n=1-3), Si(OCnH2n+1)4 (n=1-2) 및 SiF(OCnH2n+1)3(n=1-2)으로 구성된 군으로부터 선택된 적어도 하나를 포함한다.
다른 실시예에 의하면, 저-k 막을 형성하기 위해 반응 가스는 C5F5, C6Fn(n=6-12), CnF2n+2(n≥1), CHnF4-n(n=1-4), SixF2x+2(X=1-4) 및 SiHnF4-n(n=1-4)으로 구성된 군으로부터 선택된 적어도 하나와, Siα(CH3)2(OCH3) 2을 포함한 SiαOα-1R2α-β+2(OCnH2n+1)β (여기서 R은 탄화수소, α와 β는 정수)를 조합하여 구성된 군으로부터 선택된 적어도 하나를 포함한다.
또 다른 실시예에 의하면, SiC, SiCH, SiNC 또는 SiNCH 막과 같은 저-k 하드 마스크를 형성하기 위해 반응 가스는 Si(CH3)nH4-n (n=1-4), Si2 (CH3)nH6-n(n=1-6), (CH3)3SiNHSi(CH3)3 및 (CH3)3SiNCH 3Si(CH3)3으로 구성된 군으로부터 선택된 적어도 하나의 혼합물을 포함한다.
한 실시예에 의하면, 본 발명은 플라즈마 처리에 의해 반도체 기판상에 절연막을 형성하기 위한 다음의 단계를 포함할 수 있다. 즉;
반도체 기판이 적치된 플라즈마 CVD 프로세스용 반응 챔버내로 물질 가스를 도입하는 단계;
캐리어 가스를 도입하는 단계; 및
물질 가스와 캐리어 가스로 구성된 반응 가스가 존재하는 반응 챔버에서 플라즈마 반응을 활성화하는 단계와, 반응 챔버내 반응 가스의 잔류 시간을 100msec≤Rt로 연장하기 위해 반응 가스의 유속을 조절함으로서 반도체 기판상에 저 유전율을 갖는 막을 형성하는 단계이다.
본 발명 및 선행기술보다 나은 장점을 요약할 목적으로, 본 발명의 특정 목적과 장점을 언급하였다. 물론, 반드시 그러한 목적과 장점이 본 발명의 특정 실시예에 따라 성취되지는 않을 수 있다. 그러므로, 예를 들면 당해기술의 당업자는 본 발명이 본 명세서에서 교시 또는 암시될 수도 있는 다른 목적을 반드시 달성하지는 않더라도 적어도 하나의 장점을 달성하거나 최적화하는 방식으로 실현될 수 있다는 것을 알 수 있을 것이다.
또 다른 분야에서, 본 발명의 특징 및 장점은 후술하는 바람직한 실시예의 상세한 설명으로 명백해진다.
[바람직한 실시예의 상세한 설명]
반응 가스의 잔류 시간은 반응을 위한 챔버의 반응 공간의 용량, 반응에 적합한 압력 및 반응 가스의 총 유속에 의해 결정된다. 반응 압력은 안정된 플라즈마를 유지하기 위해서는 보통 1-10Torr(133-1333 Pa)의 범위이며, 바람직하게는 3-7Torr(399-931 Pa)이다. 이런 반응 압력은 반응 가스의 잔류 시간을 연장하기 위해서 비교적 높다. 반응 가스의 총 유속은 결과 막의 비유전율을 감소하는데 중요하다. 잔류 시간을 조절할 목적으로 첨가 가스에 물질 가스의 비율을 조절할 필요는 없다. 일반적으로, 잔류 시간이 길수록, 비유전율은 낮아진다. 막 형성을 위해 필요한 물질 가스 유속은 원하는 증착율에 의존하며, 기판의 영역에 막을 형성한다. 예를 들어, 300nm/분의 증착율로 기판[r(radius, 반경)=100분)상에 막을 형성하기 위해는, 적어도 50sccm의 물질 가스가 반응 가스에 포함될 것이 요구된다. 이것은 기판의 표면 영역(m2) 당 약 1.6×102sccm이다. 총 유속은 잔류 시간(Rt)에 의해 정의될 수 있다. Rt가 아래에서 설명된 것으로 정의될 때, Rt의 바람직한 범위는 100msec이며, 더 바람직하게는 200msec≤Rt≤5sec이며, 보다 더 바람직하게는 500msec≤Rt≤4sec이다. 종래의 플라즈마 TEOS에서, Rt는 일반적으로 10-30 msec의 범위이다.
Rt[s] = 9.42×107 (PrㆍTs/PsㆍTr)rw 2d/F
여기에서
Pr : 반응 챔버 압력(Pa)
Ps : 표준 대기압(Pa)
Tr : 반응 가스의 평균 온도(K)
Ts : 표준 온도(K)
rw : 실리콘 기판의 반경(m)
d : 실리콘 기판과 상부 전극사이의 공간(m)
F : 반응 가스의 총 유량(sccm)
상기에서, 잔류 시간은 반응 챔버내에서 가스 분자들이 머무는 시간의 평균 기간을 의미한다. 잔류 시간(Rt)은 Rt=αV/S로 계산될 수 있으며, 여기서 V는 챔버의 용량(cc), S는 반응 가스의 부피(cc/s), 그리고 α는 반응 챔버의 형태 및 가스의 유입구와 배출의 배출구 사이의 위치적 연관성에 의해 결정된 계수이다. 반 응 챔버내에서 반응을 위한 공간은 기판의 표면(πr2) 및 상부 전극과 하부 전극 사이의 공간에 의해 정의된다. 반응을 위한 공간을 통하여 가스 유속을 고려한다면, α는 1/2로 계산될 수 있다. 상기 공식에서, α는 1/2이다.
공식에 지적한 바와 같이, Rt는 반응 가스의 유속 감소 또는 반응 압력의 증가 이외에도 반응 공간을 확장함으로서 연장될 수 있다. 적당한 기판의 반경(rw(m))은 0.02에서 1m의 범위이며, 바람직하게는 0.07에서 0.15m일 수 있다. 이 경우에, 기판과 반응 챔버의 상부 전극 사이의 공간(d(m))은 0.005에서 0.5m 범위로 설정될 수 있으며, Rt가 충분히 연장되도록 바람직하게는 0.02에서 0.05m로 설정될 수 있다.
진공화된 반응 챔버는 고주파 RF 전압으로 충전되며, 상기 고주파 RF 전압은 저주파수(예, 400kHz)와 결합하거나 결합하지 않은 라디오 주파수(예, 13.56MHz 또는 27MHz)를 가진다. RF 파워는 플라즈마 반응을 완화시키고, 저유전율을 나타내는 결과 막 내에 보이드를 형성하기 위해 비교적 낮다. 바람직하게는, 전영역 당 RF 파워는 6.4×102에서 8.0×104 W/m2(더 바람직하게는 1.6×104에서 4.8×104 W/m2)(27MHz)와 0에서 3.2×104 W/m2(더 바람직하게는 6.4×103에서 1.6×104 W/m2)(400kHz) 일 수 있다.
반응 가스의 평균 온도는 막 형태에 따라, 바람직하게는 473 에서 723K(더 바람직하게는 573 에서 723K)일 수 있다.
저-k 절연 막을 형성하기 위한 실시예에 있어서, 반응 가스는 Si(CH3)nH4-n(n=1-4), Si2(CH3)nH6-n(n=1-6), C5F5, C6Fn(n=6-12), CnF2n+2(n>1), CHnF4-n(n=1-4), SixF2x+2(x=1-4), SiHnF4-n(n=1-4), SinH2n+2(n=1-3), Si(OCnH2n+1)4 (n=1-2) 및 SiF(OCnH2n+1)3(n=1-2) 로 구성된 군으로부터 선택된 적어도 하나를 포함한다.
저-k 절연 막 을 형성하기 위한 다른 실시예에 있어서, 반응 가스는 C5F5, C6Fn(n=6-12), CnF2n+2(n≥1), CHnF4-n(n=1-4), SixF2x+2(X=1-4) 및 SiHnF4-n(n=1-4)으로 구성된 군으로부터 선택된 적어도 하나와, Siα(CH3)2(OCH3) 2을 포함한 SiαOα-1R2α-β+2(OCnH2n+1)β (여기서 R은 탄화수소, α와 β는 정수)를 조합하여 구성된 군으로부터 선택된 적어도 하나를 포함한다.
여전히, SiC, SiCH, SiNC 또는 SiNCH 막과 같은 저-k 하드 마스크 막을 형성하기 위한 다른 실시예에 있어서, 반응 가스는 Si(CH3)nH4-n (n=1-4), Si 2(CH3)nH6-n(n=1-6), (CH3)3SiNHSi(CH3)3 및 (CH3)3 SiNCH3Si(CH3)3으로 구성된 군으로부터 선택된 적어도 하나의 혼합물을 포함한다.
비유전율을 감소시키는 한 이론은 그 구조 내에서 체인과 브랜치들이 보이드들을 형성하는 대형 분자들이 형성되도록 물질 가스 혼합물을 선택적으로 활성화하는 것이다. 게다가, 이 막은 우수한 열적 안정성, 내습성, 기계적 강도, 막질, 부착성 및 수율을 지닌다.
본 발명의 또 다른 분야, 특징 및 장점은 후술하는 바람직한 실시예의 상세 한 설명으로 명확해 질 것이다.
도 1은 본 발명에서 사용된 플라즈마 CVD 장치를 도식적으로 보여준다. 이 장치는 반응 가스-공급 장치(12)와 플라즈마 CVD 장치(1)를 갖는다. 반응 가스-공급 장치(12)는 복수 라인(13), 이 라인(13)에 장착된 조절 밸브(8) 및 가스 유입 포트들(14, 15, 16)을 갖는다. 유속 조절기(7)는 소정 량의 물질 가스의 유속을 조절하기 위해 각각의 조절 밸브(8)와 연통된다. 액상 반응성 물질(18)을 수용하는 컨테이너(18)는 액체를 직접적으로 증발하는 증발기(17)와 연통된다. 플라즈마 CVD 장치(1)는 반응 챔버(6), 가스 유입 포트(5), 서셉터(3) 및 가열기(2)를 포함한다. 순환 가스 확산 플레이트(10)는 가스 유입 포트의 바로 아래에 장착된다. 가스 확산 플레이트(10)는 그 저부면에 다수의 미세 개구부를 가지고 있어 그것으로부터 반도체 기판(4)으로 반응 가스를 주입할 수 있다. 반응 챔버(6)의 저부에는 배출 포트(11)가 있다. 이 배출 포트(11)는 반응 챔버(6)의 내부에서 배출될 수 있도록 외부 진공 펌프(도시되지 않음)와 연통된다. 서셉터(3)는 가스 확산 플레이트(10)와 나란히 대면하여 적치된다. 서셉터(3)는 그 위에 반도체 기판(4)을 지지하고 가열기(2)로 반도체 기판을 가열한다. 가스 유입 포트(5)는 반응 챔버(6)로부터 분리되어 외부 고주파 파워 공급기(9)와 연통된다. 선택적으로, 서셉터(3)가 파워 공급기(9)와 연통될 수 있다. 따라서, 가스 확산 플레이트(10)와 서셉터(3)는 고주파 전극으로서 역할을 하며 반도체 기판(4) 표면의 바로 가까이에서 플라즈마 반응 필드를 발생시킨다.
본 발명의 플라즈마 CVD 장치를 이용함으로서 반도체 기판 상에 막을 형성하는 방법은 플라즈마 CVD 장치(1)의 반응 챔버(6)로 물질 가스를 도입하는 단계, 실질적으로 유속이 감소된 첨가제/캐리어 가스를 반응 챔버(6)내로 도입하는 단계 및 플라즈마 반응에 의해 반도체 기판상에 막을 형성하는 단계를 포함하며, 여기에서 물질 가스와 캐리어 가스로 만들어진 혼합 가스는 반응 가스로 사용된다. 또한 캐리어 가스 유속의 감소가 반응 가스의 총 유속의 실질적인 감소를 만든다는 것은 주목할 만한 특징이다. 이 특징은 후술에서 더 자세히 설명될 것이다.
물질 가스는 혼합 가스일 수 있다. 사용된 첨가제/캐리어 가스는 아르곤 가스와 헬륨 가스일 수 있다. 아르곤은 주로 플라즈마 안정성을 위해 사용되나, 헬륨은 플라즈마의 균일성 뿐만 아니라 절연 막 두께의 균일성을 향상시키기 위해 사용된다.
도 1에서, 가스 유입 포트(14)를 통해 공급된 불활성 가스는 실리콘 함유 탄화수소 혼합물인 액상 반응성 물질(18)을 라인(13)을 통해 조절 밸브(8)로 밀어낸다. 조절 밸브(8)는 소정의 양을 초과하지 않도록 유속 조절기(7)로 액상 반응성 물질(18)의 유속을 조절한다. 감소된 실리콘 함유 탄화수소 혼합물(18)은 상기에서 설명한 직접 증발 방법에 의해 증발되도록 증발기(17)로 간다. 아르곤과 헬륨은 각각 유입 포트 (15, 16)를 통해 공급되며, 밸브(8)는 이들 가스들의 유량을 조절한다. 그리고 나서, 물질 가스와 첨가 가스의 혼합의 반응 가스는 플라즈마 CVD 장치(1)의 유입 포트(5)로 공급된다. 이미 진공화된 반응 챔버(6)의 내부에 위치한 가스 확산 플레이트(10)와 반도체 기판(4)사이의 공간은 고주파 RF 전압으로 충전되고 바람직하게는 27MHz와 400kHz 이고, 이 공간은 플라즈마 필드로서 역할한다. 서셉터(3)는 가열기(2)로 반도체 기판(4)을 계속해서 가열하며, 바람직하게는 300-400℃에서 소정의 온도로 기판(4)을 유지한다. 가스 확산 플레이트(10)의 미세한 개구부를 통해 공급된 반응 가스는 소정의 시간동안 반도체 기판(4)의 표면의 바로 가까이 플라즈마 필드에 머무른다.
만일 잔류 시간이 짧으면, 선형 폴리머(linear polymer)가 충분히 증착될 수 없으며, 이로 인하여, 기판상에 증착된 막이 미세 다공성 구조를 형성하지 않는다. 잔류 시간은 반응 가스의 유량에 반비례하므로, 반응 가스의 유속 부피의 감소는 잔류 시간을 연장할 수 있다.
첨가 가스의 유량을 감소시키는 것은 반응 가스의 총 부피를 극도로 감소시키는 데에 효과적이다. 그 결과, 반응 가스의 잔류 시간은 선형 폴리머가 충분히 그리고 연속적으로 증착될 수 있고 미세한 다공성의 구조의 절연막이 형성될 수 있도록 연장될 수 있다.
기상에서 반응을 조절하기 위해, 반응 챔버에 불활성 가스, 산화제 또는 환원제를 소량 첨가하는 것이 효과적이다. 헬륨(He)과 아르곤(Ar)은 불활성 가스이며 각각 24.56eV와 15.76eV의 서로 다른 1차 이온화 에너지를 갖는다. 따라서, 소정의 양으로 He 또는 Ar을 하나 또는 둘 다 혼합하여 첨가함으로서, 기상에서 물질 가스의 반응을 조절할 수 있다.
실시예
이하에서는 실험 상의 일부 바람직한 결과에 대해 설명한다. 이들 실험에서, 사용된 물질 가스는 표 1에 나타나 있다. 실험 장치로 일반적인 플라즈마 CVD 장치(EAGLE-10TM, ASM Japan K.K.)를 사용하였다. 막을 형성하기 위한 조건도 표에 나타내었다.
잔류 시간(Rt)은 다음의 공식에 의해 정의된다.
Rt[s] = 9.42×107 (PrㆍTs/PsㆍTr)rw 2d/F
이 공식에서, 각 약자는 다음의 파라메터로 나타난다.
Pr : 반응 챔버 압력(Pa)
Ps : 표준 대기압(Pa)
Tr : 반응 가스의 평균 온도(K)
Ts : 표준 온도(K)
rw : 실리콘 기판의 반경(m)
d : 실리콘 기판과 상부 전극사이 공간(m)
F : 반응 가스의 총 유량(sccm)
각 파라메터는 다음의 값으로 고정되며, 유량과 비유전율사이의 연관성을 찾기 위해 유량만을 변화시켰다.
[표 1]
Figure 112008026518790-pat00005
삭제
표에서 보여준 바와 같이, 본 발명의 방법은 저 비유전율을 갖는 막을 생성하는 것이다. 반응 가스의 잔류 시간을 조절함으로써, 막의 비유전율을 효과적이고 용이하게 조절할 수 있다는 것을 알 수 있다. 게다가, 본 발명의 방법은 고가의 장치 사용 없이 절연막의 수월한 생성을 현실화하였다.
당해 발명이 속하는 기술 분야에서의 통상의 지식을 가진 자라면 본 발명의 정신을 벗어남이 없이 다양한 변형이 가능하다는 것을 알 수 있을 것이다. 그러므로 본 발명의 실시예는 단지 예시를 위한 것이므로 본 발명의 범위를 제한하려는 것이 아니다.
본발명에 따른 실시에 의해 저 비유전율, 고 열적 안정성, 고 습기 내성 및 고 접착 강도를 가진 막을 형성하는 방법을 얻을 수 있으며, 또한 고가의 장비의 요구 없이 저 비유전율을 가진 절연막을 용이하게 형성하는 방법을 얻을 수 있다.

Claims (8)

  1. 플라즈마 반응에 의해 반도체 기판 상에 저 비유전율을 갖는 SiC, SiCH, SiNC 또는 SiNCH 막을 반응기에서 형성하기 위한 방법에 있어서,
    Si(CH3)nH4-n(n=1-4), Si2(CH3)nH6-n(n=1-6), C5F5, C6Fn(n=6-12), CnF2n+2(n>1), CHnF4-n(n=1-4), SixF2x+2(x=1-4), SiHnF4-n(n=1-4), SinH2n+2(n=1-3), Si(OCnH2n+1)4 (n=1-2) 및 SiF(OCnH2n+1)3(n=1-2)로 구성된 군으로부터 선택된 적어도 하나의 화합물을 포함하는 반응 가스를 상기 반응기 내에 도입하는 단계;
    상기 반응기에서 상기 반응 가스의 잔류시간(Rt)을 100msec≤Rt가 되도록 연장하는 단계; 및
    상기 잔류시간은 하기식으로 나타내며,
    Rt[s] = 9.42×107 (PrㆍTs/PsㆍTr)rw 2d/F,
    상기 식에서,
    Pr : 반응 챔버 압력(Pa)
    Ps : 표준 대기압(Pa)
    Tr : 반응 가스의 평균 온도(K)
    Ts : 표준 온도(K)
    rw : 실리콘 기판의 반경(m)
    d : 실리콘 기판과 상부 전극사이 공간(m)
    F : 반응 가스의 총 유량(sccm);
    플라즈마 반응에 의해 상기 반도체 기판상에 저 비유전율을 갖는 SiC, SiCH, SiNC 또는 SiNCH 막을 반응기에서 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 Rt는 (ⅰ)상기 반응 가스의 유속을 감소하는 단계, (ⅱ)상기 반응 공간을 확장하는 단계, 또는 (ⅲ)상기 반응 압력을 증가하는 단계에 의해 연장되는 것을 특징으로 하는 방법.
  3. 플라즈마 반응에 의해 반도체 기판 상에 저 비유전율을 갖는 막을 반응기에서 형성하기 위한 방법에 있어서,
    C5F5, C6Fn(n=6-12), CnF2n+2(n≥1), CHnF4-n(n=1-4), SixF2x+2(X=1-4), SiHnF4-n(n=1-4), SixF2x+2(x=1-4), SiHnF4-n(n=1-4), SinH2n+2(n=1-3), Si(OCnH2n+1)4 (n=1-2) 및 SiF(OCnH2n+1)3(n=1-2)로 구성된 군으로부터 선택된 적어도 하나의 화합물을 포함하는 반응 가스를 상기 반응기 내에 도입하는 단계; 및
    상기 반응기에서 상기 반응 가스의 잔류시간(Rt)을 100msec≤Rt가 되도록 연장하는 단계;
    상기 잔류시간은 하기식으로 나타내며,
    Rt[s] = 9.42×107 (PrㆍTs/PsㆍTr)rw 2d/F,
    상기 식에서,
    Pr : 반응 챔버 압력(Pa)
    Ps : 표준 대기압(Pa)
    Tr : 반응 가스의 평균 온도(K)
    Ts : 표준 온도(K)
    rw : 실리콘 기판의 반경(m)
    d : 실리콘 기판과 상부 전극사이 공간(m)
    F : 반응 가스의 총 유량(sccm);
    플라즈마 반응에 의해 상기 반도체 기판상에 저 비유전율을 갖는 막을 반응기에서 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 플라즈마 반응에 의해 반도체 기판 상에 저 비유전율을 갖는 막을 반응기에서 형성하기 위한 방법에 있어서,
    C5F5, C6Fn(n=6-12), CnF2n+2(n≥1), CHnF4-n(n=1-4), SixF2x+2(X=1-4) 및 SiHnF4-n(n=1-4)으로 구성된 군으로부터 선택된 적어도 하나와, Siα(CH3)2(OCH3)2을 포함한 SiαOα-1R2α-β+2(OCnH2n+1)β (여기서 R은 탄화수소, α와 β는 정수)를 조합하여 구성된 군으로부터 선택된 적어도 하나를 포함하는 반응 가스를 상기 반응기 내에 도입하는 단계;
    상기 반응기에서 상기 반응 가스의 잔류시간(Rt)을 100msec≤Rt가 되도록 연장하는 단계; 및
    상기 잔류시간은 하기식으로 나타내며,
    Rt[s] = 9.42×107 (PrㆍTs/PsㆍTr)rw 2d/F,
    상기 식에서,
    Pr : 반응 챔버 압력(Pa)
    Ps : 표준 대기압(Pa)
    Tr : 반응 가스의 평균 온도(K)
    Ts : 표준 온도(K)
    rw : 실리콘 기판의 반경(m)
    d : 실리콘 기판과 상부 전극사이 공간(m)
    F : 반응 가스의 총 유량(sccm);
    플라즈마 반응에 의해 상기 반도체 기판상에 저 비유전율을 갖는 막을 반응기에서 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서,
    상기 막은 저-k 하드 마스크 막인 것을 특징으로 하는 방법.
  6. 제1항에 있어서,
    상기 Rt는 200msec보다 작지 않고, 5sec를 넘지 않는 것을 특징으로 하는 방법.
  7. 제1항에 있어서,
    상기 Rt는 500msec보다 작지 않고, 4sec를 넘지 않는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    상기 형성 단계에서, 인가되는 고주파 RF 파워는 1.6×104에서 4.8×104 W/m2 이며, 저주파 RF 파워는 0 내지 3.2×104 W/m2인 것을 특징으로 하는 방법.
KR1020010064225A 2000-10-18 2001-10-18 반도체 기판상에 저 유전율을 갖는 막을 형성하는 방법 Expired - Lifetime KR100852995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/691,079 US6410463B1 (en) 1998-02-05 2000-10-18 Method for forming film with low dielectric constant on semiconductor substrate
US09/691,079 2000-10-18

Publications (2)

Publication Number Publication Date
KR20020031298A KR20020031298A (ko) 2002-05-01
KR100852995B1 true KR100852995B1 (ko) 2008-08-19

Family

ID=24775066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010064225A Expired - Lifetime KR100852995B1 (ko) 2000-10-18 2001-10-18 반도체 기판상에 저 유전율을 갖는 막을 형성하는 방법

Country Status (2)

Country Link
JP (1) JP3934387B2 (ko)
KR (1) KR100852995B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403630A (en) * 1992-10-27 1995-04-04 Kabushiki Kaisha Toshiba Vapor-phase growth method for forming S2 O2 films
JPH09237785A (ja) * 1995-12-28 1997-09-09 Toshiba Corp 半導体装置およびその製造方法
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403630A (en) * 1992-10-27 1995-04-04 Kabushiki Kaisha Toshiba Vapor-phase growth method for forming S2 O2 films
JPH09237785A (ja) * 1995-12-28 1997-09-09 Toshiba Corp 半導体装置およびその製造方法
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film

Also Published As

Publication number Publication date
JP3934387B2 (ja) 2007-06-20
KR20020031298A (ko) 2002-05-01
JP2002141345A (ja) 2002-05-17

Similar Documents

Publication Publication Date Title
US6410463B1 (en) Method for forming film with low dielectric constant on semiconductor substrate
KR100364053B1 (ko) 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법
US6740602B1 (en) Method of forming low-dielectric constant film on semiconductor substrate by plasma reaction using high-RF power
US6432846B1 (en) Silicone polymer insulation film on semiconductor substrate and method for forming the film
US5271972A (en) Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US6514880B2 (en) Siloxan polymer film on semiconductor substrate and method for forming same
US6881683B2 (en) Insulation film on semiconductor substrate and method for forming same
US6852650B2 (en) Insulation film on semiconductor substrate and method for forming same
US20040038514A1 (en) Method for forming low-k hard film
KR19990088593A (ko) 유전율이낮은수소화된옥시탄화규소막의제조방법
KR20000075433A (ko) 유전상수가 낮은 나노 다공성 공중합체 필름
US6784123B2 (en) Insulation film on semiconductor substrate and method for forming same
KR100852995B1 (ko) 반도체 기판상에 저 유전율을 갖는 막을 형성하는 방법
KR100926722B1 (ko) 반도체 기판상의 실록산 중합체막 및 그 제조방법
JP3197008B2 (ja) 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法
JP3781730B2 (ja) 低誘電率及び高機械的強度を有するシリコン系絶縁膜の形成方法
JP4651076B2 (ja) 半導体基板上の絶縁膜の形成方法
JP3197007B2 (ja) 半導体基板上のシリコン重合体絶縁膜及びその膜を形成する方法
JP3814797B2 (ja) 半導体基板上のシリコン重合体絶縁膜を形成する方法
KR100364054B1 (ko) 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법
JP2003297821A (ja) 半導体基板上のシロキサン重合体膜及びその製造方法
JP3218534B2 (ja) 絶縁膜の形成方法
KR100364055B1 (ko) 반도체 기판상의 실리콘 폴리머 절연막 및 그 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PC1801 Expiration of term

St.27 status event code: N-4-6-H10-H14-oth-PC1801

Not in force date: 20211019

Ip right cessation event data comment text: Termination Category : EXPIRATION_OF_DURATION

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000