KR100856005B1 - 탄소-함유 실리콘 옥사이드 막을 에칭하는 방법 - Google Patents

탄소-함유 실리콘 옥사이드 막을 에칭하는 방법 Download PDF

Info

Publication number
KR100856005B1
KR100856005B1 KR1020027005279A KR20027005279A KR100856005B1 KR 100856005 B1 KR100856005 B1 KR 100856005B1 KR 1020027005279 A KR1020027005279 A KR 1020027005279A KR 20027005279 A KR20027005279 A KR 20027005279A KR 100856005 B1 KR100856005 B1 KR 100856005B1
Authority
KR
South Korea
Prior art keywords
carbon
silicon oxide
containing silicon
oxide film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020027005279A
Other languages
English (en)
Other versions
KR20020060957A (ko
Inventor
창 린 시에
후이 첸
지 유안
얀 예
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20020060957A publication Critical patent/KR20020060957A/ko
Application granted granted Critical
Publication of KR100856005B1 publication Critical patent/KR100856005B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

뛰어난 에칭 프로파일 제어, 탄소/함유 실리콘 옥사이드 막의 빠른 에칭 속도, 덮여진 포토레지스트 마스킹 물질에 대해서 바람직한 탄소-함유 실리콘 옥사이드 막의 높은 에칭 선택도를 제공하는 탄소-함유실리콘 옥사이드 막을 플라즈마 에칭시키는 방법을 기술하였다. 사용된 방법에 따르면, 탄소/함유 실리콘 옥사이드 막 내에 탄소 함유량이 많을수록 적어도 원자 함유량이 20%의 탄소를 가질 때까지는 높은 에칭 속도를 가진다. 특히, 탄소-함유 실리콘 옥사이드 막은 적어도 원자 함유량이 20%의 탄소를 가질 때까지 높은 에칭 속도를 가진다. 특히, 탄소-함유 실리콘 옥사이드 막은 NH3 및 CxFy를 포함하는 소스 기체로부터 생성된 플라즈마를 이용하여 플라즈마 에칭된다. 부산물인 폴리머의 증착을 에칭하는 것과 에칭된 기판의 다양한 표면사에서의 제거하는 것과의 밸런스를 제공하기 위해서, 플라즈마 소스 기체 내의 NH3와 CxFy의 상대적 량을 적절히 밸런스를 유지하는 것이 필요하다. NH3는 레지스트 표면, 에칭된 표면, 공정 챔버 표면상에 증착된 폴리머를 클린업하도록 작동한다. 플라즈마 소스 내의 탄소:질소의 원자의 성분비는 전형적으로 약 0.3:1 내지 약 3:1의 범위이다. 우리는 C2F6 및 C4F8이 탄소-함유 실리콘 옥사이드 막을 에칭하는 동안에 뛰어난 에칭 속도를 제공하다는 것을 알았다.

Description

탄소-함유 실리콘 옥사이드 막을 에칭하는 방법{METHOD OF ETCHING CARBON-CONTAINING SILICON OXIDE FILMS}
본 발명은 탄소-함유 실리콘 옥사이드 막의 에칭과 관련된다.
낮은 유전상수 k의 유전물질은 반도체 제조에 사용될 다음 세대의 유전물질일 것이다. 용어 "낮은 유전상수 k의 유전물질"는 일반적으로 실리콘 옥사이드(k≒4.0)보다 낮은 유전상수(k)를 가지는 물질을 의미한다. 유기 폴리머계 물질 뿐만 아니라 플루오르, 탄소 또는 수소와 같은 첨가제를 함유하는 실리콘 옥사이드계 물질을 포함하는 낮은 k 유전물질은 많은 종류가 있다.
탄소 함유 실리콘 옥사이드 막을 제조하는 다양한 방법이 당업자에게 공지되어 있다. 예를 들어 Yau 등의 미국특허출원 No. 09/021,788호, Itoh 등의 독일 특허번호 제 19654737호에서는 이러한 막의 제조 방법에 대해서 기술한다. 특히, '788출원은 메틸 실란, CH3SiH3와 같은 유기실란 화합물을 N2O 또는 O2 와 같은 산화성 기체와 반응시킴으로써 낮은 유전상수를 가지는 막을 증착하는 방법을 기술한다. 막을 증착하는 동안에, 메틸(CH3)기는 실리콘 옥사이드와 결합한다. 막 내에서의 탄소의 존재는 막의 유전상수를 감소시킨다.
실리콘 옥사이드 막의 플라즈마 에칭은 CF4 또는 C2F6과 같은 CxFy기체를 포함하는 소스 기체를 사용하여 일반적으로 수행된다. 소스 기체 내에서의 탄소 및 플루오르는 실리콘 옥사이드에 대해서 허용가능한 에칭 속도를 제공하는데 일반적으로 충분하다. 그러나, 탄소-함유 실리콘 옥사이드 막에 대해서, CxFy가 유일한 에칭제 기체로서 사용될 때, 에칭은 더 이상 진행될 수 없다. 플라즈마 소스 기체 내의 탄소 및 플루오르와 함께 막 내의 탄소는 에칭되는 반도체 구조물의 표면 상에 증착되는 바람직하지 않은 긴 체인의 탄소-플루오르 폴리머를 생산하도록 결합되어 에칭 공정을 방해한다. 긴-체인의 탄소-플루오르 폴리머는 또한 공정 챔버 내의 표면을 오염시킨다.
이러한 문제점을 해결하기 위한 종래의 해결방법은 CxFy 기체에 산소 소스를 추가하는 단계를 포함하는 것이였다. 산소는 탄소-함유 실리콘 옥사이드 막 내의 탄소와 반응하여, 과도한 폴리머의 증착을 막고, 막의 에칭 속도를 증가시킨다. 그러나, 산소는 또한 콘택 홀과 같은 하부 형태를 에칭하기 위해, 패턴 마스크로서 일반적으로 사용되는 상부의 포토레지스트 층을 공격한다. 따라서, 산소의 존재는 탄소-함유 실리콘 옥사이드 막의 에칭 속도를 향상시키지만, 덮여진 포토레지스트 층에 대한 실리콘 옥사이드 막의 에칭 선택도를 감소시킨다.
덮여진 포토레지스트 층에 대해, 실리콘 옥사이드 막을 에칭하기 위한 허용가능한 에칭속도 및 허용가능한 에칭 선택도를 제공하는 탄소-함유 실리콘 옥사이드 막을 에칭하는 효과적인 방법을 제공하는 것이 바람직하다.
NH3 및 CxFy를 포함하는 소스 기체로부터 생성된 플라즈마에 막을 노출하는 단계를 포함하는 탄소-함유 실리콘 옥사이드 막을 플라즈마 에칭하는 방법을 기술한다. 탄소-함유 실리콘 옥사이드 막은 일반적으로 약 20%보다 적은 원자 비율로 탄소를 포함하는데; 전형적으로 탄소 성분은 약 8 내지 약 20%의 원자 비율이며; 보다 전형적으로는 탄소 성분은 약 8 내지 약 13%의 원자비율이다. 탄소-함유 실리콘 옥사이드 막은 종종 수소를 포함한다. 수소가 존재할 때, 수소 농도는 일반적으로 전체 막 조성물의 약 45% 원자 조성보다 적다. 전형적으로 수소 농도는 약 30 내지 약 45 %의 원자 조성비를 가지며, 보다 전형적으로는 수소 성분은 탄소-함유 실리콘 옥사이드 막의 약 30 내지 약 40 %의 원자 비율을 가진다.
에칭제 플라즈마 내의 활성 플루오르 성분은 탄소-함유 실리콘 옥사이드 막 내의 실리콘과 반응한다. 탄소-함유 실리콘 옥사이드 막으로부터 생성된 산소 성분 및 플라즈마로부터 나온 수소성분은 탄소와 반응한다. 본 발명의 방법은 뛰어난 에칭속도 뿐만 아니라, 덮여진 포토레지스트 마스킹 물질에 대해서 탄소-함유 실리콘 옥사이드 막에 대한 보다 뛰어난 에칭 선택도를 제공한다. 플라즈마 소스 기체 내의 CxFy로부터 생성된 폴리머 층이 에칭 공정 동안에 포토레지스트 마스킹 층의 상부 표면 상에 증착되기 때문에 에칭 선택도가 향상된다. 증착된 폴리머의 층은 실리콘 옥사이드 에칭 공정 동안에 포토레지스트가 소모되는 것을 막는다. 이와 동시에, 플라즈마 소스 기체 중의 암모니아(NH3) 부분은 포토레지스트 표면, 에칭된 표면 및 공정 챔버 표면 상에 증착된 폴리머를 클린업하도록 작용한다. 에칭되는 기판의 다양한 표면 상에 부산물 폴리머의 증착 및 제거에 대한 균형을 제공하도록, 플라즈마 소스 기체 내의 CxFy 및 NH3의 적절한 균형을 획득하는 것이 필요하다. 산소는 탄소-함유 실리콘 옥사이드의 에칭 속도를 증가시키기 위해서 플라즈마 소스에 첨가될 것이나, 이것은 포토레지스트에 대한 탄소-함유 실리콘 옥사이드의 에칭 선택도를 감소시킨다.
탄소 및 질소는 일반적으로 약 1:0.3 내지 약 1:3, 바람직하게는 약 1:0.7 내지 1:2.2, 보다 바람직하게는 약 1:1 내지 약 1:1.8의 탄소:질소의 원자 비율로 소스 기체내에 존재한다.
본 발명의 방법은 탄소-함유 실리콘 옥사이드막을 NH3 및 CxFy를 포함하는 소스 기체에 노출시키는 단계를 포함하는데, x는 약 1 내지 약 6의 범위이며, y는 약 4 내지 약 8이다. 일반적으로 x는 2 내지 4의 범위이고, y는 약 4 내지 약 8의 범위이다. 특히, 우리는 C2F6, C4F6, C4F8 및 C5F8이 우수한 에칭 속도 및 에칭 선택도를 제공한다는 것을 알았다.
보다 덜 바람직하지만, 플라즈마 소스 기체는 아르곤, 헬륨, 크세논, 크립톤 및 이들의 혼합으로 이루어진 군으로부터 선택된 비-반응성, 희석 기체를 추가로 포함할 것이다.
탄소-함유 실리콘 옥사이드 막을 에칭하는 본원 발명의 방법은 적어도 분당 2.2㎛의 에칭 속도를 제공하고, 덮여진 포토레지스트층에 대하여 약 25:1의 선택도를 제공하였다. 탄소-함유 실리콘 옥사이드의 빠른 에칭속도 및 포토레지스트 마스킹 층에 대하여 높은 에칭 선택도가 함께 일어나는 것은 예측되지 않았었다. 또한, 에칭이 끝난 후의 깨끗한 공정 챔버 표면도 또한 중요하다.
도 1은 도 2에 도시된 데이타가 생성되는 동안에 사용되는 IPSTM 에칭 공정 챔버(100)를 도시한다.
도 2는 끝이 가늘어지는 에칭된 콘택 비아상의 플라즈마에 대한 C4F8 및 NH3 기체 유입속도의 변화에 따른 효과; 포토레지스트 마스킹 물질에 대해서 탄소-함유 실리콘 옥사이드를 에칭하기 에칭 선택도; 포토레지스트 마스킹 물질의 에칭 속도; 및 탄소-함유 실리콘 옥사이드의 에칭 속도를 도시한다.
하기에서는 탄소-함유 실리콘 옥사이드 막의 에칭 방법을 기술한다. 이 방법은 NH3 및 CxFy를 포함하는 소스 기체로부터 생성된 플라즈마에 막을 노출하는 단계를 포함한다. 상세한 설명을 하기에 앞서, 발명의 상세한 설명 및 첨부된 청구항에 명시된 바와 같이, 문장이 명확하게 지시하지 아니할지라도, 단일한 것을 나타내는 "하나의"란 표현은 "다수의"란 표현을 포함한다.
Ⅰ. 본 발명을 실행하기 위한 장치.
도 1은 본 발명의 방법을 수행하는데 사용되는 장치의 일 예, 어플라이드 머트리얼사의 IPSTM 유전층 에칭 챔버(100)를 도시한다. IPSTM 챔버(100)은 외부 코일(102; 주파수는 2.0±0.1MHz로 맞추어짐) 및 내부 코일(104; 주파수는 2.3±0.1MHz로 맞추어짐)에 의해서 제공되는 2개의 플라즈마 전력 소스를 포함한다. 기판(도시되지는 않았으나 일반적으로 실리콘 웨이퍼)은 일반적으로 세라믹 정전기 척(108)인 지지체 플렛폼에 놓인다. 바이어스 전압은 바이어스 전력 소스(106; 주파수는 1.7±0.2MHz로 맞추어짐)에 의해서 기판 지지체 플렛폼(108)에 인가될 것이다. 플라즈마 소스 기체는 기판의 하부 위치(110)에서 에칭 챔버로 공급되어, 플라즈마가 생성되는 에칭 챔버(100)의 상부 부분쪽으로 이동한다. 본 발명의 방법은 바람직하게는 플라즈마 소스 전력 및 기판 바이어스 전력에 대한 분리된 전력 제어기를 가지는 장치에서 수행된다.
상기 장치는 뛰어난 결과를 제공하지만, 이 방법은 RF 생성 평형 플레이트; 전자 사이클론 공명장치(ECR); 고밀도 반사 전자, 헬리콘 파장, 유도성 결합 플라즈마(ICP) 및 트랜스포머 결합된 플라즈마(TCP) 장치를 포함하나 이에 한정되지 않은 당업자에게 알려진 다양한 장치에 의해서 수행될 수 있다. 이러한 프로세싱 장치의 예는 미국 특허 제 6,095,084호; 제 6,077,384호; 제 6,074,512호; 제 6,071,372호; 제 6,063,233호; 제 6,054,013호; 제 6,036,878호; 제 6,026,762호; 제 6,020,686호; 제 5,976,308호 및 제 5,900,064호에 기술되어 있으며, 이것들 각각은 참조문헌으로 참조된다.
Ⅱ. 탄소-함유 실리콘 옥사이드 막을 에칭하는 본원 발명의 방법.
본원 발명은 탄소-함유 실리콘 옥사이드 막의 에칭방법와 관련된다. 일반적으로, 막은 실리콘 옥사이드 구조물과 결합되는 메틸(CH3)기로 이루어진다. 탄소는 일반적으로 30%보다 적은 원자비율로 존재한다. 특히, 탄소 성분은 실리콘 옥사이드 막 중에서 원자 비율이 8 내지 20%; 보다 전형적으로는 8 내지 13% 내이다. 실리콘 옥사이드 막의 탄소 성분은 이것이 막의 일반적인 기계적 특성 및 막의 전도성에 영향을 미치기 때문에 중요하다.
수소는 또한 탄소-함유 실리콘 옥사이드 막 내에 존재한다. 일반적으로, 수소 농도는 원자 비율이 50%보다 적다. 일반적으로, 수소 농도는 실리콘 옥사이드 막 중에서 원자 비율이 약 30% 내지 약 45%의 범위 내이다.
본 발명의 방법은 NH3 및 CxFy를 포함하는 소스 기체로부터 생성된 플라즈마에 탄소-함유 실리콘 옥사이드 막을 노출시키는 단계를 포함한다. 탄소 및 질소는 일반적으로, 약 0.3:1 내지 약 3:1의 탄소:질소의 원자비율, 바람직하게는 약 0.5:1 내지 1.4:1의 탄소:질소의 원자비율, 보다 바람직하게는 0.6:1 내지 약 1:1의 탄소:질소의 원자비율로 플라즈마 소스 기체 내에 존재한다. CxFy 기체와 관련하여, x는 일반적으로 약 1 내지 약 6의 범위이고, y는 일반적으로 약 4 내지 약 8의 범위이다. CxFy 기체는 일반적으로 C2F6, C3F 6, C4F6, C4F8, C5F8 및 이것들의 혼합으로 이루어진 군으로부터 선택된다. 특히, 우리는 C2F6 및 C4F8 이 뛰어난 에칭 속도 및 에칭 선택도를 제공한다는 것을 알았다.
플라즈마 소스 기체는 탄소-함유 실리콘 옥사이드 막의 에칭 속도를 증가시키기 위해서 산소를 포함한다. 그러나, 산소의 존재는 덮여진 포토레지스트 층에 대해, 탄소-함유 실리콘 옥사이드 막을 에칭하는 선택도를 감소시키기 때문에, 산소는 소스 기체 중 단지 30%의 부피비, 일반적으로는 20%보다 적은 부피비로 포함되어야 한다.
보다 덜 바람직하지만, 플라즈마 소스 기체는 아르곤, 헬륨, 크세논, 크립톤 및 이것들의 혼합으로 이루어진 군으로부터 선택된 비-반응성 희석 기체를 추가로 포함할 것이다.
전력 공급이 플라즈마 소스 전력 및 기판 바이어스 전력 각각에 대해서 제어될 때, 본 발명의 방법과 관련된 탄소-함유 실리콘 옥사이드 막을 에칭하는 일반적인 공정 조건이 하기의 표 1에 표시되어 있다. 단지 하나의 플라즈마 소스 전력이 존재하는 경우에 있어서, 내부(W) 소스 전력 값은 간단히 "0W"이다.
표 1. 탄소-함유 실리콘 옥사이드 막을 에칭하는 바람직한 실시예의 공정 조건.
공정 파라미터 바람직한 공정 조건 보다 바람직한 공정 조건 가장 바람직한 공정 조건
NH3 유속(sccm) 50 -150 75 - 125 75 - 100
CxFy 유속(sccm) 10 -30 15 - 25 18 - 25
O2 유속(sccm) 0 - 30 0 - 20 0 - 10
Ar 유속(sccm) 0 - 1000 0 - 800 0 - 500
플라즈마 소스 전력* - 외부(W) 800 - 2000 800 - 1600 1000 - 1600
플라즈마 소스 전력* - 내부(W) 0 - 1000 0 - 600 0 - 500
기판 바이어스 전력**(W) 600 - 1800 600 - 1500 800 - 1200
기판 바이어스 전압(-V) 200 - 1000 200 -800 400 - 700
공정 챔버 압력(mTorr) 10 - 60 20 - 40 30 - 40
기판 온도(℃) -15 - +15 -15 - +15 -15 - +15
* : "전력 소스"란 용어는 공정 챔버 내에서의 활성 에칭 성분을 형성하기 위해 에너지의 주요 부분을 제공함으로써 플라즈마를 유지하는 전력을 의미한다.
** : "바이어스 전력"이란 용어는 기판 표면 상에 음 전압을 제공하기 위해서 기판 지지 플레이트에 인가된 전력을 의미한다. 일반적으로, 음 전압은 고에너지 성분의 공격 및 기판 쪽으로 이온의 방향성을 제어하는데 사용된다.
탄소-함유 실리콘 옥사이드 막을 에칭하는 본 발명의 방법을 개발하는 중에, 우리는 플라즈마 소스 기체 조성물 및 에칭 공정 조건을 최적화하기 위해서 여러가지 실험을 수행하였다. 실험은 모두 도 1에 도시된 어플라이드 머트리얼스사의 IPSTM 유전체 에칭 챔버에서 수행되었다. 이러한 발전된 실험의 결과가 하기의 표 2에 표시되어 있다. 외부 플라즈마 소스 전력 및 내부 플라즈마 소스 전력을 가지는 IPSTM 유전체 에칭 챔버의 사용은 기판(웨이퍼) 표면에 대해서 특히 높은 에칭 균일성을 제공하였다.
표 2. 탄소-함유 실리콘 옥사이드 막 에칭 방법, 개발된 데이타.
순서 1 2 3 4 5 6 7 8
NH3(sccm) 100 100 100 70 70 70 70 70
C4F8(sccm) 25 25 25 25 18 25 28 25
Ar(sccm) -- -- 100 -- -- -- -- --
공정챔버압력 (mTorr) 60 40 40 40 40 40 40 30
소스전력 (W)* 1600 1600 1600 1200 1200 1200 1200 1200
바이어스 전력(W) 1200 1200 1200 1000 1000 850 1000 1000
기판온도 (℃)** 60 60 60 60 60 60 60 60
SiO2 에칭속도 (㎛/min) 3.1 2.4 2.2 2.6 2.8 2.5 2.6 2.2
SiO2:PR***에칭선택도 4.1:1 2.0:1 2.9:1 16:1 6.3:1 25:1 16:1 13:1
에칭 프로파일 끝이 뾰족 가는 홈 약간 휨 수직 수직 수직 수직 휨
* : 소스 전력은 외부 소스 전력 및 내부 소스 전력을 모두 의미하는데, 외부 소스 전력 대 내부 소스 전력의 비는 평균적으로 약 2:1이다.
** : 이 기판 온도값은 ±20℃이다. 전형적으로, 웨이퍼가 위치하는 음극의 온도는 약 10℃이고, 특정한 공정 동작 조건에 의존하는 웨이퍼의 온도는 약 50℃더 높다.
*** PR : 포토레지스트. "선택도"라는 용어는 SiO2의 에칭 속도 대 포토레지스트 에칭속도의 비율을 의미한다.
상기에서 지시된 공정 조건하에서, 챔버 압력은 약 40mTorr 또는 그 이하였고, 에칭공정 동안에 에칭 챔버내에서의 플라즈마 밀도는 약 5×1011e-/cm3 내지 약 5×1012e-/cm3 범위로 예측되었다.
탄소-함유 실리콘 옥사이드 막에 대한 에칭 속도는 약 2.2 내지 3.1㎛/min의 범위였다. 일반적으로 적어도 분당 0.8㎛의 에칭 속도가 허용가능한 것으로 이해 된다. 순서 #1은 분당 3.1㎛의 가장 높은 에칭 속도를 나타내었다. 순서 #1에서는 플라즈마 소스 기체 내의 탄소:질소의 원자 비율이 1:1 이였고, 상대적으로 높은 공정 챔버 압력(60mTorr), 소스 전력(1600 W), 바이어스 전력(1200W)을 가졌다.
일반적으로, 패턴화된 포토레지스트 층은 탄소-함유 실리콘 옥사이드 층 내에 형태를 에칭하기 위한 마스크로서 사용된다. "형태"란 용어는 내부접촉, 콘택, 비아, 트랜치, 또는 기판 표면에 형성되는 다른 구조물을 의미하지만, 이에 한정되는 것은 아니다. 미국 매사추세츠주 소재의 Shipley Co사에서 제조한 UV-5 포토레지스트는 표 2에서 표시된 실험을 위해 사용되었다. 포토레지스트 층은 약 8000Å의 두께를 가졌다.
포토레지스트 마스킹 층이 에칭될 하부층 보다 매우 낮은 속도로 소모되고, 탄소-함유 실리콘 옥사이드 대 포토레지스트의 에칭 선택도가 높아져야(일반적으로 적어도 5:1)하는 것이 바람직하다. 순서 #6에서는 가장 높은 실리콘 옥사이드 : 포토레지스트 선택도, 25:1을 나타내었다. 순서 #6에서는 플라즈마 소스 기체 내에서 1.4:1의 탄소:질소 원자 비율을 사용하고, 낮은 공정 챔버 압력(40mTorr) 및 소스 전력(1200W)을 사용하였다. 순서 #6에서는 모든 경우 중에서도 가장 낮은 바이어스 전력(850W)을 사용하였다.
가장 최상의 에칭 프로파일도 또한 순서 #6에서 수행되었다. "에칭 프로파일"(또는 "형태 프로파일")은 일반적으로 에칭된 형태의 단면 프로파일을 의미한다. 많은 경우에 있어서, 에칭된 형태 패턴이 기판 내에서 에칭된 트랜치 중의 하나일 때, 에칭 프로파일은 트랜치의 베이스에서 트랜치의 바닥을 따라 그려진 트랜 치 측벽 및 수평 라인 사이의 각의 관점에서 기술된다. "수직 프로파일"은 트랜치 측벽이 트랜치 바닥을 따라 그려진 수평 라인에 본질적으로 수직인 에칭된 트랜치 프로파일을 의미한다. 종종, 트랜치 측벽을 따라 그려진 라인 및 트랜치 바닥을 따라 그려진 수평 라인 사이의 각은 측정되는 각의 방향에 의존하여 약 88° 및 90°(또는 90°내지 92°)이다. "언더컷 프로파일"은 트랜치 상부에서 개구로부터 떨어진 거리가 증가할수록, 트랜치의 폭이 증가하는 트랜치 측벽 프로파일을 의미한다. "끝이 뾰족한 프로파일"은 트랜치 상부에서 개구로부터 떨어진 거리가 증가할수록 트랜치의 폭이 감소하는 트랜치 측벽 프로파일을 의미한다. "휜 프로파일"은 트랜치의 폭이 트랜치의 상부에서는 보다 작고, 트랜치가 기판쪽으로 깊이 들어가면서 커지다가 다시 트랜치의 바닥에서는 작아지는 형태이다.
순서 #3에서 플라즈마 소스 기체에 아르곤을 추가하는 것은 낮은 에칭 속도(분당 2.2㎛), 뿐만 아니라 감소된 실리콘 옥사이드 : 포토레지스트 에칭 선택도(2.9:1)를 나타냈었다. 또한, 순서 #3에서 얻어진 에칭 프로파일은 약간 휜 프로파일을 도시하는데, 즉, 형태의 단면 폭이 기판 표면에서의 개구 및 형태의 바닥 사이의 대략 중간 부분이 가장 컸다.
순서 #6에서 에칭 속도, 에칭 프로파일 및 포토레지스트 층에 대한 실리콘 옥사이드 막의 에칭 선택도의 관점에서 가장 좋은 결과를 제공하였다.
상기의 표 2에서 나타난 결과에 의해서 표시된 바와 같이, 본 발명의 방법은 뛰어난 에칭 속도, 뿐만 아니라 상부 포토레지스트 층에 대한 탄소-함유 실리콘 옥사이드막의 에칭에 대한 뛰어난 에칭 선택도를 제공한다.
도 2는 플라즈마 소스 기체에서 NH3에 대해서 C4F8의 상대적인 량을 변화시키는 효과를 도시하며, 다른 공정 변수는 이하와 같이 일정하게 유지하였다: 외부 소스 전력은 2MHz에서 800W였고; 내부 소스 전력은 2MHz에서 400W였고; 바이어스 전력은 1.7MHz에서 1000W였고; 공정 챔버의 압력은 40mTorr였고; 기판 온도는 60-100℃의 범위였고, 가장 일반적으로 약 60℃였다. 15Torr 헬륨의 후면 압력은 열전달을 돕도록 기판 후면에 사용되었다. 정전기 척이 물에 냉각되었다.
도 2의 식별부호 202는 C4F8의 유속 범위(sccm)을 나타내고, 도 2의 식별부호 204는 NH3의 유속 범위(sccm)을 나타낸다.
그래프(210)는 C4F8 및 NH3의 유속의 변화에 따른 함수로서 수직으로부터 에칭된 벽의 프로파일 변화를 도시한다. 프로파일은 약 0°에서 약 4°까지의 변화를 도시하는데, C4F8가 증가할수록 프로파일 언더컷은 감소하고, NH3가 증가할 수록 프로파일 언더컷도 증가한다.
그래프(220)는 C4F8 및 NH3의 유속의 변화에 따른 함수로서 에칭 선택도(탄소-함유 실리콘 옥사이드:포토레지스트 마스킹 물질의 에칭 속도비)에 대한 변화를 도시한다. 선택도는 약 5.2에서 약 8.7로 변화되는 것을 도시하는데, C4F8이 증가할수록 선택도도 증가하고, NH3이 증가할수록 선택도는 감소한다.
그래프(240)는 C4F8 및 NH3의 유속의 변화에 따른 함수로서 포토레지스트 마 스킹 물질의 에칭속도 변화를 도시한다. 에칭 속도는 분당 약 3300Å에서 분당 약 4300Å으로 변화되는 것을 도시하는데, C4F8이 증가할수록 포토레지스트 에칭 속도를 감소시키고, NH3이 증가할수록 에칭속도도 증가한다.
그래프(260)는 C4F8 및 NH3의 유속의 변화에 따른 함수로서 탄소-함유 실리콘 옥사이드 층의 에칭속도 변화를 도시한다. 에칭 속도는 분당 약 22,500Å에서 분당 약 27,500Å으로 변화되는 것을 도시하는데, C4F8이 증가할수록 탄소-함유 실리콘 옥사이드 층의 에칭 속도는 명백한 변화가 없고, NH3이 증가할수록 에칭속도도 감소한다. 그래프(260)에 도시된 바와 같이, C4F8 또는 NH3의 유속의 변화는 탄소-함유 실리콘 옥사이드 막의 에칭속도에 미세한 영향을 미쳤다.
요약하면, CXFY 및 NH3의 상대적인 양은 수직 에칭 프로파일을 유지하도록 포토레지스트 마스킹 물질에 대한 탄소-함유 실리콘 옥사이드의 높은 에칭 선택도를 제공하면서 조심스럽게 균형을 유지할 필요가 있다.
실리콘 옥사이드 막의 탄소 성분이 0에서 20%까지 변화되는 일련의 실험을 기초로 하여, 보다 높은 탄소 농도를 가지는 막은 본 발명의 방법과 관련하여 에칭될 때 보다 높은 에칭 속도를 가진다는 것으로 우리는 결정하였다.
상기의 기술된 바람직한 실시예는 본 발명의 범위를 한정시키지는 않으며, 당업자는 하기에서 청구된 사항과 관련하여 이러한 실시예를 확장할 수 있을 것이다.

Claims (21)

  1. 탄소-함유 실리콘 옥사이드 막의 에칭방법으로서,
    탄소-함유 실리콘 옥사이드 막 상부의 패터닝된 포토레지스트 층을 갖는 반도체 구조를 제공하는 단계; 및
    NH3 및 CxFy를 포함하는 소스 기체로부터 생성된 플라즈마에 상기 탄소-함유 실리콘 옥사이드 막을 노출시키는 단계를 포함하며,
    상기 소스 기체내의 탄소:질소 원자 비율은 0.3:1 내지 3:1의 범위이며, 이에 의해 상기 탄소-함유 실리콘 옥사이드 막은, 5:1 내지 25:1의 범위인 상기 탄소-함유 실리콘 옥사이드 막:상기 상부의 포토레지스트 층의 에칭 속도비로, 상기 상부의 포토레지스트 층에 대해 선택적으로 에칭되는 에칭방법.
  2. 제 1항에 있어서,
    상기 탄소-함유 실리콘 옥사이드 막은 8 내지 30 원자 퍼센트(atomic percent) 범위의 탄소를 포함하는 것을 특징으로 하는 에칭방법.
  3. 제 1항에 있어서,
    상기 탄소-함유 실리콘 옥사이드 막은 30 원자 퍼센트 내지 50 원자 퍼센트 범위의 농도인 수소를 더 포함하는 것을 특징으로 하는 에칭방법.
  4. 제 1항에 있어서,
    상기 소스 기체 내에서의 탄소:질소 원자 비율은 0.5:1 내지 1.4:1의 범위인 것을 특징으로 하는 에칭방법.
  5. 제 4항에 있어서,
    상기 소스 기체 내에서의 탄소:질소 원자 비율은 0.6:1 내지 1:1의 범위인 것을 특징으로 하는 에칭방법.
  6. 제 1항에 있어서,
    상기 x의 범위는 1 내지 6 사이이며, 상기 y의 범위는 4 내지 8인 것을 특징으로 하는 에칭방법.
  7. 제 6항에 있어서,
    상기 x는 2 내지 5이며, 상기 y는 6 내지 8인 것을 특징으로 하는 에칭방법.
  8. 제 7항에 있어서,
    상기 CxFy 기체는 C2F6, C3F6, C4F6, C4F8, C5F8, 및 이것들의 혼합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 에칭방법.
  9. 제 8항에 있어서,
    상기 CxFy 기체는 C2F6 및 C4F8로 이루어진 군으로부터 선택되는 것을 특징으로 하는 에칭방법.
  10. 제 1항에 있어서,
    상기 소스 기체는 20 부피 퍼센트 내지 30 부피 퍼센트 범위의 농도인 O2를 더 포함하는 것을 특징으로 하는 에칭방법.
  11. 제 1항에 있어서,
    상기 소스 기체는 아르곤, 헬륨, 크세논, 크립톤 및 이것들의 혼합으로 이루어진 군으로부터 선택된 비-반응성 희석 기체를 더 포함하는 것을 특징으로 하는 에칭방법.
  12. 제 1항에 있어서,
    상기 탄소-함유 실리콘 옥사이드 막은 분당 0.8㎛ 내지 분당 3.1㎛의 속도로 에칭되는 것을 특징으로 하는 에칭방법.
  13. 제 1항에 있어서,
    상기 탄소-함유 실리콘 옥사이드 막의 에칭 속도 대 상기 상부 포토레지스트 층의 에칭 속도의 비율은 10:1 내지 25:1의 범위인 것을 특징으로 하는 에칭방법.
  14. 제 1항에 있어서,
    -200V 내지 -1000V 범위 내의 기판 바이어스 전압이 상기 방법의 수행동안에 인가되는 것을 특징으로 하는 에칭방법.
  15. 제 1항에 있어서,
    상기 방법의 수행 동안에 기판 프로세싱 영역내의 플라즈마 밀도는 5×1011e-/cm3 내지 5×1012e-/cm3 범위 내인 것을 특징으로 하는 에칭방법.
  16. 제 1항에 있어서,
    상기 방법의 수행 동안에 인가된 전체 소스 전력은 800W 내지 2000W의 범위인 것을 특징으로 하는 에칭방법.
  17. 탄소-함유 실리콘 옥사이드 막을 에칭하는 방법으로서,
    NH3 및 CxFy를 포함하는 소스 기체로부터 생성된 플라즈마에 상기 탄소-함유 실리콘 옥사이드 막을 노출시키는 단계 - 상기 소스 기체내의 탄소:질소 원자 비율은 0.3:1 내지 3:1의 범위임 -; 및
    상기 반도체 구조에 -200V 내지 -1000V 범위 내에서 기판 바이어스를 인가하고, 상기 에칭이 실행되는 공정 챔버 외부에 있는 하나의 디바이스와 상기 공정 챔버 내부에 있는 하나의 디바이스를 이용하여 플라즈마 소스 전력을 인가하는 단계 - 이에 의해 상기 탄소-함유 실리콘 옥사이드 막은, 5:1 내지 25:1의 범위인 상기 탄소-함유 실리콘 옥사이드 막:상기 상부의 포토레지스트 층의 에칭 속도비로, 상기 상부의 포토레지스트 층에 대해 선택적으로 에칭됨 - ;
    를 포함하는 에칭방법.
  18. 제 17항에 있어서,
    상기 인가된 플라즈마 소스 전력의 합은 800W 내지 3,000W의 범위인 것을 특징으로 하는 에칭방법.
  19. 제 1항에 있어서,
    외부에 있는 상기 디바이스를 사용하여 인가되는 플라즈마 소스 전력 : 내부에 있는 상기 디바이스를 사용하여 인가되는 플라즈마 소스 전력의 비율은 2:1인 것을 특징으로 하는 에칭방법.
  20. 제1항, 제2항, 제3항, 또는 제17항 중 어느 한 항에 있어서, 상기 탄소-함유 실리콘 산화물 막이 실리콘 산화물 구조에 접합된 메틸기를 포함하는 것을 특징으로 하는 에칭 방법.
  21. 제20항에 있어서, 상기 탄소-함유 실리콘 옥사이드 막은 8 원자 퍼센트 내지 30 원자 퍼센트 범위의 탄소 함량을 나타내는 것을 특징으로 하는 에칭 방법.
KR1020027005279A 2000-08-29 2001-08-22 탄소-함유 실리콘 옥사이드 막을 에칭하는 방법 Expired - Fee Related KR100856005B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/650,975 2000-08-29
US09/650,975 US6607675B1 (en) 2000-08-29 2000-08-29 Method of etching carbon-containing silicon oxide films

Publications (2)

Publication Number Publication Date
KR20020060957A KR20020060957A (ko) 2002-07-19
KR100856005B1 true KR100856005B1 (ko) 2008-09-02

Family

ID=24611082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027005279A Expired - Fee Related KR100856005B1 (ko) 2000-08-29 2001-08-22 탄소-함유 실리콘 옥사이드 막을 에칭하는 방법

Country Status (6)

Country Link
US (1) US6607675B1 (ko)
EP (1) EP1232522A2 (ko)
JP (1) JP2004512673A (ko)
KR (1) KR100856005B1 (ko)
TW (1) TW526557B (ko)
WO (1) WO2002019408A2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US6905968B2 (en) * 2001-12-12 2005-06-14 Applied Materials, Inc. Process for selectively etching dielectric layers
JP4681215B2 (ja) * 2003-07-31 2011-05-11 株式会社アルバック 低誘電率層間絶縁膜のドライエッチング方法
US7256134B2 (en) 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
EP1646083B1 (en) * 2004-10-08 2016-08-31 Imec Alternative dual damascene patterning approach
US7659206B2 (en) * 2005-01-18 2010-02-09 Applied Materials, Inc. Removal of silicon oxycarbide from substrates
US7208325B2 (en) * 2005-01-18 2007-04-24 Applied Materials, Inc. Refreshing wafers having low-k dielectric materials
US7465670B2 (en) * 2005-03-28 2008-12-16 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity
US7393795B2 (en) * 2006-02-01 2008-07-01 Applied Materials, Inc. Methods for post-etch deposition of a dielectric film
KR100788380B1 (ko) * 2006-09-29 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자 형성 방법
US8083963B2 (en) * 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
US7878054B2 (en) * 2007-02-28 2011-02-01 The Boeing Company Barrier coatings for polymeric substrates
US8043981B2 (en) * 2009-04-21 2011-10-25 Applied Materials, Inc. Dual frequency low temperature oxidation of a semiconductor device
JP7414593B2 (ja) * 2020-03-10 2024-01-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11487058B2 (en) * 2020-08-13 2022-11-01 Applied Materials, Inc. Method for manufacturing optical device structures
US12674927B2 (en) 2022-04-20 2026-07-07 Applied Materials, Inc. Method for roughness reduction in manufacturing optical device structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930017110A (ko) * 1992-01-29 1993-08-30 제임스 조셉 드롱 수소 라디칼을 포함하는 반응성 이온 부식 공정
JPH09260350A (ja) * 1996-03-19 1997-10-03 Sony Corp 酸化シリコン系絶縁膜のプラズマエッチング方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4427516A (en) * 1981-08-24 1984-01-24 Bell Telephone Laboratories, Incorporated Apparatus and method for plasma-assisted etching of wafers
US4857140A (en) * 1987-07-16 1989-08-15 Texas Instruments Incorporated Method for etching silicon nitride
JPH02280355A (ja) 1989-04-20 1990-11-16 Matsushita Electron Corp 半導体装置
JPH09237785A (ja) 1995-12-28 1997-09-09 Toshiba Corp 半導体装置およびその製造方法
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6217786B1 (en) 1998-12-31 2001-04-17 Lam Research Corporation Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US6114259A (en) 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
JP3400770B2 (ja) 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
US6350670B1 (en) * 1999-12-17 2002-02-26 Intel Corporation Method for making a semiconductor device having a carbon doped oxide insulating layer
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6346490B1 (en) * 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US6368979B1 (en) * 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930017110A (ko) * 1992-01-29 1993-08-30 제임스 조셉 드롱 수소 라디칼을 포함하는 반응성 이온 부식 공정
KR100305508B1 (ko) 1992-01-29 2001-11-30 조셉 제이. 스위니 수소라디칼을포함하는반응성이온에칭방법
JPH09260350A (ja) * 1996-03-19 1997-10-03 Sony Corp 酸化シリコン系絶縁膜のプラズマエッチング方法

Also Published As

Publication number Publication date
US6607675B1 (en) 2003-08-19
KR20020060957A (ko) 2002-07-19
WO2002019408A2 (en) 2002-03-07
JP2004512673A (ja) 2004-04-22
TW526557B (en) 2003-04-01
EP1232522A2 (en) 2002-08-21
WO2002019408A3 (en) 2002-06-13

Similar Documents

Publication Publication Date Title
US12014927B2 (en) Highly etch selective amorphous carbon film
US8093155B2 (en) Method of controlling striations and CD loss in contact oxide etch
CN100524645C (zh) 含硅介电材料的蚀刻方法
KR101318898B1 (ko) 탄소계 하드마스크를 개방하기 위한 프로세스
US7056830B2 (en) Method for plasma etching a dielectric layer
KR20120132693A (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
US6607675B1 (en) Method of etching carbon-containing silicon oxide films
CN101197258A (zh) 用于多层抗蚀剂等离子体蚀刻的方法
US7125804B2 (en) Etching methods and apparatus and substrate assemblies produced therewith
KR20030087637A (ko) 유기계 절연막의 에칭 방법 및 이중 상감 방법
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
US6897120B2 (en) Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate
WO1999021218A1 (en) Self-aligned contact etch using difluoromethane and trifluoromethane
US20020003126A1 (en) Method of etching silicon nitride
KR20030020439A (ko) 반도체 애플리케이션내의 ｎｈ3 플라즈마 디스커밍 및레지스트 박리
WO2001096955A2 (en) A method and apparatus for etching metal layers on substrates
US7183220B1 (en) Plasma etching methods
JPH10150019A (ja) フォトレジスト選択性を向上し重合体密着性を改善するためのプラズマ反応処理法
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
US6455232B1 (en) Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger
US11658040B2 (en) Plasma processing method
JPH0121230B2 (ko)
WO2000026954A1 (en) Method of reducing stop layer loss in a photoresist stripping process using hydrogen as a fluorine scavenger
JP4500029B2 (ja) 低誘電率層間絶縁膜のドライエッチング方法

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20110828

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110828

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000