KR100894792B1 - 반도체 메모리 소자의 소자 분리막 형성 방법 - Google Patents

반도체 메모리 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100894792B1
KR100894792B1 KR1020070111733A KR20070111733A KR100894792B1 KR 100894792 B1 KR100894792 B1 KR 100894792B1 KR 1020070111733 A KR1020070111733 A KR 1020070111733A KR 20070111733 A KR20070111733 A KR 20070111733A KR 100894792 B1 KR100894792 B1 KR 100894792B1
Authority
KR
South Korea
Prior art keywords
trench
film
forming
hard mask
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070111733A
Other languages
English (en)
Inventor
오광석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070111733A priority Critical patent/KR100894792B1/ko
Priority to US12/163,844 priority patent/US20090117705A1/en
Priority to JP2008199208A priority patent/JP2009117799A/ja
Application granted granted Critical
Publication of KR100894792B1 publication Critical patent/KR100894792B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 반도체 기판 상에 터널 절연막, 전하 저장층, 및 하드 마스크막을 순차적으로 형성하는 단계와, 상기 하드 마스크막, 상기 전하 저장층, 상기 터널 절연막, 및 상기 반도체 기판을 식각하여 제1 트렌치를 형성하는 단계와, 상기 제1 트렌치를 포함한 전체 구조 상에 스페이서막을 형성하는 단계와, 상기 제1 트렌치의 저면에 형성된 상기 스페이서막 및 상기 반도체 기판을 식각하여 제2 트렌치를 형성하는 단계, 및 상기 제2 트렌치를 포함한 전체 구조 상에 소자 분리용 절연막을 형성하는 단계를 포함한다.
소자 분리막, 보윙, 스페이서, 보이드

Description

반도체 메모리 소자의 소자 분리막 형성 방법{Method of forming isolation film of semiconductor device}
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 트렌치의 보윙부에 의한 보이드가 발생하는 것을 억제할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
일반적으로 70nm 이하의 디자인 룰(design rule)을 요구하는 반도체 소자에서는 웨이퍼 기판에 가해지는 스트레스를 크게 줄이는 STI(Shallow Trench Isolation) 공정을 주로 사용하고 있다. STI 공정은 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고, 이 트렌치에 화학 기상 증착법(Chemical Vapor Deposition: 이하 CVD라함)으로 산화막을 증착하고, 화학적 기계적 연마(Chemical Mechanical Polishing: 이하 CMP라함) 공정으로 불필요한 산화막을 식각하여 소자 분리막을 형성하는 기술이다.
도 1은 종래 기술에 따른 반도체 소자의 소자 분리막의 사진이다.
도 1을 참조하면, 종래 기술의 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 터널 절연막과 폴리 실리콘막 및 하드마스크 패턴을 순차적으로 형성한다. 이 후 이들을 순차적으로 식각하여 소자 분리용 트렌치를 형성한다. 트렌치 식각 공정시 트렌치 측벽중 터널 절연막과 반도체 기판의 경계 영역이 다른 부분보다 많이 식각되어 보윙부가 형성된다. 이때 발생된 보윙부는 후속 절연막 매립 공정시 보이드를 유발시켜 반도체 소자의 전기적 특성을 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 소자 분리용 제1 트렌치를 형성한 후, 제1 트렌치 측벽에 스페이서를 형성하고 이를 마스크로 이용한 식각 공정으로 제2 트렌치를 형성함으로써, 트렌치 측벽의 보윙부 발생을 억제하여 후속 절연막 매립 공정시 보이드 생성을 방지하여 소자의 전기적 특성을 개선할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 터널 절연막, 전하 저장층, 및 하드 마스크막을 순차적으로 형성하는 단계와, 상기 하드 마스크막, 상기 전하 저장층, 상기 터널 절연막, 및 상기 반도체 기판을 식각하여 제1 트렌치를 형성하는 단계와, 상기 제1 트렌치를 포함한 전체 구조 상에 스페이서막을 형성하는 단계와, 상기 제1 트렌치의 저면에 형성된 상기 스페이서막 및 상기 반도체 기판을 식각하여 제2 트렌치를 형성하는 단계, 및 상기 제2 트렌치를 포함한 전체 구조 상에 소자 분리용 절연막을 형성하는 단계를 포함한다.
상기 하드 마스크막은 하드 마스크용 질화막 및 하드 마스크용 산화막을 순차적으로 적층하여 형성한다. 상기 하드 마스크용 질화막은 50 내지 1000Å의 두께로 형성한다. 상기 하드 마스크용 산화막은 100 내지 3000Å의 두께로 형성한다.
상기 제1 트렌치 및 제2 트렌치 형성 단계는 식각 가스로 HBr, O2, Cl2, CHF3, CF4, He, Ar 가스를 사용하여 실시한다. 상기 제1 트렌치의 깊이는 50 내지 1000Å이 되도록 형성한다. 상기 제2 트렌치의 깊이는 1500 내지 4000Å이 되도록 형성한다.
상기 스페이서막은 산화막으로 형성한다. 상기 스페이서막은 0.5 내지 10Å의 두께로 형성한다.
본 발명의 일실시 예에 따르면, 반도체 소자의 소자 분리용 제1 트렌치를 형성한 후, 제1 트렌치 측벽에 스페이서를 형성하고 이를 마스크로 이용한 식각 공정으로 제2 트렌치를 형성함으로써, 트렌치 측벽의 보윙부 발생을 억제하여 후속 절연막 매립 공정시 보이드 생성을 방지하여 소자의 전기적 특성을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2 내지 도 6은 본 발명의 일실시 예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2를 참조하면, 반도체 기판(100) 상에 터널 절연막(101), 플로팅 게이트용 도전막(102), 하드마스크용 질화막(103), 및 하드마스크용 산화막(104)을 순차적으로 형성한다. 터널 절연막(101)은 산화막으로 형성하는 것이 바람직하다. 터널 절연막(101)은 습식 산화 공정을 이용하여 50~100Å 으로 증착하고, 후속 공정으로 N2O 어닐링 공정을 실시하여 터널 절연막(101) 내부의 질화물(nitrogen)을 결합(incorporation)시켜서 트랩 차지 밀도(trap density)를 줄이고 신뢰성을 향상시키는 것이 바람직하다. 플로팅 게이트용 도전막(102)은 불순물이 함유되지 않은 비정질 폴리 실리콘막과 불순물이 함유된 폴리 실리콘막으로 구성된 이중막으로 형성하는 것이 바람직하다. 플로팅 게이트용 도전막(102)은 500~550℃ 온도 범위 내에서 SiH4 가스와 PH3 가스를 소스 가스로 하여 형성하는 것이 바람직하다. 플로팅 게이트용 도전막(102)은 100~1000Å 두께로 증착하는 것이 바람직하다. 하드마스크용 질화막(103)은 50 내지 1000Å 두께로 증착하는 것이 바람직하다. 하드마스크용 산화막(104)은 100 내지 3000Å 두께로 증착하는 것이 바람직하다.
이 후, 하드마스크용 산화막(104) 상에 포토 레지스트 패턴(PR)을 형성한다.
도 3을 참조하면, 포토 레지스트 패턴을 마스크로 이용하는 식각 공정을 실시하여 하드마스크용 산화막(104), 및 하드 마스크용 절연막(103)을 식각하여 하드 마스크 패턴(103, 104)을 형성한다. 이 후, 포토 레지스트 패턴을 제거한다.
하드 마스크 패턴(103, 104)을 식각 마스크로 사용하여 터널 절연막(101)이 노출되도록 플로팅 게이트용 도전막(102)을 식각한다.
도 4를 참조하면, 노출되는 터널 절연막(101), 및 반도체 기판(100)을 식각하여 제1 트렌치(105)를 형성한다. 제1 트렌치(105)의 깊이는 50 내지 1000Å이 되도록 형성하는 것이 바람직하다. 제1 트렌치(105) 식각 공정은 HBr, O2, Cl2, CHF3, CF4, He, Ar 가스를 사용하여 실시하는 것이 바람직하다.
도 5를 참조하면, 제1 트렌치(105)를 포함한 전체 구조 상에 스페이서막(106)을 형성한다. 스페이서막(106)은 산화막으로 형성하는 것이 바람직하다. 스페이서막(106)은 0.5 내지 10Å의 두께로 형성하는 것이 바람직하다. 이 후, 식각 공정을 실시하여 제1 트렌치(105)의 저면에 형성된 스페이서막(106) 및 반도체 기판(100)을 식각하여 제2 트렌치(107)를 형성한다. 제2 트렌치(107)의 깊이(반도체 기판의 상부 면에서부터의 깊이)는 1500 내지 4000Å이 되도록 형성하는 것이 바람직하다.제2 트렌치(107) 식각 공정은 HBr, O2, Cl2, CHF3, CF4, He, Ar 가스를 사용하여 실시하는 것이 바람직하다.
도 6을 참조하면, 제2 트렌치(107)을 포함한 전체 구조 상에 소자 분리용 절연막(108)을 형성하여 제2 트렌치(107)를 매립한다. 이 후, 평탄화 공정을 실시하여 하드마스크용 질화막을 노출시켜 소자 분리막(108)을 형성한다.
이 후, 하드 마스크용 질화막을 제거한 후, 소자 분리막의 EFH가 원하는 수준이 되도록 타겟을 제어하여 소자 분리막(108)의 상단부를 식각한다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.
도 1은 종래 기술에 따른 반도체 소자의 소자 분리막의 사진이다.
도 2 내지 도 6은 본 발명의 일실시 예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 101 : 터널 절연막
102 : 플로팅 게이트용 도전막 103 : 하드 마스크용 질화막
104 : 하드 마스크용 산화막 105 : 제1 트렌치
106 : 스페이서막 107 : 제2 트렌치
108 : 소자 분리막

Claims (11)

  1. 반도체 기판 상에 터널 절연막, 및 전하 저장층을 형성하는 단계;
    상기 전하 저장층, 상기 터널 절연막, 및 상기 반도체 기판을 식각하여 제1 트렌치를 형성하는 단계;
    상기 제1 트렌치를 포함한 전체 구조 상에 스페이서막을 형성하는 단계;
    상기 제1 트렌치의 저면에 형성된 상기 스페이서막 및 상기 반도체 기판을 식각하여 제2 트렌치를 형성하는 단계; 및
    상기 제2 트렌치를 포함한 전체 구조 상에 소자 분리용 절연막을 형성하는 단계를 포함하며,
    상기 제1 트렌치 및 제2 트렌치 형성 단계는 식각 가스로 HBr, O2, Cl2, CHF3, CF4, He, Ar 가스를 사용하며, 상기 제2 트렌치의 저면이 오목하게 형성하는 반도체 소자의 소자 분리막 형성 방법.
  2. 반도체 기판 상에 터널 절연막, 전하 저장층, 및 하드 마스크막을 순차적으로 형성하는 단계;
    상기 하드 마스크막, 상기 전하 저장층, 상기 터널 절연막, 및 상기 반도체 기판을 식각하여 제1 트렌치를 형성하는 단계;
    상기 제1 트렌치를 포함한 전체 구조 상에 스페이서막을 형성하는 단계;
    상기 제1 트렌치의 저면에 형성된 상기 스페이서막 및 상기 반도체 기판을 식각하여 제2 트렌치를 형성하는 단계; 및
    상기 제2 트렌치를 포함한 전체 구조 상에 소자 분리용 절연막을 형성하는 단계를 포함하며,
    상기 제1 트렌치 및 제2 트렌치 형성 단계는 식각 가스로 HBr, O2, Cl2, CHF3, CF4, He, Ar 가스를 사용하며, 상기 제2 트렌치의 저면이 오목하게 형성하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 2 항에 있어서,
    상기 하드 마스크막은 하드 마스크용 질화막 및 하드 마스크용 산화막을 순차적으로 적층하여 형성하는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 3 항에 있어서,
    상기 하드 마스크용 질화막은 50 내지 1000Å의 두께로 형성하는 반도체 소자의 소자 분리막 형성 방법.
  5. 제 3 항에 있어서,
    상기 하드 마스크용 산화막은 100 내지 3000Å의 두께로 형성하는 반도체 소자의 소자 분리막 형성 방법.
  6. 삭제
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 트렌치의 깊이는 50 내지 1000Å이 되도록 형성하는 반도체 소자의 소자 분리막 형성 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제2 트렌치의 깊이는 1500 내지 4000Å이 되도록 형성하는 반도체 소자의 소자 분리막 형성 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 스페이서막은 산화막으로 형성하는 반도체 소자의 소자 분리막 형성 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 스페이서막은 0.5 내지 10Å의 두께로 형성하는 반도체 소자의 소자 분리막 형성 방법.
  11. 반도체 기판의 소자 분리 영역을 식각하여 제1 트렌치를 형성하는 단계;
    상기 제1 트렌치를 포함한 전체 구조 상에 스페이서막을 형성하는 단계;
    상기 제1 트렌치의 저면에 형성된 상기 스페이서막 및 반도체 기판을 식각하여 제2 트렌치를 형성하는 단계; 및
    상기 제2 트렌치를 소자 분리용 절연막으로 매립하여 소자 분리막을 형성하는 단계를 포함하며,
    상기 제1 트렌치 및 제2 트렌치 형성 단계는 식각 가스로 HBr, O2, Cl2, CHF3, CF4, He, Ar 가스를 사용하며, 상기 제2 트렌치의 저면이 오목하게 형성하는 반도체 소자의 소자 분리막 형성 방법.
KR1020070111733A 2007-11-02 2007-11-02 반도체 메모리 소자의 소자 분리막 형성 방법 Expired - Fee Related KR100894792B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070111733A KR100894792B1 (ko) 2007-11-02 2007-11-02 반도체 메모리 소자의 소자 분리막 형성 방법
US12/163,844 US20090117705A1 (en) 2007-11-02 2008-06-27 Method of forming isolation layer of semiconductor memory device
JP2008199208A JP2009117799A (ja) 2007-11-02 2008-08-01 半導体メモリ素子の素子分離膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111733A KR100894792B1 (ko) 2007-11-02 2007-11-02 반도체 메모리 소자의 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR100894792B1 true KR100894792B1 (ko) 2009-04-24

Family

ID=40588498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111733A Expired - Fee Related KR100894792B1 (ko) 2007-11-02 2007-11-02 반도체 메모리 소자의 소자 분리막 형성 방법

Country Status (3)

Country Link
US (1) US20090117705A1 (ko)
JP (1) JP2009117799A (ko)
KR (1) KR100894792B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US12002705B2 (en) 2022-02-14 2024-06-04 Applied Materials, Inc. Methods and apparatus for forming backside power rails

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068057A (ko) * 1997-02-14 1998-10-15 김광호 트렌치 소자분리방법
JPH11195701A (ja) 1998-01-06 1999-07-21 Nec Corp 半導体装置及びその製造方法
KR20010036818A (ko) * 1999-10-12 2001-05-07 윤종용 티형 트렌치 소자분리막 형성방법
KR20050067487A (ko) * 2003-12-29 2005-07-04 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593911A (en) * 1995-07-26 1997-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Method of making ESD protection circuit with three stages
JP4068286B2 (ja) * 2000-06-30 2008-03-26 株式会社東芝 半導体装置の製造方法
US6294423B1 (en) * 2000-11-21 2001-09-25 Infineon Technologies North America Corp. Method for forming and filling isolation trenches
KR100428805B1 (ko) * 2001-08-09 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
US6727150B2 (en) * 2002-07-26 2004-04-27 Micron Technology, Inc. Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
CN101153396B (zh) * 2006-09-30 2010-06-09 中芯国际集成电路制造(上海)有限公司 等离子刻蚀方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068057A (ko) * 1997-02-14 1998-10-15 김광호 트렌치 소자분리방법
JPH11195701A (ja) 1998-01-06 1999-07-21 Nec Corp 半導体装置及びその製造方法
KR20010036818A (ko) * 1999-10-12 2001-05-07 윤종용 티형 트렌치 소자분리막 형성방법
KR20050067487A (ko) * 2003-12-29 2005-07-04 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리 방법

Also Published As

Publication number Publication date
JP2009117799A (ja) 2009-05-28
US20090117705A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
US8148267B2 (en) Method of forming isolation layer of semiconductor memory device
KR20060008555A (ko) 반도체 장치 및 이의 제조 방법
JP2009099909A (ja) 半導体装置の製造方法
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
KR101506901B1 (ko) 반도체 소자의 제조 방법
KR100568259B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR100894792B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR100972681B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR100691939B1 (ko) 플래시 메모리 소자의 제조 방법
KR101077014B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100671661B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100745954B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20090001001A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090078101A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100705212B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20080054698A (ko) 비휘발성 메모리 소자의 제조 방법
JP2014212230A (ja) 半導体装置の製造方法
KR100619395B1 (ko) 반도체 소자 제조 방법
KR20090123505A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20070058122A (ko) 반도체 소자의 소자분리막 형성방법
KR20080074506A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090048179A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090070987A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080015589A (ko) 플래쉬 메모리 소자의 제조 방법
KR20060117431A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120417

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120417

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000