KR100929068B1

KR100929068B1 - 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 이용하는무선통신 시스템을 위한 수신 장치 및 방법

Info

Publication number: KR100929068B1
Application number: KR1020050090561A
Authority: KR
Inventors: 하지원; 임은정; 오현석; 윤정욱
Original assignee: 삼성전자주식회사
Priority date: 2005-09-28
Filing date: 2005-09-28
Publication date: 2009-11-30
Anticipated expiration: 2025-09-28
Also published as: KR20070035777A; US20070165729A1; US7945001B2; CN101273602A; EP1770939A3; CN101273602B; EP1770939A2; WO2007037631A1

Abstract

본 발명은 무선통신 시스템에서 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성된 데이터를 수신하는 장치 및 방법에 대한 것이다. 본 발명에 따른 무선통신 시스템에서 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성된 데이터를 수신하는 장치는, 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성되고 무선 채널을 거쳐 수신된 동위상(I)/직교위상(Q) 데이터를 입력으로 하여 상기 I/Q 데이터를 고속 퓨리에 변환(FFT)하는 FFT부와, 상기 고속 퓨리에 변환된 I/Q 데이터와 상기 I/Q 데이터의 심볼 디매핑에 사용되기 위한 참조값들을, 상기 심볼 인터리빙에 대응하여 심볼 디인터리빙하여 심볼 디인터리빙된 I/Q 데이터 및 참조값들을 출력하는 심볼 디인터리버와, 상기 참조값들에 따라 상기 심볼 디인터리빙된 I/Q 데이터를, 상기 심볼 매핑에 대응하여 심볼 디매핑하는 심볼 디매핑부와, 상기 심볼 디매핑된 데이터를 상기 비트 인터리빙에 대응하여 비트 디인터리빙하는 비트 디인터리버를 포함한다.

DVB-T/H, BIT INTERLEAVING, SYMBOL INTERLEAVING, SYMBOL MAPPING, SYMBOL DEINTERLEAVING, SYMBOL DEMAPPING, BIT DEINTERLEAVING

Description

비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 이용하는 무선통신 시스템을 위한 수신 장치 및 방법{APPARATUS AND METHOD OF DATA RECEPTION FOR WIRELESS COMMUNICATIONS SYSTEM USING BIT INTERLEAVING, SYMBOL INTERLEAVING AND SYMBOM MAPPING}

도 1은 휴대 디지털 영상 방송(DVB-H) 시스템의 송신 구조를 나타낸 도면.

도 2는 DVB-H 시스템에서 HP 스트림 발생기의 내부 구조를 나타낸 도면.

도 3은 DVB-H 시스템에서 LP 스트림 발생기의 내부 구조를 나타낸 도면.

도 4는 비계층적 변조를 사용하는 QPSK인 경우 다중화부와 비트 인터리빙부 및 심볼 인터리버의 신호 흐름을 나타낸 도면.

도 5는 비계층적 변조를 사용하는 16-QAM인 경우 다중화부와 비트 인터리빙부 및 심볼 인터리버의 신호 흐름을 나타낸 도면.

도 6은 비계층적 변조를 사용하는 64-QAM인 경우 다중화부와 비트 인터리빙부 및 심볼 인터리버의 신호 흐름을 나타낸 도면.

도 7은 계층적 변조를 사용하는 16-QAM인 경우 다중화부와 비트 인터리빙부 및 심볼 인터리버의 신호 흐름을 나타낸 도면.

도 8은 계층적 변조를 사용하는 64-QAM인 경우 다중화부와 비트 인터리빙부 및 심볼 인터리버의 신호 흐름을 나타낸 도면.

도 9는 본 발명의 바람직한 실시예에 따른 DVB-T/H 시스템의 수신 구조를 나타낸 도면.

도 10은 본 발명의 바람직한 실시예에 따른 심볼 디인터리버의 내부 구조를 나타낸 도면.

도 11은 본 발명의 바람직한 실시예에 따른 심볼 디매핑부의 내부 구조를 나타낸 도면.

도 12는 본 발명의 바람직한 실시예에 따른 비트 디인터리빙부의 내부 구조를 나타낸 도면.

도 13은 본 발명의 바람직한 실시예에 따른 수신 동작을 나타낸 흐름도.

도 14는 본 발명의 바람직한 실시예에 따른 HP 스트림 복호부의 내부 구조를 나타낸 도면.

도 15는 본 발명의 바람직한 실시예에 따른 LP 스트림 복호부의 내부 구조를 나타낸 도면.

본 발명은 디지털 영상 방송(Digital Video Broadcasting: 이하 DVB라 칭함) 시스템에 관한 것으로서, 특히 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 이용하여 송신된 데이터를 수신하기 위한 장치 및 방법에 관한 것이다.

DVB-H 시스템은 고정형 유럽향 DTV(Digital Television) 규격인 DVB-T(DVB-Terrestrial) 시스템에, 이동 채널(Mobile Channel) 상황의 휴대(Handheld) 서비스를 고려하여 수신 성능을 향상시키기 위해 4K 모드 FFT(Fast Fourier Transform) 크기, MPE-FEC(Multi-Protocol Encapsulation - Forwarding Error Coding), 타임-슬라이싱(Time-Slicing), TPS(Transmission Parameter Signaling) 등의 기능을 첨가한 규격이다.

DVB-H 시스템은 IP(Internet Protocol) 방식을 기반으로 하여 방송신호인 오디오 및 비디오(Audio and Video: A/V) 스트림을 전송하며, 계층적(hierarchical) 변조와 같은 기술을 이용하여 DVB-T 시스템과도 동시에 사용될 수 있다.

통상적으로 데이터 수신은 데이터 송신의 역동작으로 수행됨이 자명하다. 따라서 DVB-H 시스템의 송신단에서 이루어진 비트 인터리빙, 심볼 인터리빙, 심볼 매핑의 역동작을 수행하기 위해, 수신단에서는 심볼 디매핑, 심볼 디인터리빙, 비트 디인터리빙이 순서대로 이루어지게 된다. 그러나 이처럼 심볼 디매핑을 먼저 하고 심볼 디인터리빙을 나중에 수행하는 경우, 심볼 매핑을 위해 16/64-QAM(16/64-ary Quadrature Amplitude Modulation)과 같은 고차 변조 방식을 사용하기 위해 심볼 디인터리버에 필요한 메모리의 크기가 심볼 디매핑된 연성값(Soft Value)의 비트 수에 비례하여 커지는 문제점이 있다.

일 예로서, 8K 모드의 FFT 크기를 지원하는 DVB 시스템의 경우를 설명한다. 전형적인 FFT부의 각 부반송파에 대한 동위상(In phase: I)/직교위상(Quadrature phase: Q) 데이터로부터 심볼 디매핑된 연성 심볼을 구성하는 각 연성 값은 7비트이며 변조방식으로 64-QAM이 사용된다면, 심볼 디인터리버에 필요한 총 메모리는 6,048*6*7*2 = 508,032 비트가 된다. 여기서 6,048은 8K 모드시에 사용되는 데이터 부반송파들의 개수를 나타내며, 6은 64-QAM인 경우 심볼 디매핑된 연성 심볼을 구성하는 연성 값들의 개수이며, 7은 각 연성 값의 비트 수이며, 2는 디인터리빙된 출력을 내보내면서 다음 입력을 동시에 받아들이기 위해 필요한 동일한 크기의 메모리 개수를 나타낸다. 이처럼 8K 모드를 지원하기 위해서 DVB 시스템에서는 약 496K 비트 정도의 큰 심볼 디인터리버 메모리가 필요하게 되어 하드웨어 복잡도 증가 및 전력소모 증가를 일으키는 문제점이 있었다.

따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명은, 하드웨어 복잡도 및 전력소모 증가를 감소시키는 DVB-H 시스템의 송수신 방법 및 장치를 제공한다.

본 발명은, DVB 수신단에서 심볼 디매핑을 수행하기 전에 심볼 디인터리빙을 먼저 수행하여, 16/64-QAM와 같은 고차 변조 방식이 사용되는 경우에 심볼 디매핑된 연성값의 비트 수에 비례하여 증가되는 메모리 크기를 가능한 한 감소시키는 방법 및 장치를 제공한다.

본 발명에 따른 무선통신 시스템에서 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성된 데이터를 수신하는 장치는, 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성되고 무선 채널을 거쳐 수신된 동위상(I)/직교위상(Q) 데이터를 입력으로 하여 상기 I/Q 데이터를 고속 퓨리에 변환(FFT)하는 FFT부와, 상기 고속 퓨리에 변환된 I/Q 데이터와 상기 I/Q 데이터의 심볼 디매핑에 사용되기 위한 참조값들을, 상기 심볼 인터리빙에 대응하여 심볼 디인터리빙하여 심볼 디인터리빙된 I/Q 데이터 및 참조값들을 출력하는 심볼 디인터리버와, 상기 참조값들에 따라 상기 심볼 디인터리빙된 I/Q 데이터를, 상기 심볼 매핑에 대응하여 심볼 디매핑하는 심볼 디매핑부와, 상기 심볼 디매핑된 데이터를 상기 비트 인터리빙에 대응하여 비트 디인터리빙하는 비트 디인터리버를 포함한다.

또한 본 발명에 따른 무선통신 시스템에서 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성된 데이터를 수신하는 방법은, 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성되고 무선 채널을 거쳐 수신된 동위상(I)/직교위상(Q) 데이터를 입력으로 하여 상기 I/Q 데이터를 고속 퓨리에 변환(FFT)하는 과정과, 상기 고속 퓨리에 변환된 I/Q 데이터와 상기 I/Q 데이터의 심볼 디매핑에 사용되기 위한 참조값들을, 상기 심볼 인터리빙에 대응하여 심볼 디인터리빙하여 심볼 디인터리빙된 I/Q 데이터 및 참조값들을 출력하는 과정과, 상기 참조값들에 따라 상기 심볼 디인터리빙된 I/Q 데이터를, 상기 심볼 매핑에 대응하여 심볼 디매핑하는 과정과, 상기 심볼 디매핑된 데이터를 상기 비트 인터리빙에 대응하여 비트 디인터리빙하는 과정을 포함한다.

삭제

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

후술되는 본 발명의 주요한 요지는 송신단에서 비트 인터리빙, 심볼 인터리빙, 심볼 매핑이 순서대로 수행될 때, 수신단에서 그 역과정인 심볼 디매핑, 심볼 디인터리빙, 비트 디인터리빙을 순서대로 수행하는 대신에, 심볼 디매핑을 수행하기 전에 심볼 디인터리빙을 먼저 수행하는 것이다. 하기에는 OFDM을 지원하는 DVB-T/H 시스템의 예를 구체적으로 설명할 것이나, 본 발명이 이러한 구체적인 실시예로 한정되는 것은 아니며, 오히려 하기의 설명이 적용되는 모든 종류의 시스템에 적용 가능한 것은 물론이다.

먼저 도 1을 이용하여 DVB-T/H 송신 시스템을 설명하도록 한다.

도 1을 참조하면, 송신 프로세서(100)는 DVB-H 서비스를 위한 IP 패킷들을 생성하여 MPE-FEC 코딩부(102)로 보내거나 DVB-T에서 사용되는 PES(Packetized Elementary Stream)를 생성하여 MPEG2(Moving Picture Experts Group 2)-TS(Transport Stream) 패킷화부(104)로 보낸다. 상기 MPE-FEC 코딩부(102)로 보내지는 데이터는 DVB-H 신호에 해당하는 IP 스트림이며, 상기 MPEG2-TS 패킷화부(104)로 보내지는 신호는 DVB-T 신호에 해당하는 MPEG2-TS의 A/V(Audio/Video) 페이로드에 해당하는 PES이다.

상기 MPE-FEC 코딩부(102)에서는 상기 IP 스트림을 이용하여 다중-프로토콜 캡슐화 및 RS(Reed-Solomon) 코딩을 수행하며, 상기 MPE-FEC 코딩부(102)의 출력은 HP(High Priority) 스트림 생성부(106)로 입력된다. 상기 HP 스트림 생성부(106)의 구조는 도 2에 나타내었다. 도 2를 참조하면, 상기 MPE-FEC 코딩부(102)의 출력은 에너지 분산(Energy Dispersal)을 위한 스크램블링부(124)와, 외부(Outer) 코딩부(126)와, 외부 인터리버(128)와, 내부 코딩부(130)를 거쳐 HP 스트림으로 변환된다. 마찬가지로 상기 MPEG2-TS 패킷화부(104)에서는 상기 PES를 이용하여 MPEG2-TS 패킷을 생성하며 상기 MPEG2-TS 패킷은 LP(Low Priority) 스트림 생성부(108)로 입력된다. 상기 LP 스트림 생성부(108)의 구조는 도 3에 나타내었다. 도 3을 참조하면, 상기 MPEG2-TS 패킷은 에너지 분산을 위한 스크램블링부(132)와, 외부 코딩부(134)와, 외부 인터리버(136)와, 내부 코딩부(138)를 거쳐 LP 스트림으로 변환된다. 상기 외부 코딩부(126,134)는 예를 들어 RS 부호를 이용하며, 상기 외부 인터 리버(128,136)는 예를 들어 길쌈 인터리빙을 사용하며, 상기 내부 코딩부(130,138)는 예를 들어 천공-길쌈 부호를 이용한다. HP 스트림은 LP 스트림에 비해 상대적으로 높은 부호율 및 변조율을 가질 수 있으며, 상기와 같이 구분된 스트림 생성부들(106,108)을 통해 계층적 변조가 이루어진다.

상기 HP 스트림 생성부(106)로부터 출력되는 HP 스트림은 다중화(Multiplexer: MUX)부(110)의 HP 스트림 입력 포트로 입력된다. 상기 다중화부(110)의 LP 스트림 입력 포트로는, 상기 LP 스트림 생성부(108)로부터 출력되는 LP 스트림이 입력된다. 이와 같이 계층적 변조를 사용하는 경우는 상기 HP 스트림 생성부(106)와 LP 스트림 생성부(108)에서 출력되는 두 개의 스트림들이 다중화부(110)로 입력되며, 비계층적 변조를 사용하는 경우는 상기 HP 스트림 생성부(106)에서 출력되는 스트림만이 다중화부(110)로 입력된다. 상기 다중화부(110)는, 상기 HP 스트림 및 상기 LP 스트림을 다중화하여, 미리 정해진 변조 방식에 따라 QPSK인 경우는 2개의 출력을 내보내고 16-QAM인 경우는 4개의 출력을 내보내며 64-QAM인 경우는 6개의 출력을 내보내도록 동작한다. 아래에는 각각의 변조 방식 및 계층적 변조를 사용할 경우와 사용하지 않을 경우에 대한 다중화부(110)와 그 이후의 동작을 나타내었다.

도 4는 비계층적 변조를 사용하는 QPSK인 경우 다중화부(110)와 비트 인터리빙부(Bit Interleaving Part)(112) 및 심볼 인터리버(114)의 신호 흐름을 나타내며, 도 5는 비계층적 변조를 사용하는 16-QAM인 경우 다중화부(110)와 비트 인터리빙부(112) 및 심볼 인터리버(114)의 신호 흐름을 나타내며, 도 6은 비계층적 변조를 사용하는 64-QAM인 경우 다중화부(110)와 비트 인터리빙부(112) 및 심볼 인터리 버(114)의 신호 흐름을 나타낸 것이다. 도 7은 계층적 변조를 사용하는 16-QAM인 경우 다중화부(110)와 비트 인터리빙부(112) 및 심볼 인터리버(114)의 신호 흐름을 나타내며, 도 8은 계층적 변조를 사용하는 64-QAM인 경우 다중화부(110)와 비트 인터리빙부(112) 및 심볼 인터리버(114)의 신호 흐름을 나타낸 것이다.

입력 스트림 x₀, x₁, x₂, ...에 대하여, 변조 방식 및 계층적 변조 여부에 따른 다중화부(110)의 동작은 다음과 같다.

즉, QPSK의 경우, 2개씩의 비트들이 하나의 변조 심볼을 구성하므로, x₀은 b_0,0에 매핑되고, x₁은 b_1,0에 매핑된다.

16-QAM 비-계층적(non-hierarchical transmission) 전송의 경우, 4개씩의 비트들이 하나의 변조 심볼을 구성하므로, x₀은 b_0,0에 매핑되고, x₁은 b_2,0에 매핑되고, x₂는 b_1,0에 매핑되고, x₃은 b_3,0에 매핑된다.

16-QAM 계층적 전송의 경우, x'₀은 b_0,0에 매핑되고, x'₁은 b_1,0에 매핑되고, x"₀은 b_2,0에 매핑되고, x"₁은 b_3,0에 매핑된다.

64-QAM 비-계층적 전송의 경우, 6개씩의 비트들이 하나의 변조 심볼을 구성하므로, x₀은 b_0,0에 매핑되고, x₁은 b_2,0에 매핑되고, x₂는 b_4,0에 매핑되고, x₃은 b_1,0에 매핑되고, x₄는 b_3,0에 매핑되고, x₅는 b_5,0에 매핑된다.

64-QAM 계층적 전송의 경우, x'₀은 b_0,0에 매핑되고, x'₁은 b_1,0에 매핑되고, x"₀은 b_2,0에 매핑되고, x"₁은 b_4,0에 매핑되고, x"₂는 b_3,0에 매핑되고, x"₃은 b_5,0에 매핑된다.

상기 비트 인터리빙부(112)를 구성하는 각 비트 인터리버(140,142,144,146,148,150)의 메모리 크기는 126 비트이며, 사용된 변조방식에 따라 2(QPSK의 경우), 4(16-QAM의 경우), 6(64-QAM의 경우)개의 비트 인터리버를 묶어 하나의 비트 인터리빙부(112)를 형성한다. 즉, QPSK 비-계층적 전송의 경우, 2개의 비트 인터리버(140a, 142b)가 구비된다. 16-QAM 비-계층적 전송의 경우, 4개의 비트 인터리버(140b, 142b, 144b, 146b)가 구비된다. 64-QAM 비-계층적 전송의 경우, 6개의 비트 인터리버(140c, 142c, 144c, 146c, 148c, 150c)가 구비된다. 16-QAM 계층적 전송의 경우, 4개의 비트 인터리버(140d, 142d, 144d, 146d)가 구비된다. 64-QAM 계층적 전송의 경우, 6개의 비트 인터리버(140e, 142e, 144e, 146e, 148e, 150e)가 구비된다. 특히 계층적 전송의 경우, 도 7과 도 8에 나타낸 바와 같이 다중화부(110)는 각각 서로 다른 입력 비트 스트림을 다중화하는 2개의 다중화기(152d/e, 154d/e)로 구성된다. 여기서 각 참조번호에 부여된 a/b/c/d/e는 변조 방식과 계층적 변조 여부를 구분하기 위한 것으로서 하기에서는 그 표기를 생략할 것이다.

상기 비트 인터리버(140,142,144,146,148,150)에 대해 입력 비트 벡터 B(e)를 다음 <수학식 1>과 같이 정의한다.

여기서, e는

을 만족하는 정수이며 v는 성상도 크기(constellation size) 혹은 변조차수라고 칭하는 값이다. 상기 v는, QPSK인 경우는 2, 16-QAM인 경우는 4, 64-QAM인 경우는 6이다. 각 비트 인터리버의 출력 비트 벡터인

의 각 비트와 입력 비트와의 관계는 아래 <수학식 2>와 같이 나타낸다.

여기서,

는 비트 인터리빙을 위한 치환 함수(permutation function)이며, 각 비트 인터리버에 따라 다르다. 각 비트 인터리버에 대한 치환함수는 다음 <수학식 3>과 같이 정의된다.

v-비트 크기의 비트 인터리빙부(112)는 변조방식에 따라, QPSK인 경우는 2개의 비트 인터리버(140,142)의 출력들을 1 심볼로 하여 상기 심볼 인터리버(114)로 입력하고, 16-QAM인 경우는 4개의 비트 인터리버들(140,142,144,146)의 출력들을 1 심볼로 하여 상기 심볼 인터리버(114)로 입력하고, 64-QAM인 경우는 6개의 비트 인터리버들(140,142,144,146,148,150)의 출력들을 1 심볼로 하여 상기 심볼 인터리버(114)로 입력한다. 상기 심볼 인터리버(114)로 입력된 비트들은 심볼 단위로 인터리빙되며, 이하 인터리빙되기 이전의 심볼들을 y'₀, y'₁, y'₂, ...이라 칭하고, 인터리빙된 이후의 심볼들을 y₀, y₁, y₂, ...이라 한다.

즉, 상기 심볼 인터리버(114)는 상기 비트 인터리빙부(112)의 출력인 각 v개의 비트들(즉 1 심볼)을 OFDM의 활성 반송파(active carriers)로 매핑시키기 위해 인터리빙한다. 2K 모드의 OFDM인 경우 활성 반송파는 1,512개이고 4K 모드는 3,024개이며, 8K 모드는 6,048개이다. 심볼 인터리버(114)의 입력을

라 하면, 심볼 인터리빙된 출력

는 다음 <수학식 4>와 같이 표현된다.

여기서, H(q)는 q번째 입력 심볼에 대한 심볼 인터리빙된 출력 순서를 나타내고, N_max는 활성 반송파(active carrier) 개수를 의미한다. 심볼 인터리빙을 위한 치환 함수 H는 (N_r-1) bit binary word

로 정의된다. 여기서 "(N_r-1) bit binary word"라 함은, (N_r-1) 비트로 구성된 이진 워드(binary word)를 의미한다. 또한

를 나타내며,

는 2K 모드의 경우 2,048, 4K 모드의 경우 4,096, 8K 모드의 경우 8,192이다. 즉

는 각 FFT 모드의 FFT 크기를 의미한다. 그리고,

는 시간 인덱스(time index)를 의미한다. 이때,

는 다음 <수학식 5>와 같은 규칙에 의해 정해지는 벡터이다.

상기 <수학식 5>에 의해 결정된

을 입력으로 하여 비트 치환을 수행한 결과로 H(q)를 계산하게 된다. 비트 치환을 위한 규칙은 <표 1> 내지 <표 3>에 나타내었다.

2K 모드의 비트 치환

R'_ibit positions	9	8	7	6	5	4	3	2	1	0
R_ibit positions	0	7	5	1	8	2	6	9	3	4

4K 모드의 비트 치환

R'_ibit positions	10	9	8	7	6	5	4	3	2	1	0
R_i bit positions	7	10	5	8	1	2	4	9	0	3	6

8K 모드의 비트 치환

R'_i bit positions	11	10	9	8	7	6	5	4	3	2	1	0
R_i bit positions	5	11	3	0	10	8	6	9	2	4	1	7

상기 <표 1> 내지 <표 3>은

의 비트 위치가

의 비트 위치로 치환되는 방식을 표현하고 있다. 위 표들에서 얻어진

로 이루어진 벡터 R을 이용하여 치환 함수 H(q)를 아래 <수학식 6>과 같이 구한다.

상기 비트 인터리빙부(112)와 마찬가지로, 변조방식에 따라서 심볼 인터리버(114)로 입력되는 각 심볼의 크기, 즉 1심볼의 비트 개수가 정해지며, 상기 심볼 인터리버(114)의 출력 심볼들은 심볼 매핑부(116)에서 C/S(Continuous/Scatter) 파일럿 및 TPS와 함께 해당하는 반송파들로 매핑된다. 상기 심볼 매핑부(116)의 출력은, FFT 모드에 따라 IFFT부(118)에서 IFFT(2K,4K,8K) 변환 및 보호구간(Guard Interval) 삽입을 거치게 된다. 상기 IFFT부(118)의 출력은 송신 RF(Radio Frequency)부(120)에서 RF 신호로 변환된 후 최종적으로 안테나(122)를 통해서 방사된다.

위와 같이 구성되는 송신 시스템에 대응하는 수신 시스템을 구성함에 있어서, 심볼 디매핑, 심볼 디인터리빙, 비트 디인터리빙을 순서대로 수행하는 대신에, 본 발명의 바람직한 실시예에서는 심볼 디매핑을 수행하기 전에 심볼 디인터리빙을 먼저 수행한다.

이 경우 8K 모드의 FFT 크기를 지원하는 시스템에서 FFT부의 각 부반송파에 대한 I/Q 출력 값들의 비트 수가 각각 8 비트라면, 심볼 디인터리빙에 필요한 총 메모리 크기는 6048*24*2 = 290,304 비트가 된다. 여기서, 6,048개는 8K 모드시에 사용되는 데이터 부반송파들의 개수를 나타내며, 24는 FFT부로부터의 I값 및 Q값의 출력 비트 수(8*2비트)와 심볼 디매핑에 필요한 참조값(Ref)의 비트 수(8비트)의 합을 나타내며, 2는 디인터리빙된 출력을 내보내면서 다음 입력을 동시에 받아들이기 위해 필요한 동일한 크기의 메모리 개수를 나타낸다. 종래 기술과 비교해보면, 심볼 디인터리빙을 위해 필요한 메모리 크기가 217,728 비트만큼 줄어들었음을 알 수 있다. 이러한 메모리 감소효과는 심볼 디매핑된 연성값의 비트 수가 커질수록 증가하게 된다.

이하 본 발명의 상세한 구성을 도 9를 참조하여 설명한다. 여기에서는 본 발 명의 바람직한 실시예에 따라 심볼 디인터리빙, 심볼 디매핑 및 비트 디인터리빙의 순서대로 수신 데이터를 처리하는 시스템의 전체 구조를 나타내었다.

도 9를 참조하면, 안테나(226)는 DVB-T/H 송신 시스템의 안테나(122)로부터 방사되는 DVB-T/H 대역의 RF 신호를 수신하며, 수신 RF부(200)는 안테나(226)로부터 수신된 상기 RF 신호를 기저대역 신호로 변환한다. FFT부(202)는 IFFT부(118)와 대응되어, 상기 수신 RF부(200)로부터의 상기 기저대역 신호에서 보호구간을 제거하고 보호구간이 제거된 신호를 FFT 변환하며, TPS 복호부(204)는 상기 FFT부(202)의 출력 중 TPS 비트들을 복호하여 제어 파라미터를 검출한다. 상기 제어 파라미터는 FFT 크기 및 변조 방식, 인터리빙 방식 등, DVB-T/H 신호의 해석에 필요한 각종 정보를 포함하여 제어 프로세서(206)로 전달된다. 심볼 디인터리버(208)는 상기 FFT부(202)의 출력을, 심볼 인터리버(114)에 대응되는 디인터리빙 방식으로 심볼 디인터리빙하고, 심볼 디매핑부(210)는 상기 심볼 디인터리버(208)의 출력을, 심볼 매핑부(116)에 대응되는 방식으로 심볼 디매핑한다.

비트 디인터리버(212)는 상기 심볼 디매핑부(210)의 출력을, 비트 인터리빙부(112)에 대응되는 디인터리빙 방식에 따라 비트 단위로 디인터리빙하고, 역다중화부(DEMUX)(214)는 상기 비트 디인터리버(212)의 출력을 역다중화하여, HP 스트림 및 LP 스트림으로 구분하여 출력한다. HP 스트림 복호부(216)는 HP 스트림 생성부(106)에 대응되도록 상기 HP 스트림을 복호하여 부호화된 IP 스트림을 출력하며, MPE-FEC 복호부(218)는 상기 부호화된 IP 스트림을 복호하여 획득한 IP 패킷들을 수신 프로세서(224)로 출력한다. 또한 LP 스트림 복호부(220)는 LP 스트림 생성부(108)에 대응되도록 상기 LP 스트림을 복호하여 MPEG2-TS 패킷들을 출력하고, MPEG2-TS 디패킷화부(Depacketizer)(222)는 상기 MPEG2-TS 패킷들을 복호하여 획득한 PES를 수신 프로세서(224)로 출력한다.

여기서, 본 발명의 주요 구성부분에 해당하는 심볼 디인터리버(208)와 심볼 디매핑부(210) 및 비트 디인터리버(212)의 구성 및 동작을 좀 더 상세히 설명한다.

먼저, 상기 심볼 디인터리버(208)의 구성 및 동작을 도 10을 이용하여 설명하도록 한다.

도 10을 참조하면, 심볼 디인터리버(208)는 크게, FFT부(202)로부터 출력되는 데이터를 저장하는 심볼 디인터리빙 버퍼(402)와, 심볼 디인터리빙 버퍼(402)에 저장되거나 읽혀지는 데이터의 위치를 지정하는 주소 발생기(400)로 구성된다. 상기 심볼 디인터리버(208)는 FFT부(202)로부터 각 부반송파의 출력인 I/Q 값들을 입력으로 받아서, 주소 발생기(400)에서 발생되는 쓰기 주소(Write Address)에 해당하는 심볼 디인터리빙 버퍼(402)의 주소영역에 저장한다. 상기 I/Q 값들은 앞서 언급한 바와 같이 예를 들어 각 8비트로 이루어진다. 이때 주소 발생기(400)에서 발생되는 쓰기 주소는 제어 프로세서(206)의 제어를 통하여 생성되며, 제어 프로세서(206)는 TPS 복호부(204)로부터 얻어진 FFT 크기 및 변조 방식, 깊이 인터리빙(Indepth interleaving) 방식의 적용유무 등에 따라서 적절한 주소들을 발생시키도록 주소 발생기(400)를 제어한다.

깊이 인터리빙은 DVB-H의 2K/4K 모드에 추가된 인터리빙 방식으로서 8K 모드와 같은 정도의 시간 도메인 상에서의 인터리빙 효과를 얻기 위한 방법이다. 자연적인 인터리빙(Native Interleaving)에서는 2K/4K/8K 모드인 경우 각각 1 OFDM 심볼에 걸쳐서 인터리빙이 일어나게 되지만, 깊이 인터리빙을 사용할 경우에는 2K 모드인 경우 4개의 OFDM 심볼, 4K 모드인 경우는 2개의 OFDM 심볼에 걸쳐서 인터리빙이 일어나게 된다. 즉, 2K/4K 모드에 대해서 깊이 인터리빙을 사용할 경우 인터리빙 깊이(Interleaving depth)가 8K 모드인 경우의 48*126 비트와 같은 길이에 걸쳐서 인터리빙이 일어나게 된다. 깊이 인터리빙을 비롯한 여러 인터리빙 방식들에 따라 주소들을 발생시키는 구체적인 방법은 본 발명의 주요한 요지에서 벗어나는 것이므로 상세한 설명을 생략한다.

심볼 디인터리빙 버퍼(402)에 기록된 데이터(즉 I/Q 값들)는 다시, 주소 발생기(400)에서 발생되는 읽기 주소(Read Address)에 의해, 디인터리빙된 순서로 읽혀지게 된다. 이때 상기 읽기 주소의 발생도 마찬가지로 제어 프로세서(206)의 제어를 통하여 이루어지게 된다.
상세히 도시하지 않을 것이나 심볼 디인터리버(208)는 FFT부(202)로부터 전달되는 I 값 및 Q 값에 따라, 상기 I/Q 값들을 심볼 디매핑하는데 사용되기 위한 참조값(Ref)을 계산하고, 상기 I/Q 값들과 참조값을 하나의 심볼로 하여, 심볼 단위의 디인터리빙을 수행한다. 즉 상기 참조값은 해당하는 I 값 및 Q 값과 함께 쓰기 주소에 따른 하나의 주소 영역에 저장되며, 읽기 주소에 의해 한꺼번에 읽혀진다.
따라서 상기 심볼 디인터리빙 버퍼(402)는, 디인터리빙된 I/Q 값들과 함께 심볼 디매핑부(210)에서 심볼 디매핑을 수행할 때 필요한 해당 I/Q 값들의 QAM 참조레벨을 나타내는 참조값(Ref)을 함께 심볼 디매핑부(210)로 출력한다. 상기 참조값이란, QAM 방식의 성상도에서 신호점들 간의 거리를 결정하는 요소이다. 일 예로서, I축과 Q축으로 이루어진 상기 성상도에서 원점에 가장 가까운 신호점으로부터 I축 혹은 Q축까지의 최소 거리가 상기 참조점이 된다. 상기 참조점은 FFT부(202)로부터 전달된 I 값 및 Q 값에 의해 계산되는 것으로서, 그 계산 방식은 사용되는 성상도의 패턴 등에 따라 정해질 수 있다.

상기 심볼 디매핑부(210)의 구성 및 동작을 도 11을 이용하여 설명하도록 한다.

도 11을 참조하면, 상기 심볼 디매핑부(210)는 크게, 심볼 디인터리버(208)로부터 출력되는 I/Q 값들을 제어 프로세서(206)의 제어에 의해, 각 변조방식에 따라서 적절하게 정규화(Normalization)하는 정규화기(Normalizer)(404)와, 상기 정규화기(404)의 출력 및 심볼 디인터리버(208)로부터 제공되는 QAM 참조값을 이용하여 실제로 심볼 디매핑을 수행하는 심볼 디매핑기(406)로 구성된다.

심볼 디매핑기(406)의 동작은 본 발명의 주요한 요지와 관련이 없으므로 본 명세서에서는 자세히 기술하지 않을 것이나, 일 예로서 QAM 디매핑을 수행하기 위해 사용되는 로그 최우도비(Log Likelihood Ratio: LLR)의 계산을 이용하는 등의 어떠한 방식도 사용 가능하다. I/Q 값들에 대한 상기 심볼 디매핑부(210)의 출력인 각 심볼은, 변조 방식에 따라 QPSK인 경우는 2 개의 연성 값들, 16-QAM인 경우는 4 개의 연성 값들, 64-QAM인 경우는 6 개의 연성 값들로 구성되어, 비트 디인터리버(212)로 입력된다. 상기 연성 값들은 앞서 언급한 바와 같이 예를 들어 각 7비트로 구성된다.

상기 비트 디인터리버(212)의 구성 및 동작을 도 12를 이용하여 설명하도록 한다.

도 12를 참조하면, 상기 비트 디인터리버(212)는 크게, 상기 심볼 디매핑부(210)로부터 출력되는 데이터(즉 연성 값들)를 저장하는 비트 디인터리빙 버퍼(410)와, 상기 비트 디인터리빙 버퍼(410)에 저장되거나 읽혀질 데이터의 위치를 지정하는 주소 발생기(408)로 구성된다. 주소 발생기(408)에서 발생하는 쓰기 주소 및 읽기 주소는 심볼 디매핑부(210)로부터 출력되는 각 연성 값에 관련된 주소 영역의 위치를 지정한다.

상기 비트 디인터리빙 버퍼(410)는, 심볼 디매핑부(210)로부터 출력되는 데이터를 입력으로 받아서, 주소 발생기(408)에서 발생되는 쓰기 주소에 해당하는 비트 디인터리빙 버퍼(410)의 해당되는 주소영역에 저장한다. 이때 주소 발생기(408) 에서 발생되는 쓰기 주소는 제어 프로세서(206)의 제어를 통하여 생성되며, 제어 프로세서(206)는 TPS 복호부(204)로부터 얻어진 변조 방식, 계층변조의 적용유무 등에 따라서 적절한 주소들을 발생하도록 주소 발생기(408)를 제어한다. 여기서 주소들을 발생시키는 구체적인 방법은 본 발명의 주요한 요지에서 벗어나는 것이므로 상세한 설명을 생략한다.

비트 디인터리빙 버퍼(410)에 기록된 데이터는 다시, 주소 발생기(408)에서 발생되는 읽기 주소에 의해, 디인터리빙된 순서로 읽혀지게 된다. 이때 상기 읽기 주소의 발생도 마찬가지로 제어 프로세서(206)의 제어를 통하여 이루어지게 된다. 상기 비트 디인터리버(212)의 출력은, 역다중화부(214)로 입력되어 변조 방식 및 계층변조의 유무에 따라 적절하게 역다중화된다.

이하 본 발명의 바람직한 실시예에 따른 DVB-T/H 시스템의 수신 동작을 도 13을 이용하여 설명한다.

도 13을 참조하면, 300단계에서 단말은 RF 수신단을 통하여 DVB-T/H 신호를 수신하고 수신된 DVB-T/H 신호를 기저대역 신호로 변환한 후, 302단계로 진행하여 상기 기저대역 신호로부터 보호구간을 제거하고 상기 보호구간이 제거된 신호를 FFT 변환한다. 동시에 304단계에서 단말은, 상기 FFT 변환된 데이터 중 TPS 데이터를 복호하여 제어 파라미터를 획득한다. 상기 제어 파라미터는 이후 단계들(306 내지 312)에 사용되는 한편, 추후 수신되는 신호를 위해 302단계에서도 사용된다. 306단계에서 단말은, 상기 FFT 변환된 데이터를 심볼 디매핑하기 이전에 먼저 심볼 단위로 디인터리빙하고, 308단계로 진행하여 상기 심볼 디인터리빙된 데이터를 심볼 디매핑한다. 상기 306단계에서의 심볼 디인터리빙은 상기 FFT 변환된 I/Q 값들과 해당하는 참조값을 포함하는 각각의 심볼을 대상으로 하여 수행된다. 다음으로 310단계에서 단말은 상기 심볼 디매핑된 데이터를 비트 디인터리빙한 후 312단계에서 상기 비트 디인터리빙된 데이터를 역다중화한다.

한편, 314 단계에서 단말은 상기 DVB-T/H 신호에 계층변조가 적용되었는지를 판단한다. 이는 예를 들어 앞서 언급한 제어 파라미터로부터 알 수 있다. 만일 비계층변조 신호일 경우, 단말은 316단계로 진행하여 상기 비트 인터리빙 데이터를 역다중화하여 얻어낸 HP 스트림를 복호하여 IP 스트림을 검출하고 318단계에서 상기 IP 스트림에 대해 MPE-FEC 복호를 수행하여 IP 패킷들을 획득한다. 반면 상기 314단계에서 계층변조 신호라고 판단될 경우, 단말은 다시 320단계에서 상기 역다중화된 데이터 중 HP 스트림을 식별한다.
HP 스트림에 대해서는, 비계층변조인 경우와 동일하게 상기 316단계로 진행하여 처리한다. 반면 LP 스트림에 대해서는, 단말은 322단계로 진행하여서 상기 LP 스트림을 복호하여 MPEG2-TS 패킷들을 검출하고 324단계에서 상기 MPEG2-TS 패킷들에 대해 MPEG2-TS 역패킷화를 수행하여 PES를 획득한다. 상기 318단계에서 얻은 IP 패킷들 및 상기 324단계에서 얻은 PES는 326단계에서 수신 프로세서로 전달된다. 수신 프로세서는, 상기 IP 패킷 및/또는 상기 PES를 처리하여, 해당 방송 데이터를 저장하거나 혹은 사용자가 인지 가능하도록 출력한다.

상기 316단계에서 HP 스트림의 복호를 수행하기 위한 HP 스트림 복호부(216)의 구조는 도 14에 나타내었으며, 상기 322단계인 LP 스트림 복호부(220)의 구조는 도 15에 나타나 있다.

먼저 도 14를 참조하면, HP 스트림이 HP 스트림 복호부(216)로 입력되고 내부 복호기(412)에서는 상기 HP 스트림을 내부 복호화한 후 외부 디인터리버(414)로 입력한다. 외부 디인터리버(414)는 상기 내부 복호기(412)의 출력을 길쌈-바이트 디인터리빙한다. 외부 디인터리버(414)의 출력은 외부복호기(416)에 의해서 RS 복 호된 후, 에너지 분산을 위한 디스크램블링부(418)에 의해, 미리 알려진 PRBS(Pseudo Random Binary) 신호와 XOR 연산을 거쳐 에너지 분산 디스크램블링된다. 도 14의 각 장치는 앞서 도시한 도 2의 HP 스트림 생성부(106)의 각 장치에 대응하는 복호 방식 및 디인터리빙 방식을 사용한다.

다음으로 도 15를 참조하면, LP 스트림이 LP 스트림 복호부(220)로 입력되고 내부 복호기(420)에서는 상기 LP 스트림을 내부 복호화한 후 외부 디인터리버(422)로 입력한다. 외부 디인터리버(422)는 상기 내부 복호기(420)의 출력을 길쌈-바이트 디인터리빙한다. 외부 디인터리버(422)의 출력은 외부 복호기(424)에서 RS 복호된 후, 에너지 분산을 위한 디스크램블링부(426)에 의해, PRBS 신호와 XOR 연산을 거쳐 에너지 분산 디스크램블링 된다. 도 15의 각 장치는 앞서 도시한 도 3의 LP 스트림 생성부(108)의 각 장치에 대응하는 복호 방식 및 디인터리빙 방식을 사용한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.

16/64-QAM과 같은 고차 변조방식의 경우에 심볼 디매핑된 연성 값의 비트 수가 커질수록 심볼 디인터리빙에 필요한 메모리 크기가 증가하게 되는데, 본 발명에서 제시한 시스템에서는 심볼 디매핑되기 이전의 I/Q 값들에 대해 심볼 디인터리빙을 수행함으로써 심볼 디인터리빙에 필요한 메모리 크기를 현저하게 줄이는 효과를 가져와 하드웨어 복잡도 감소 및 전력소모 감소를 얻을 수 있다.

Claims

무선통신 시스템에서 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성된 데이터를 수신하는 장치에 있어서,

비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성되고 무선 채널을 거쳐 수신된 동위상(I)/직교위상(Q) 데이터를 입력으로 하여 상기 I/Q 데이터를 고속 퓨리에 변환(FFT)하는 FFT부와,

상기 고속 퓨리에 변환된 I/Q 데이터와 상기 I/Q 데이터의 심볼 디매핑에 사용되기 위한 참조값들을, 상기 심볼 인터리빙에 대응하여 심볼 디인터리빙하여 심볼 디인터리빙된 I/Q 데이터 및 참조값들을 출력하는 심볼 디인터리버와,

상기 참조값들에 따라 상기 심볼 디인터리빙된 I/Q 데이터를, 상기 심볼 매핑에 대응하여 심볼 디매핑하는 심볼 디매핑부와,

상기 심볼 디매핑된 데이터를 상기 비트 인터리빙에 대응하여 비트 디인터리빙하는 비트 디인터리버를 포함함을 특징으로 하는 수신 장치.
제 1 항에 있어서, 상기 심볼 디인터리버는,

상기 FFT부의 FFT 크기와 상기 수신된 I/Q 데이터에 적용된 변조 방식 및 인터리빙 방식에 따른 쓰기 주소들 및 읽기 주소들을 발생하는 주소 발생기와,

상기 고속 퓨리에 변환된 I/Q 데이터과 상기 참조값들을 상기 쓰기 주소들에 해당하는 주소영역에 저장하고, 상기 저장된 I/Q 데이터과 상기 참조값들을 상기 읽기 주소들에 따라 출력하는 심볼 디인터리빙 버퍼를 포함함을 특징으로 하는 수신 장치.
제 1 항에 있어서, 상기 심볼 디매핑부는,

상기 심볼 디인터리빙된 I/Q 데이터를 상기 수신된 I/Q 데이터에 적용된 변조 방식에 따라 정규화하는 정규화기와,

상기 정규화된 I/Q 데이터를 상기 참조값에 따라 심볼 디매핑하여, 상기 변조 방식에 따라 심볼 디매핑된 연성 값들을 출력하는 디매핑기를 포함함을 특징으로 하는 수신 장치.
제 1 항에 있어서, 상기 비트 디인터리버는,

상기 수신된 I/Q 데이터에 적용된 변조 방식 및 계층적 변조 유무에 따른 쓰기 주소들 및 읽기 주소들을 발생하는 주소 발생기와,

상기 심볼 디매핑된 데이터를 상기 쓰기 주소들에 해당하는 주소영역에 저장하고, 상기 저장된 I/Q 데이터를 상기 읽기 주소들에 따라 출력하는 비트 디인터리빙 버퍼를 포함함을 특징으로 하는 수신 장치.
제 2 항에 있어서, 전송 파라미터 시그널링(TPS) 복호부에 의해 검출된 제어 파라미터들에 따라 상기 주소 발생기가 상기 쓰기 주소들 및 상기 읽기 주소들을 발생하도록 제어하는 제어 프로세서를 더 포함하고, 상기 제어 파라미터들은 상기 FFT 크기와 상기 변조 방식과 상기 인터리빙 방식을 포함함을 특징으로 하는 수신 장치.
제 5 항에 있어서, 상기 제어 파라미터들은, 상기 FFT 크기와 상기 변조 방식과 상기 인터리빙 방식을 포함하는 지상파/휴대 디지털 비디오 방송(DVB-T/H) 신호를 나타냄을 특징으로 하는 수신 장치.
제 5 항에 있어서, 상기 TPS 복호부는, 상기 FFT부로부터 출력되는 TPS 비트들을 복호하여 상기 제어 파라미터들을 검출함을 특징으로 하는 수신 장치.
무선통신 시스템에서 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성된 데이터를 수신하는 방법에 있어서,

비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성되고 무선 채널을 거쳐 수신된 동위상(I)/직교위상(Q) 데이터를 입력으로 하여 상기 I/Q 데이터를 고속 퓨리에 변환(FFT)하는 과정과,

상기 고속 퓨리에 변환된 I/Q 데이터와 상기 I/Q 데이터의 심볼 디매핑에 사용되기 위한 참조값들을, 상기 심볼 인터리빙에 대응하여 심볼 디인터리빙하여 심볼 디인터리빙된 I/Q 데이터 및 참조값들을 출력하는 과정과,

상기 참조값들에 따라 상기 심볼 디인터리빙된 I/Q 데이터를, 상기 심볼 매핑에 대응하여 심볼 디매핑하는 과정과,

상기 심볼 디매핑된 데이터를 상기 비트 인터리빙에 대응하여 비트 디인터리빙하는 과정을 포함함을 특징으로 하는 수신 방법.
제 8 항에 있어서, 상기 심볼 디인터리빙하는 과정은,

FFT 크기와 상기 수신된 I/Q 데이터에 적용된 변조 방식 및 인터리빙 방식에 따른 쓰기 주소들 및 읽기 주소들을 발생하는 과정과,

상기 고속 퓨리에 변환된 I/Q 데이터와 상기 참조값들을 상기 쓰기 주소들에 해당하는 주소영역에 저장하는 과정과,

상기 저장된 I/Q 데이터와 상기 참조값들을 상기 읽기 주소들에 따라 출력하는 과정을 포함함을 특징으로 하는 수신 방법.
제 8 항에 있어서, 상기 심볼 디매핑하는 과정은,

상기 심볼 디인터리빙된 I/Q 데이터를 상기 수신된 I/Q 데이터에 적용된 변조 방식에 따라 정규화하는 과정과,

상기 정규화된 I/Q 데이터를 상기 참조값들에 따라 심볼 디매핑하여, 상기 변조 방식에 따라 심볼 디매핑된 연성값들을 출력하는 과정을 포함함을 특징으로 하는 수신 방법.
제 8 항에 있어서, 상기 비트 디인터리빙하는 과정은,

상기 수신된 I/Q 데이터에 적용된 변조 방식 및 계층적 변조 유무에 따른 쓰기 주소들 및 읽기 주소들을 발생하는 과정과,

상기 심볼 디매핑된 데이터를 상기 쓰기 주소들에 해당하는 주소영역에 저장하는 과정과,

상기 저장된 I/Q 데이터를 상기 읽기 주소들에 따라 출력하는 과정을 포함함을 특징으로 하는 수신 방법.
제 9 항에 있어서, 전송 파라미터 시그널링(TPS) 복호부에 의해 검출된 제어 파라미터들에 따라 쓰기 주소들 및 읽기 주소들을 발생하도록 제어하는 과정을 더 포함하고, 상기 제어 파라미터들은 상기 FFT 크기와 상기 변조 방식과 상기 인터리빙 방식을 포함함을 특징으로 하는 수신 방법.
제 12 항에 있어서, 상기 제어 파라미터들은, 상기 FFT 크기와 상기 변조 방식과 상기 인터리빙 방식을 포함하는 지상파/휴대 디지털 비디오 방송(DVB-T/H) 신호를 나타냄을 특징으로 하는 수신 방법.
제 12 항에 있어서, 상기 제어 파라미터들은, 상기 TPS 복호부가 TPS 비트들을 복호하여 검출됨을 특징으로 하는 수신 방법.