KR100930407B1 - 입력회로를 가지는 반도체 집적회로 - Google Patents

입력회로를 가지는 반도체 집적회로 Download PDF

Info

Publication number
KR100930407B1
KR100930407B1 KR1020080005897A KR20080005897A KR100930407B1 KR 100930407 B1 KR100930407 B1 KR 100930407B1 KR 1020080005897 A KR1020080005897 A KR 1020080005897A KR 20080005897 A KR20080005897 A KR 20080005897A KR 100930407 B1 KR100930407 B1 KR 100930407B1
Authority
KR
South Korea
Prior art keywords
input
signal
buffer
unit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080005897A
Other languages
English (en)
Other versions
KR20090079724A (ko
Inventor
김미혜
이재진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080005897A priority Critical patent/KR100930407B1/ko
Priority to US12/138,024 priority patent/US7679409B2/en
Publication of KR20090079724A publication Critical patent/KR20090079724A/ko
Application granted granted Critical
Publication of KR100930407B1 publication Critical patent/KR100930407B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 입력버퍼의 동작을 안정화시키는 반도체 집적회로를 개시한다. 본 발명의 반도체 집적회로는, 입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 입력버퍼; 상기 입력버퍼의 입력신호와 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 차동증폭동작을 수행하는 제2전류싱크부;를 구비한다.

Description

입력회로를 가지는 반도체 집적회로{Semiconductor Integrated Circuit having input circuit}
본 발명은 반도체 집적회로에 관한 것으로, 보다 상세하게는 회로 동작을 안정화시키기 위한 입력회로에 관한 것이다.
반도체 장치는 크게 신호를 입력받아 전달하는 신호 전달부와, 신호 전달부에 의해 전달된 신호를 고유의 정해진 동작에 따라 처리하는 신호 처리부로 구성되어 있다. 신호 처리부는 통상 반도체 장치의 코어회로(core circuit)라고도 하며, 코어회로에는 반도체 장치에 관한 설계 및 공정 기술이 허용하는 한 많은 소자를 집적시키고 있다. 신호 전달부는 외부로부터 전달된 신호를 반도체 장치의 내부에 있는 신호 처리부로 전달하기 위한 입력회로와, 신호 처리부로부터 전달되는 데이터를 외부로 출력하기 위한 출력회로 등이 배치된다.
반도체 장치 중에서 특히, 반도체 메모리장치의 경우 입력회로는 주로 어드레스(address) 신호나 데이터를 입력받아 내부의 메모리 코어영역(core region)으로 전달하고, 출력버퍼는 입력된 어드레스에 대응하는 데이터 신호를 외부로 출력하는 역할을 하게 된다.
따라서 외부에서 전달되는 데이터 신호 또는 어드레스 신호를 전달받아 내부로 전달하는 입력회로는 정확한 버퍼링(buffering) 동작을 하여야 하며, 이를 통해 반도체 장치는 신뢰성있는 동작을 수행하게 된다.
이와 관련하여, 도 1은 종래기술에 의한 반도체 장치의 입력회로도로서, 일반적인 반도체 메모리장치에 있어서 차동증폭기(differential amplifier) 구조로 구현된 입력회로를 도시하고 있다. 도 1의 구성은 일반적인 반도체 메모리장치인 디램(DRAM)의 예를 들어 설명하기로 한다.
도 1의 구성은, 입력신호 in과 inb를 입력받는 입력버퍼 100과, 상기 입력버퍼 100의 출력신호를 지연하는 지연회로 200과, 클럭신호 clk과 clkb를 입력받는 클럭버퍼 300과, 상기 지연회로 200의 출력과 클럭버퍼 300의 출력신호를 입력받는 스트로브&래치(strobe&latch)회로 400으로 구성된다.
도 1의 구성에서 입력버퍼 100은, 일반적으로, 입력신호 in과 inb를 차동으로 증폭하는 구조를 가지며, 반도체 메모리장치의 어드레스나 제어신호 등 외부신호를 입력하는 회로이다. 지연회로 200은 어드레스나 제어신호 등과 같은 입력신호를 클럭에 동기시키기 위한 타이밍(timing), 즉, 셋업타임(setup time)이나 홀드타임(hold time)을 맞추기 위한 지연회로이다. 클럭버퍼 300은 외부로부터 입력되는 시스템클럭신호 clk, clkb를 입력하는 회로이다. 스트로브&래치(strobe&latch)회로 400은 클럭동기(clock synchroniziation)를 위한 스트로브(strobe)회로이다.
도 1의 구성에 따른 입력회로의 특징을 살펴보면 다음과 같다. 도 1의 입력회로는, 차동신호(differential signal)를 입력으로 받는 차동형 입력버 퍼(differential input buffer)로 구현된다. 여기서 차동입력(differential input)이란 클럭 clk, clkb와 같이 위상(phase)이 반대인 신호이다. 차동입력(differential input)이 입력버퍼 100의 in, inb에 입력되면, 입력버퍼 100은 입력신호 in과 inb를 서로 비교해서 증폭하게 된다. 이러한 차동입력(differential input)의 크로싱포인트(crossing point)를 VIX라고 한다.(in과 inb가 crossing되는 point) 여기서 일반적으로 규정된 VIX의 level은 Vref level 즉, VCC/2의 값이다. 그러나 실제 시스템에서는 노이즈(Noise)등의 영향으로 VIX level이 정확히 Vref level로 들어오지 않는 경우가 발생한다. 이런 경우 즉, Vref level보다 높거나 낮은 VIX level로 들어오는 입력(input)에 대해서도 일정한 반응속도를 갖는 출력 신호가 필요하다. 특히 입력전위가 낮은 경우 출력신호의 지연이 발생하게 되거 셋업타임(setup time)과 홀드타임(hold time)이 크게 변하게 되어 안정적인 동작이 이루어지지 않게 된다.
도 2는 도 1의 입력신호 in, inb의 입력전위의 변화에 따른 입력버퍼 100의 동작속도 변화를 보여주는 그래프이다. 도 2는 입력버퍼 100의 입력신호 in, inb의 입력전위의 변화에 따른 t(delay)의 변화를 보여주고 있다. 여기서 t(delay)란 입력버퍼 100에 입력신호 in, inb가 들어와서 출력신호가 출력되기까지의 시간이다. 한편으로는 입력버퍼 100의 타입(type)에 따라 t(delay)의 패턴이나 정도는 다소 달라질 수는 있을 것이다.
도 3은 도 2의 특성을 보여주는 일반적인 입력버퍼 100의 회로예를 보여주고 있다. 도 3은 일반적인 차동증폭구조를 갖는 회로이다. 도 3의 구성에서, 입력버퍼 100이 인에이블(enable)되었을 때, 인에이블신호 en=‘H’가 되고 이로인해 구동트랜지스터(sink Tr.)(32)가 on되어 입력버퍼 100이 동작하게 된다. 여기서 입력버퍼 100이 동작한다는 것은 in과 inb의 입력레벨(input level)을 비교해 증폭하여 버퍼출력신호 buf_out으로 출력한다는 뜻이다. 입력버퍼 100이 디세이블(disable)상태이면 인에이블신호 en=‘L’가 되고 구동트랜지스터(sink Tr.)(32)이 off되어 입력버퍼 100이 in과 inb를 비교하지 않고 인에이블신호 en에 연결되어 있는 PMOS트랜지스터 34, 36에 의해 버퍼출력신호 buf_out은 high로 고정된다. 이는 입력버퍼 100이 디세이블(disable)상태일때 출력노드(buf_out node)가 플로팅(floating)이 되는 것을 방지하기 위함이다.
다시 도 2로 돌아가면, 도 2에서 A영역은 VIX가 Vref level보다 높은 구간이고, B영역은 VIX가 Vref level보다 낮은 구간이다. A영역에 비해 B영역의 t(delay)가 큰 값을 가진다. 도 2에 보여지는 바와 같이, 입력신호 in, inb의 입력전위가 낮은 경우, 출력 신호의 지연이 발생하게 되어 셋업타임(setup time)과 홀드타임(Hold time)이 크게 변하게 됨에 따라 결과적으로 안정적인 동작이 이루어지지 않는다.
이와 같이, 종래에는 입력버퍼의 입력전압이 낮아지면 도 3의 NMOS트랜지스터 N0, N1의 Vgs(gate-source간 전압차)가 문턱전압 Vth보다 낮아져, NMOS트랜지스터 N0, N1이 off되는 구간이 생겨서 입력버퍼가 정상적으로 동작하지 못하게 된다. 이러한 영향으로부터 반도체 메모리장치 즉, 반도체 집적회로가 오동작하는 문제가 발생할 수 있게 된다.
본 발명은 입력버퍼의 입력신호의 전위레벨 변동의 영향을 최소화하여 동작을 안정화시키는 반도체 집적회로를 제공한다.
또한 본 발명은 입력신호에 전위레벨에 응답하여 입력버퍼내의 문턱전압을 제어하여 동작의 안정성을 확보하는 반도체 집적회로를 제공한다.
본 발명에 따른 반도체 집적회로는, 입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 입력버퍼; 상기 입력버퍼의 입력신호와 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 차동증폭동작을 수행하는 제2전류싱크부;를 구비함을 특징으로 한다.
상기 입력전위검출부는, 기준전압를 발생하는 기준전압발생부; 상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부; 인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비한다. 상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 한다. 상기 인에이블신호는 상기 입력버퍼의 인에이블신호임을 특징으로 한다.
상기 입력버퍼는, 상기 입력신호를 상기 제1전류싱크부를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 한다. 상기 입력버퍼는 상기 인에이블신호의 활성화에 응답하여 구동됨을 특징으로 한다.
상기 제2전류싱크부는 상기 입력버퍼의 제1입력신호를 입력하는 제1보조입력부; 상기 입력버퍼의 제2입력신호를 입력하는 제2보조입력부; 상기 제1보조입력부와 제2보조입력부에 공통으로 연결되고 상기 검출신호의 입력에 응답하여 상기 제1보조입력부와 제2보조입력부의 차동증폭을 구동하는 저입력전위구동부를 구비함을 특징으로 한다. 상기 제1보조입력부는 상기 입력버퍼의 트랜지스터보다 문턱전압이 낮은 제1엔모스트랜지스터를 포함하여 이루어진다. 상기 제2보조입력부는 상기 입력버퍼의 트랜지스터보다 문턱전압이 낮은 제2엔모스트랜지스터를 포함하여 이루어진다. 상기 저입력전위구동부는 상기 검출신호의 활성화입력에 응답하여 구동되는 제3엔모스트랜지스터를 포함하여 이루어진다.
또한 본 발명에 따른 반도체 집적회로는, 입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 버퍼수단과, 상기 버퍼수단의 입력신호와 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 차동증폭동작을 수행하는 제2전류싱크부를 포함하는 입력버퍼;를 구비함을 특징으로 한다.
상기 입력전위검출부는, 기준전압를 발생하는 기준전압발생부; 상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부; 인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비한다. 상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 한다. 상기 인에이블신호는 상기 입력버퍼의 인에이블신호임을 특징으로 한다.
상기 입력버퍼의 버퍼수단은, 상기 입력신호를 상기 제1전류싱크부를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 한다. 상기 버퍼수단은 상기 인에이블신호의 활성화에 응답하여 구동됨을 특징으로 한다.
상기 입력버퍼의 제2전류싱크부는 상기 버퍼수단의 제1입력신호를 입력하는 제1보조입력부; 상기 버퍼수단의 제2입력신호를 입력하는 제2보조입력부; 상기 제1보조입력부와 제2보조입력부에 공통으로 연결되고 상기 검출신호의 입력에 응답하여 상기 제1보조입력부와 제2보조입력부의 차동증폭을 구동하는 저입력전위구동부를 구비함을 특징으로 한다. 상기 제1보조입력부는 상기 버퍼수단의 트랜지스터보다 문턱전압이 낮은 제1엔모스트랜지스터를 포함하여 이루어진다. 상기 제2보조입력부는 상기 버퍼수단의 트랜지스터보다 문턱전압이 낮은 제2엔모스트랜지스터를 포함하여 이루어진다. 상기 저입력전위구동부는 상기 검출신호의 활성화입력에 응답하여 구동되는 제3엔모스트랜지스터를 포함하여 이루어진다.
따라서, 본 발명에 의하면, 입력버퍼에 입력되는 입력신호의 전위레벨이 낮게 되더라도 입력신호의 전위레벨 변동의 영향을 최소화하여 반도체 집적회로의 동작을 안정화시킬 수 있다.
본 발명은 반도체 집적회로에서 어드레스나 또는 여러 제어신호들 그리고 데이터 등의 입력신호들에 대한 입력버퍼에 있어서, 입력신호들의 전위레벨이 높은 경우에는 전류소모를 적게 하고, 상기 입력신호들의 전위레벨이 낮은 경우에도 안정적인 동작이 이루어지도록 하여 전체적인 회로동작을 안정화시키는 기술을 개시한다.
본 발명에 의한 반도체 집적회로는, 입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 입력신호의 전위레벨을 검출에 응답된 검출신호를 출력하는 입력전위검출부; 제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 버퍼수단과, 상기 버퍼수단의 입력신호와 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 차동증폭동작을 수행하는 제2전류싱크부를 포함하는 입력버퍼;를 구비한다.
상기 구성에서 제2전류싱크부는, 상기 입력버퍼 내에 함께 설계할 수도 있고, 상기 입력버퍼와 별도로 따로 설계할 수도 있다.
도 4을 참조하면, 본 발명에 따른 상기 입력전위검출부의 실시예를 보여주는 회로도이다.
도시된 바와 같이, 상기 입력전위검출부는, 기준전압 Vref_det를 발생하는 기준전압발생부(42); 입력신호 IN, INb의 전위레벨에 응답하여 상기 기준전압 Vref_det을 전송하는 입력부(44); 인에이블신호 en의 활성화에 응답하여 상기 입력 부(44)로부터 전송되는 상기 기준전압 Vref_det을 검출신호 out_det로서 출력하는 출력제어부(46)를 구비한다. 상기 입력부(44)는 상기 입력신호 IN, INb의 전위레벨이 미리 예정된 레벨(통상적으로 spec.에 규정된 레벨임)보다 낮을 시에 상기 기준전압 Vref_det을 전송한다. 상기 인에이블신호 en는 상기 입력버퍼의 인에이블신호이다. 상기 기준전압발생부(42)는 통상적인 정전압발생회로를 사용하여 간단히 구현할 수 있다. 상기 입력부(44)는, 입력신호 IN을 받는 PMOS트랜지스터 M1과, 입력신호 INb를 받는 PMOS 트랜지스터 M2로 간단히 구성할 수 있다. 상기 출력제어부(46)은, 입력버퍼 인에이블신호 en을 입력하는 NMOS트랜지스터 M0을 간단히 구성할 수 있다.
도 4의 구성에 따른 동작특성을 살펴보면 다음과 같다.
도 4에서 기준전압발생부(42)의 출력신호인 vref_det의 전압레벨은 기준전압발생(reference voltage generation회로 자체 구성 및 설계에 따라 가변적(variable)인 값이다. 출력제어부(46)를 구성하는 NMOS트랜지스터 M0의 입력신호인 en은 입력버퍼의 sink Tr.의 입력신호, 즉, 인에이블신호 en과 같은 신호이다. en은 버퍼가 인에이블(enable)상태이면 high이고 디세이블(disable)상태이면 low의 값을 가진다. 인에이블신호 en이 high이면 도 4의 회로, 즉, 입력전위검출부가 동작하고 low이면 출력제어부(46)를 구성하는 NMOS트랜지스터 M0가 off되면서 검출신호 out_det는 low level로 고정된다. 입력전위검출부가 동작하면 입력신호 IN, INb를 입력으로 받는 입력부(44)의 PMOS트랜지스터 M1,M2에 의해 IN,INb가 높은 값을 가지면 검출신호 out_det는 low가 되고 IN,INb가 낮은 값을 가지면 검출신호 out_det는 high가 된다.
도 5는 본 발명에 따른 제2전류싱크부를 갖는 입력버퍼의 실시예를 보여주는 회로도이다. 도면에서 부호 100으로 표시된 부분은 통상적인 차동증폭구조의 버퍼회로로 실시하였고, 부호 500으로 표시된 부분이 본 발명에 의한 제2전류싱크부의 실시예를 보여주는 회로도이다. 도 5에서 버퍼수단 100은 전술한 도 3의 구성과 같은 회로로 실시함에 따라 동일한 부호를 부여하였다. 여기서 버퍼수단 100과 제2전류싱크부 500을 모두 한꺼번에 입력버퍼로 통칭할 수도 있고, 또는 입력버퍼를 100으로 칭하고 제2전류싱크부 500을 따로 칭할 수도 있을 것이다.
도 5의 구성에서, 버퍼수단 100은, 입력신호 IN, INb를 차동증폭(differential amplification)하는 구조로 이루어지는 버퍼(buffer)임을 특징으로 한다. 상기 버퍼수단 100은 인에이블신호 en의 활성화(activation)에 응답하여 구동된다.
상기 제2전류싱크부(500)는, 상기 버퍼수단(100)의 제1입력신호 IN을 입력하는 제1보조입력부 N2; 상기 버퍼수단(100)의 제2입력신호 INb를 입력하는 제2보조입력부 N3; 상기 제1보조입력부 N2와 제2보조입력부 N3에 공통으로 연결되고 상기 검출신호 out_det의 입력에 응답하여 상기 제1보조입력부 N2와 제2보조입력부 N3의 차동증폭을 구동하는 저입력전위구동부 N4를 구비한다. 상기 제1보조입력부 N2는 상기 버퍼수단(100)의 트랜지스터보다 문턱전압(threshold voltage) Vth가 낮은(low) 제1엔모스(NMOS)트랜지스터 N2를 포함하여 이루어진다. 상기 제2보조입력부 N3은 상기 버퍼수단의 트랜지스터보다 문턱전압 Vth가 낮은 제2엔모스(NMOS)트 랜지스터 N3를 포함하여 이루어진다. 상기 저입력전위구동부 N4는 상기 검출신호 out_det의 활성화입력에 응답하여 구동되는 제3엔모스트랜지스터 N4를 포함하여 이루어진다.
도 5를 참조하면, 버퍼수단(100)이 인에이블(enable)상태이고 버퍼입력전압이 낮으면, 인에이블신호 en='H', 검출신호 out_det=‘H'가 된다. 그러면 도 5에서 제2전류싱크부(500)가 인에이블되어, 제3엔모스트랜지스터 N4가 on된다. 그래서 제1보조입력부 즉, 제1엔모스트랜지스터 N2와 제2보조입력부 즉, 제2엔모스트랜지스터 N3가 구동되어, 결과적으로 제1입력부 N1과 제2입력부 N0를 도와주는 동작을 수행하게 된다. 그래서 버퍼수단(100)의 입력전압이 낮은 경우라 하더라도 입력버퍼 전체가 안정적으로 동작을 수행하게 한다. 한편, 버퍼수단(100)이 인에이블(enable)상태이고 버퍼입력전압이 높으면 인에이블신호 en='H', 검출신호 out_det='L'가 된다. 그러면 도 5에서 제2전류싱크부(500)가 디세이블되어, 제3엔모스트랜지스터 N4가 off된다. 그래서 제1보조입력부 즉, 제1엔모스트랜지스터 N2와 제2보조입력부 즉, 제2엔모스트랜지스터 N3가 구동되지 않는다. 이 때에는 보통의 문턱전압 Vth를 가지는 제1입력부 N1과 제2입력부 N0만이 구동된다.
이상의 본발명에 의한 실시예로써, 입력 전위가 낮은 경우에는 낮은 문턱전압(low threshold voltage) Vth를 갖는 제2전류싱크부(500)를 on시켜 버퍼수단이 안정적으로 동작하게 하고, 버퍼입력 전위가 높은 경우에는 버퍼수단(100) 자체만 동작시킴에 의해, 입력버퍼의 출력안정화를 가능하게 하여, 예컨대 디램이나 또른 다른 반도체 집적회로의 안정적인 동작이 이루어지도록 할 수 있다.
도 1은 일반적인 입력회로의 구조를 보여주는 블럭도.
도 2는 도 1의 구조에 따른 입력버퍼의 동작특성을 보여주는 그래프.
도 3은 도 1의 구조에 따른 입력버퍼의 회로도.
도 4는 본 발명에 따른 입력전위검출부의 실시예를 보여주는 회로도.
도 5는 본 발명에 따른 제2전류싱크부를 갖는 입력버퍼의 실시예를 보여주는 회로도.

Claims (20)

  1. 반도체 집적회로에 있어서:
    입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부;
    상기 입력신호를 제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 입력버퍼; 및
    상기 입력버퍼의 입력신호와 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 차동증폭동작을 수행하는 제2전류싱크부;를 구비함을 특징으로 하는 반도체 집적회로.
  2. 제 1 항에 있어서, 상기 입력전위검출부는,
    기준전압를 발생하는 기준전압발생부;
    상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부;
    인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비함을 특징으로 하는 반도체 집적회로.
  3. 제 2 항에 있어서,
    상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 하는 반도체 집적회로.
  4. 제 2 항에 있어서,
    상기 인에이블신호는 상기 입력버퍼의 인에이블신호임을 특징으로 하는 반도체 집적회로.
  5. 제 1 항에 있어서,
    상기 입력버퍼는, 상기 입력신호를 상기 제1전류싱크부를 통해 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 하는 반도체 집적회로.
  6. 제 5 항에 있어서,
    상기 입력버퍼는 인에이블신호의 활성화에 응답하여 구동됨을 특징으로 하는 반도체 집적회로.
  7. 제 1 항에 있어서, 상기 제2전류싱크부는,
    상기 입력버퍼의 제1입력신호를 입력하는 제1보조입력부;
    상기 입력버퍼의 제2입력신호를 입력하는 제2보조입력부;
    상기 제1보조입력부와 제2보조입력부에 공통으로 연결되고 상기 검출신호의 입력에 응답하여 상기 제1보조입력부와 제2보조입력부의 차동증폭을 구동하는 저입력전위구동부를 구비함을 특징으로 하는 반도체 집적회로.
  8. 제 7 항에 있어서,
    상기 제1보조입력부는 상기 입력버퍼의 트랜지스터보다 문턱전압이 낮은 제1엔모스트랜지스터를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
  9. 제 8 항에 있어서,
    상기 제2보조입력부는 상기 입력버퍼의 트랜지스터보다 문턱전압이 낮은 제2엔모스트랜지스터를 포함하여 구성됨을 특징으로 하는 반도체 집적회로.
  10. 제 9 항에 있어서,
    상기 저입력전위구동부는 상기 검출신호의 활성화입력에 응답하여 구동되는 제3엔모스트랜지스터를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
  11. 반도체 집적회로에 있어서:
    입력신호의 전위레벨을 검출하여 검출신호를 출력하는 입력전위검출부; 및
    제1전류싱크부를 통한 차동증폭동작을 수행하여 상기 입력신호를 버퍼링하는 버퍼수단과, 상기 버퍼수단의 입력신호와 상기 입력전위검출부의 검출신호를 입력하고 상기 검출신호의 레벨에 응답하여 차동증폭동작을 수행하는 제2전류싱크부를 포함하는 입력버퍼;를 구비함을 특징으로 하는 반도체 집적회로.
  12. 제 11 항에 있어서, 상기 입력전위검출부는,
    기준전압를 발생하는 기준전압발생부;
    상기 입력신호의 전위레벨에 응답하여 상기 기준전압을 전송하는 입력부;
    인에이블신호의 활성화에 응답하여 상기 입력부로부터 전송되는 상기 기준전압을 상기 검출신호로서 출력하는 출력제어부를 구비함을 특징으로 하는 반도체 집적회로.
  13. 제 12 항에 있어서,
    상기 입력부는 상기 입력신호의 전위레벨이 미리 예정된 레벨보다 낮을 시에 상기 기준전압을 전송함을 특징으로 하는 반도체 집적회로.
  14. 제 12 항에 있어서,
    상기 인에이블신호는 상기 입력버퍼의 버퍼수단의 인에이블신호임을 특징으로 하는 반도체 집적회로.
  15. 제 11 항에 있어서,
    상기 입력버퍼의 버퍼수단은, 상기 제1전류싱크를 통하여 상기 입력신호를 차동증폭하는 구조로 이루어지는 버퍼임을 특징으로 하는 반도체 집적회로.
  16. 제 15 항에 있어서,
    상기 입력버퍼의 버퍼수단은 인에이블신호의 활성화에 응답하여 구동됨을 특징으로 하는 반도체 집적회로.
  17. 제 11 항에 있어서, 상기 제2전류싱크부는,
    상기 입력버퍼의 제1입력신호를 입력하는 제1보조입력부;
    상기 입력버퍼의 제2입력신호를 입력하는 제2보조입력부;
    상기 제1보조입력부와 제2보조입력부에 공통으로 연결되고 상기 검출신호의 입력에 응답하여 상기 제1보조입력부와 제2보조입력부의 차동증폭을 구동하는 저입력전위구동부를 구비함을 특징으로 하는 반도체 집적회로.
  18. 제 17 항에 있어서,
    상기 제1보조입력부는 상기 입력버퍼의 트랜지스터보다 문턱전압이 낮은 제1엔모스트랜지스터를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
  19. 제 18 항에 있어서,
    상기 제2보조입력부는 상기 입력버퍼의 트랜지스터보다 문턱전압이 낮은 제2엔모스트랜지스터를 포함하여 구성됨을 특징으로 하는 반도체 집적회로.
  20. 제 19 항에 있어서,
    상기 저입력전위구동부는 상기 검출신호의 활성화입력에 응답하여 구동되는 제3엔모스트랜지스터를 포함하여 이루어짐을 특징으로 하는 반도체 집적회로.
KR1020080005897A 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로 Expired - Fee Related KR100930407B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080005897A KR100930407B1 (ko) 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로
US12/138,024 US7679409B2 (en) 2008-01-18 2008-06-12 Semiconductor device having input circuit with auxiliary current sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005897A KR100930407B1 (ko) 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로

Publications (2)

Publication Number Publication Date
KR20090079724A KR20090079724A (ko) 2009-07-22
KR100930407B1 true KR100930407B1 (ko) 2009-12-08

Family

ID=40875972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005897A Expired - Fee Related KR100930407B1 (ko) 2008-01-18 2008-01-18 입력회로를 가지는 반도체 집적회로

Country Status (2)

Country Link
US (1) US7679409B2 (ko)
KR (1) KR100930407B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930406B1 (ko) * 2008-01-18 2009-12-08 주식회사 하이닉스반도체 입력회로를 가지는 반도체 집적회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970068164A (ko) * 1996-03-14 1997-10-13 김광호 반도체 메모리 장치의 입력 버퍼 회로
JP2001111407A (ja) * 1999-09-15 2001-04-20 Infineon Technologies Ag 集積半導体回路
KR20040013838A (ko) * 2002-08-08 2004-02-14 삼성전자주식회사 동기형 반도체 메모리 장치의 입력버퍼
KR20050064038A (ko) * 2003-12-23 2005-06-29 주식회사 하이닉스반도체 입력 버퍼

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795916A (en) * 1987-01-23 1989-01-03 The Grass Valley Group, Inc. Low power differential ECL line driver
FR2676149A1 (fr) * 1991-04-30 1992-11-06 Philips Composants Amplificateur differentiel notamment du type a cascode.
US6034568A (en) * 1998-06-15 2000-03-07 International Business Machines Corporation Broadband dc amplifier technique with very low offset voltage
KR100930406B1 (ko) * 2008-01-18 2009-12-08 주식회사 하이닉스반도체 입력회로를 가지는 반도체 집적회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970068164A (ko) * 1996-03-14 1997-10-13 김광호 반도체 메모리 장치의 입력 버퍼 회로
JP2001111407A (ja) * 1999-09-15 2001-04-20 Infineon Technologies Ag 集積半導体回路
KR20040013838A (ko) * 2002-08-08 2004-02-14 삼성전자주식회사 동기형 반도체 메모리 장치의 입력버퍼
KR20050064038A (ko) * 2003-12-23 2005-06-29 주식회사 하이닉스반도체 입력 버퍼

Also Published As

Publication number Publication date
US7679409B2 (en) 2010-03-16
KR20090079724A (ko) 2009-07-22
US20090184737A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
US20140312971A1 (en) Differential amplifier circuit
JP2004135098A (ja) 出力データのスルーレート制御方式
US7733727B2 (en) Receiver circuit of semiconductor memory apparatus
KR100863032B1 (ko) 데이터 버스 센스 앰프 회로
US7724038B2 (en) Semiconductor device for receiving external signal having receiving circuit using internal reference voltage
KR100287186B1 (ko) 반도체 메모리 장치의 상보형 차동 입력 버퍼
KR100930408B1 (ko) 입력회로를 가지는 반도체 집적회로
KR100930407B1 (ko) 입력회로를 가지는 반도체 집적회로
KR100930406B1 (ko) 입력회로를 가지는 반도체 집적회로
KR101018690B1 (ko) 반도체 장치
US7573755B2 (en) Data amplifying circuit for semiconductor integrated circuit
US20020079543A1 (en) Semiconductor device with output latch circuit outputting complementary data at high speed
KR100838367B1 (ko) 이단 입력버퍼를 구비하는 반도체메모리소자
KR100557996B1 (ko) 반도체 메모리 장치
KR20160061239A (ko) 버퍼 회로 및 이의 동작 방법
KR100780767B1 (ko) 클럭 입력회로
US20060202724A1 (en) Comparator circuit assembly, in particular for semiconductor components
KR100863019B1 (ko) 반도체 집적 회로의 내부 전압 생성 장치
US7759981B2 (en) Amplifying circuit of semiconductor integrated circuit
KR100721187B1 (ko) 레지스터 지연 동기 루프의 버퍼 회로
KR20030058254A (ko) 클럭드 감지증폭기와 래치를 구비한 반도체 소자
KR100771547B1 (ko) 반도체 장치
KR100548539B1 (ko) 고속 저전압 센스 증폭기
KR20010063500A (ko) 파워 업 회로
JP2009142147A (ja) バルク電圧ディテクター

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20131201

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20131201

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301