KR100967112B1 - 출력 인에이블 신호 생성회로 - Google Patents

출력 인에이블 신호 생성회로 Download PDF

Info

Publication number
KR100967112B1
KR100967112B1 KR1020080111169A KR20080111169A KR100967112B1 KR 100967112 B1 KR100967112 B1 KR 100967112B1 KR 1020080111169 A KR1020080111169 A KR 1020080111169A KR 20080111169 A KR20080111169 A KR 20080111169A KR 100967112 B1 KR100967112 B1 KR 100967112B1
Authority
KR
South Korea
Prior art keywords
signal
clock
dll
output
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080111169A
Other languages
English (en)
Other versions
KR20100052240A (ko
Inventor
박재범
김광현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080111169A priority Critical patent/KR100967112B1/ko
Publication of KR20100052240A publication Critical patent/KR20100052240A/ko
Application granted granted Critical
Publication of KR100967112B1 publication Critical patent/KR100967112B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled

Landscapes

  • Dram (AREA)

Abstract

본 발명은 동작 주파수에 따라 서로 반대 위상을 가지는 제1 또는 제2 DLL 클럭신호를 선택하여 출력하기 위한 클럭신호 선택수단과, 상기 클럭신호 선택수단의 출력신호에 출력인에이블 리셋신호를 동기화시켜 클럭카운터 리셋신호를 생성하기 위한 리셋신호 생성수단, 및 상기 클럭카운터 리셋신호에 응답하여 활성화되고, 상기 제1 DLL 클럭신호와 외부 클럭신호를 카운팅하여 읽기명령과 상기 동작 주파수에 대응하는 출력인에이블 신호를 생성하기 위한 출력인에이블신호 생성수단을 구비하는 출력 인에이블 신호 생성회로를 제공한다.
Figure R1020080111169
출력 인에이블 신호, 카스 레이턴시, DLL 클럭신호

Description

출력 인에이블 신호 생성회로{OUTPUT ENABLE SIGNAL GENERATOR}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 출력인에이블 신호를 생성하는데 있어서 출력인에이블 리셋신호를 동기화시켜 동작하는 출력 인에이블 신호 생성회로에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 장치는 외부 클럭신호에 응답하여 외부로부터 데이터를 입력받고, 내부 클럭신호에 응답하여 내부에 저장된 데이터를 외부로 출력한다. 즉, 반도체 장치 내부에서는 데이터를 출력하는데 있어서 외부 클럭신호가 아닌 내부 클럭신호를 이용한다. 데이터 입장에서 보면 외부 클럭신호에 동기화되어 입력된 데이터가 내부 클럭신호에 동기화되어 출력되는 것이다. 이렇게, 데이터를 전달하는 클럭신호가 어떤 클럭신호에서 다른 클럭 신호로 바뀌는 것을 "도메인 크로싱(domain crossing)"이라 한다.
반도체 메모리 장치 내에는 이러한 도메인 크로싱 동작을 수행하기 위한 여 러 가지 회로가 구비되어 있으며, 이러한 회로 중에는 출력 인에이블 신호 생성회로가 있다. 출력 인에이블 신호 생성회로는 외부 클럭신호에 동기화되어 전달된 읽기명령을 내부 클럭신호에 도메인 크로싱하여 출력 인에이블 신호로서 출력한다. 이렇게 도메인 크로싱이 완료된 출력인에이블 신호는 카스 레이턴시(CAS Latency) 정보를 포함하고 있으며, 반도체 장치는 출력인에이블 신호를 이용하여 출력될 데이터가 원하는 시점에 마치 외부 클럭신호에 동기화되어 출력될 수 있도록 동작한다. 여기서, 카스 레이턴시는 외부 클럭신호의 한 주기를 단위 시간으로 읽기명령이 인가되는 시점에서 데이터가 출력되어야 하는 시점까지의 시간 정보를 가지고 있다.
한편, 외부 클럭신호와 내부 클럭신호 사이에는 반도체 장치 내의 지연 요소로 인하여 스큐가 발생할 수 있으며, 반도체 장치 내에는 이를 보상해주기 위한 내부 클럭신호 생성회로를 구비하고 있다. 내부 클럭신호 생성회로에는 대표적으로 위상 고정 루프(Phase Locked Loop)와 지연 고정 루프(Delay Locked Loop)등이 있다. 본 명세서에는 내부 클럭신호로 지연 고정 루프에서 생성되는 DLL 클럭신호를 일례로 사용하기로 한다.
도 1은 기존 반도체 장치의 출력 인에이블 신호 생성회로를 설명하기 위한 블록도이다.
도 1을 참조하면, 출력 인에이블 신호 생성회로는 카운터 리셋신호 생성부(110)와, 초기화부(120)와, DLL클럭 카운팅부(130)와, 지연 모델부(140)와, 외부클럭 카운팅부(150), 래칭부(160), 및 비교부(170)를 구비하고 있다.
카운터 리셋신호 생성부(110)는 출력인에이블 리셋신호(RST_OE)를 DLL 클럭신호(CLK_DLL)에 동기화시켜 DLL 클럭카운터 리셋신호(RST_DLL)를 생성한다. 여기서, 출력인에이블 리셋신호(RST_OE)는 외부명령신호인 칩 셀렉트(Chip Select, /CS) 신호와, 로우 어드레스 스트로브(Row Address Strobe, /RAS) 신호와, 컬럼 어드레스 스트로브(Colunm Address Strobe, /CAS) 신호, 및 라이트 인에이블(Write Enable, /WE) 신호를 디코딩(decoding)하여 활성화되거나 지연 고정 루프의 락킹(locking) 동작 완료 시점 등에서 활성화된다.
초기화부(120)는 카스 레이턴시(CL)에 대응하는 초기 카운팅 값을 DLL클럭 카운팅부(130)에 제공한다. 즉, 초기화부(120)는 카스 레이턴시(CL)에 대응하는 출력신호(S<0:2>)로 DLL클럭 카운팅부(130)의 초기 카운팅 값을 설정해 준다.
DLL클럭 카운팅부(130)는 DLL 클럭카운터 리셋신호(RST_DLL)에 응답하여 리셋되고, 초기화부(120)의 출력신호(S<0:2>)에 대응하는 초기 카운팅 값에서부터 DLL 클럭신호(CLK_DLL)를 카운팅한다. 즉, DLL클럭 카운팅부(130)는 카스 레이턴시(CL)에 따라 설정된 초기 카운팅 값에서부터 DLL 클럭신호(CLK_DLL)를 카운팅한 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 생성한다.
지연 모델부(140)는 도메인 크로싱 회로에서 사용되는 외부 클럭신호(CLK_EXT)와 DLL 클럭신호(CLK_DLL) 사이의 지연 차이 값을 모델링(modeling)한 것으로, DLL 클럭카운터 리셋신호(RST_DLL)를 비동기(asynchronous) 지연 시간만큼 지연시켜 외부 클럭카운터 리셋신호(RST_EXT)를 생성한다.
외부클럭 카운팅부(150)는 외부 클럭카운터 리셋신호(RST_EXT)에 응답하여 리셋되고 외부 클럭신호(CLK_EXT)를 카운팅한다. 일반적으로, 외부클럭 카운팅부(150)의 초기 카운팅 값은 0으로 셋팅된다.
래칭부(160)는 읽기명령(RD)에 응답하여 외부클럭 카운팅부(150)의 출력신호인 외부클럭 카운팅 값(CNT_EXT<0:2>)를 래칭(latching)하고, 이를 래칭된 외부클럭 카운팅 값(CNT_LAT<0:2>)으로서 출력한다.
비교부(170)는 DLL클럭 카운팅 값(CNT_DLL<0:2>)과 래칭된 외부클럭 카운팅 값(CNT_LAT<0:2>)을 비교하여 두 값이 동일해 지는 시점에 출력인에이블 신호(OE)를 활성화시킨다. 이때, 출력되는 출력인에이블 신호(OE)는 DLL 클럭신호(CLK_DLL)에 동기화된 신호이고 카스 레이턴시(CL) 정보를 포함하게 된다. 참고로, 출력인에이블 신호(OE)는 이후 버스트 랭스(burst length) 정보와 함께 데이터를 출력하는데 사용된다.
여기서, 초기화부(120)와, DLL클럭 카운팅부(130)와, 지연모델부(140)와, 외부클럭 카운팅부(150)와, 래칭부(160), 및 비교부(170)는 설명의 편의를 위하여 출력인에이블 생성부로 통칭하기로 한다. 결국, 출력인에이블 생성부는 DLL 클럭카운터 리셋신호(RST_DLL)에 응답하여 리셋되고, DLL 클럭신호(CLK_DLL)와 외부 클럭신호(CLK_EXT)를 카운팅하여 읽기명령(RD)과 카스 레이턴시(CL)에 대응하는 출력인에이블 신호(OE)를 생성한다.
도 2 는 도 1 의 카운터 리셋신호 생성부(110)를 설명하기 위한 도면이다.
도 2 를 참조하면, 카운터 리셋신호 생성부(110)는 디 플립 플롭(210)과 출력부(230)를 구비한다.
디 플립 플롭(210)은 리셋신호(RST)에 응답하여 리셋되고, 출력인에이블 리셋신호(RST_OE)를 DLL 클럭신호(CLK_DLL)의 폴링 에지(falling edge)에 동기화시켜 출력한다. 여기서, DLL 클럭신호(CLK_DLL)는 지연 고정 루프(도시되지 않음)에서 생성되며 외부 클럭신호(CLK_EXT)의 라이징 에지(rising edge)에 대응하는 클럭신호이다.
출력부(230)는 디 플립 플롭(210)에서 출력되는 신호를 DLL 클럭카운터 리셋신호(RST_DLL)로서 출력한다.
도 3 은 도 1 의 카운터 리셋신호 생성부(110)와 DLL클럭 카운팅부(130)의 동작을 설명하기 위한 타이밍도로서, 외부 클럭신호(CLK_EXT)와, DLL 클럭신호(CLK_DLL)와, 출력인에이블 리셋신호(RST_OE)와, DLL 클럭카운터 리셋신호(RST_DLL), 및 DLL클럭 카운팅 값(CNT_DLL<0:2>)이 도시되어 있다.
도 1 내지 도 3 을 참조하면, 외부 클럭신호(CLK_EXT)에 응답하여 출력 인에이블 신호 생성회로에 전달되는 출력인에이블 리셋신호(RST_OE)는 디 플립 플롭(210)에서 DLL 클럭신호(CLK_DLL)의 폴링 에지에 동기화되어 DLL 클럭카운터 리셋신호(RST_DLL)로 출력된다. 이후, DLL 클럭카운터 리셋신호(RST_DLL)는 DLL클럭 카운팅부(130)를 리셋시키고, DLL클럭 카운팅부(130)는 초기 카운팅 값에서부터 DLL 클럭신호(CLK_DLL)를 카운팅한다. 설명의 편의를 위하여 초기 카운팅 값은 6 으로 설정하였다.
다시 말하면, DLL클럭 카운팅부(130)는 DLL 클럭카운터 리셋신호(RST_DLL)가 논리'하이(high)'에서 논리'로우(low)'로 활성화된 이후, DLL 클럭신호(CLK_DLL)의 라이징 에지에 응답하여 카운팅 동작을 수행한다. 즉, DLL 클럭카운터 리셋신호(RST_DLL)의 천이 시점과 카운팅되는데 사용되는 DLL 클럭신호(CLK_DLL) 사이에는 ½ tCK 의 마진(margin)이 확보된다.
한편, 반도체 장치는 점점 고속화 동작을 수행하기 위한 방향으로 발전하고 있다. 이를 위하여 반도체 장치는 점점 높은 주파수의 외부 클럭신호(CLK_EXT)를 입력받아 동작하고 있으며, 반도체 장치의 내부 회로 역시 이에 맞게 동작하게끔 설계되고 있다.
다시 말하면, 반도체 장치가 점점 고속화됨에 따라 동작 주파수가 높아지고 위에서 설명한 DLL 클럭카운터 리셋신호(RST_DLL)와 DLL 클럭신호(CLK_DLL) 사이의 ½ tCK 의 마진으로는 DLL클럭 카운팅부(130)가 원하는 시점에 카운팅 동작을 수행하기 어렵게 된다. 왜냐하면, ½ tCK 의 마진에 해당하는 실질적인 시간은 동작 주파수가 높아짐에 따라 작아지기 때문이다.
한편, DLL클럭 카운팅부(130)의 카운팅 시점은 출력인에이블 신호(OE)를 생성하는데 매우 중요한 요소가 된다. 때문에, 카운팅 동작을 원하는 시점에 못한다는 것은 반도체 장치가 오동작을 수행할 수 있음을 의미한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, DLL 클럭카운터 리셋신호의 활성화 시점과 카운팅 시점과의 충분한 마진을 확보할 수 있도록 서로 다른 DLL 클럭신호 중 선택된 클럭신호로 출력인에이블 리셋신호를 동기화시켜 줄 수 있는 출력 인에이블 신호 생성회로를 제공하는데 그 목적이 있다.
또한, 본 발명은 출력인에이블 리셋신호를 테스트 모드와 노말 모드에 따라 서로 다른 DLL 클럭신호로 동기화시켜 줄 수 있는 출력 인에이블 신호 생성회로를 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 출력 인에이블 신호 생성회로는, 동작 주파수에 따라 서로 반대 위상을 가지는 제1 또는 제2 DLL 클럭신호를 선택하여 출력하기 위한 클럭신호 선택수단; 상기 클럭신호 선택수단의 출력신호에 출력인에이블 리셋신호를 동기화시켜 클럭카운터 리셋신호를 생성하기 위한 리셋신호 생성수단; 및 상기 클럭카운터 리셋신호에 응답하여 활성화되고, 상기 제1 DLL 클럭신호와 외부 클럭신호를 카운팅하여 읽기명령과 상기 동작 주파수에 대응하는 출력인에이블 신호를 생성하기 위한 출력인에이블신호 생성수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 출력 인에이블 신호 생성회로는, 테스트 모드에서 제1 DLL 클럭신호를 출력하고, 노말 모드에서 상기 제1 DLL 클럭신호와 서로 반대 위상을 가지는 제2 DLL 클럭신호를 출력하기 위한 클럭신호 선택수단; 상기 클럭신호 선택수단의 출력신호에 출력인에이블 리셋신호를 동기화시켜 클럭카운터 리셋신호를 생성하기 위한 리셋신호 생성수단; 및 상기 클럭카운터 리셋신호에 응답하여 활성화되고, 상기 제1 DLL 클럭신호와 외부 클럭신호를 카운팅하여 읽기명령과 동작 주파수에 대응하는 출력인에이블 신호를 생성하기 위한 출력인에이블신호 생성수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 출력 인에이블 신호 생성회로는, 동작 주파수에 따라 DLL 클럭신호의 제1 에지에 응답하여 출력인에이블 리셋신호를 동기화시키기 위한 제1 동기화수단; 상기 동작 주파수에 따라 상기 DLL 클럭신호의 제2 에지에 응답하여 상기 출력인에이블 리셋신호를 동기화시키기 위한 제2 동기화수단; 및 상기 제1 또는 제2 동기화부의 출력신호에 응답하여 활성화되고, 상기 DLL 클럭신호와 외부 클럭신호를 카운팅하여 읽기명령과 상기 동작 주파수에 대응하는 출력인에이블 신호를 생성하기 위한 출력인에이블신호 생성수단을 구비한다.
본 발명은 동작 주파수 또는 동작 모드에 따라 출력인에이블 리셋신호를 서로 다른 DLL 클럭신호로 동기화시켜 줌으로써, DLL 클럭카운터 리셋신호의 활성화 시점과 카운팅 시점과의 마진을 개선할 수 있다.
본 발명은 DLL 클럭카운터 리셋신호의 활성화 시점과 카운팅 시점과의 충분한 마진을 확보할 수 있음으로써, 원하는 시점에 출력인에이블 신호를 생성할 수 있는 효과를 얻을 수 있다.
나아가, 이러한 출력인에이블 신호는 반도체 장치가 동작하는데 있어서 신뢰성을 높여줄 수 있는 효과를 얻을 수 있다.
또한, 노말 모드에서 충분한 마진을 확보하여 원하는 출력인에이블 신호를 생성할 뿐 만아니라, 기존의 테스트 장비를 이용하더라도 테스트 모드에서 안정적인 마진을 확보하여 원하는 출력인에이블 신호를 생성할 수 있는 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다.
도 4 는 본 발명에 따른 출력 인에이블 신호 생성회로의 일부 구성을 설명하기 위한 도면으로서, 클럭신호 선택부(410)와, 카운터 리셋신호 생성부(430), 및 DLL클럭 카운팅부(450)가 도시되어 있다.
클럭신호 선택부(410)는 동작 주파수에 따라 제1 또는 제2 DLL 클럭신호(RCLK_DLL, FCLK_DLL)를 선택하여 출력하기 위한 것으로, 선택신호 생성부(412)와, 클럭선택부(414)를 구비할 수 있다.
선택신호 생성부(412)는 동작 주파수에 대응하는 카스 레이턴시(CL5, CL6, CL7)에 대응하는 선택신호(SEL)를 생성하기 위한 것으로, 카스 레이턴시(CL5, CL6, CL7)와 테스트 모드신호(TM)를 입력받는 부정 논리 합 게이트(NOR)와, 부정 논리 합 게이트(NOR)의 출력신호를 입력받아 선택신호(SEL)를 출력하는 인버터(INV)를 구비할 수 있다. 여기서, 부정 논리 합 게이트(NOR)는 테스트 모드신호(TM)를 추가로 입력받을 수 있으며, 테스트 모드신호(TM)는 테스트 모드시 논리'하이'로 활성화되는 신호이다. 테스트 모드신호(TM)와 관련된 설명은 후술하기로 한다.
클럭선택부(414)는 선택신호(SEL)에 응답하여 제1 DLL 클럭신호(RCLK_DLL) 및 제2 DLL 클럭신호(FCLK_DLL) 중 어느 하나를 출력할 수 있다. 클럭선택부(414)는 예컨대, 선택신호(SEL)가 논리'하이'인 경우 제1 DLL 클럭신호(RCLK_DLL)를 출력하고, 선택신호(SEL)가 논리'로우'인 경우 제2 DLL 클럭신호(FCLK_DLL)를 출력한다. 여기서, 제1 및 제2 DLL 클럭신호(RCLK_DLL, FCLK_DLL)는 지연 고정 루프(도시되지 않음)에서 생성되는 클럭신호로서, 제1 DLL 클럭신호(RCLK_DLL)는 외부 클럭신호(CLK_EXT)의 라이징 에지에 대응하는 신호이고, 제2 DLL 클럭신호(FCLK_DLL)는 외부 클럭신호(CLK_EXT)의 폴링 에지에 대응하는 신호이다. 즉, 제1 DLL 클럭신호(RCLK_DLL)와 제2 DLL 클럭신호(FCLK_DLL)는 서로 반대 위상을 가질 수 있다.
도 5 에서 다시 설명하겠지만, 클럭신호 선택부(410)는 동작 주파수에 따라 제1 DLL 클럭신호(RCLK_DLL) 또는 제2 DLL 클럭신호(FCLK_DLL)를 출력한다. 여기서, 제1 DLL 클럭신호(RCLK_DLL)는 비교적 동작 주파수가 낮은 경우인, 카스 레이턴시 5(CL5), 6(CL6), 7(CL7)에 대응하여 출력되고, 제2 DLL 클럭신호(FCLK_DLL)는 비교적 동작 주파수가 높은 경우인, 7 보다 큰 카스 레이턴시에 대응하여 출력된다.
한편, 카운터 리셋신호 생성부(430)는 출력인에이블 리셋신호(RST_OE)를 클럭신호 선택부(410)의 출력신호에 동기화시켜 DLL 클럭카운터 리셋신호(RST_DLL)를 생성하기 위한 것으로, 동기화부(432)와 출력부(434)를 구비할 수 있다.
동기화부(432)는 리셋신호(RST)에 응답하여 리셋되고, 출력인에이블 리셋신호(RST_OE)를 클럭신호 선택부(410)의 출력신호의 폴링 에지에 동기화시켜 출력할 수 있다.
출력부(434)는 동기화부(432)에서 출력되는 신호를 DLL 클럭카운터 리셋신호(RST_DLL)로서 출력할 수 있다.
마지막으로, DLL클럭 카운팅부(450)는 DLL 클럭카운터 리셋신호(RST_DLL)에 응답하여 리셋되고, 초기화부(도 1 참조)의 출력신호(S<0:2>)에 대응하는 초기 카운팅 값에서부터 제1 DLL 클럭신호(RCLK_DLL)를 카운팅할 수 있다. 즉, DLL클럭 카운팅부(450)는 카스 레이턴시(CL)에 따라 설정된 초기 카운팅 값에서부터 제1 DLL 클럭신호(RCLK_DLL)를 카운팅한 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 생성할 수 있다.
한편, DLL클럭 카운팅부(450)는 출력인에이블신호 생성부(도 1 참조)에 포함될 수 있으며, 이때 출력인에이블신호 생성부는 DLL 클럭카운터 리셋신호(RST_DLL) 에 응답하여 리셋되고, 제1 DLL 클럭신호(RCLK_DLL)와 외부 클럭신호(CLK_EXT)를 카운팅하여 읽기명령(RD)과 카스 레이턴시(CL)에 대응하는 출력인에이블 신호(OE)를 생성할 수 있다.
도 5 는 도 4 의 클럭신호 선택부(410)와 리셋신호 생성부(430) 및 DLL클럭 카운팅부(450)의 동작을 설명하기 위한 타이밍도로서, 반도체 장치가 비교적 높은 동작 주파수를 가지는 경우의 예이다.
도 4 와 도 5 를 참조하면, 클럭신호 선택부(410)는 반도체 장치가 비교적 높은 동작 주파수를 가지기 때문에 제2 DLL 클럭신호(FCLK_DLL)를 출력한다. 이어서, 외부 클럭신호(CLK_EXT)에 응답하여 출력 인에이블 신호 생성회로에 전달되는 출력인에이블 리셋신호(RST_OE)는 동기화부(432)에서 제2 DLL 클럭신호(FCLK_DLL)의 폴링 에지에 동기화되어 DLL 클럭카운터 리셋신호(RST_DLL)로 출력된다. 이어서, DLL 클럭카운터 리셋신호(RST_DLL)는 DLL클럭 카운팅부(450)를 리셋시키고, DLL클럭 카운팅부(450)는 초기 카운팅 값에서부터 제1 DLL 클럭신호(RCLK_DLL)를 카운팅한다. 설명의 편의를 위하여 초기 카운팅 값은 6 으로 설정하였다.
다시 말하면, DLL클럭 카운팅부(450)는 DLL 클럭카운터 리셋신호(RST_DLL)가 논리'하이'에서 논리'로우'로 활성화된 이후, 제1 DLL 클럭신호(RCLK_DLL)의 라이징 에지에 응답하여 카운팅 동작을 수행할 수 있다. 즉, DLL 클럭카운터 리셋신호(RST_DLL)의 천이 시점과 카운팅되는데 사용되는 제1 DLL 클럭신호(RCLK_DLL) 사이에는 1 tCK 의 마진이 확보될 수 있다. 이는 기존의 회로보다 마진이 ½ tCK 만 큼 더 확보됨을 의미한다.
이렇게, DLL 클럭카운터 리셋신호(RST_DLL)의 활성화 시점과 제1 DLL 클럭신호(RCLK_DLL) 사이의 1 tCK 마진은 원하는 시점에 카운팅 동작을 수행하기에 충분하며, 이를 통해 동작 주파수가 비교적 높은 반도체 장치라 하더라도 기존과 다르게 안정적인 회로 동작을 보장받는 것이 가능하다.
만약, 반도체 장치가 비교적 낮은 동작 주파수를 가진다고 가정하면, 클럭신호 선택부(410)는 제1 DLL 클럭신호(RCLK_DLL)를 출력하고, 제1 DLL 클럭신호(RCLK_DLL)에 동기화된 DLL 클럭카운터 리셋신호(RST_DLL)와 제1 DLL 클럭신호(RCLK_DLL)는 ½ tCK 마진이 확보된다. 하지만, 반도체 장치가 비교적 낮은 동작 주파수에서 동작하기 때문에, ½ tCK 마진은 카운팅 동작을 하는데 있어서 충분한 시간이라 할 수 있다.
다시 설명하면, 본 발명에 따른 클럭신호 선택부(410)는 동작 주파수에 따라 제1 DLL 클럭신호(RCLK_DLL) 또는 제2 DLL 클럭신호(FCLK_DLL)를 선택적으로 출력하고, 선택된 DLL 클럭신호를 이용하여 출력인에이블 리셋신호(RST_OE)를 동기화시켜 DLL 클럭카운터 리셋신호(RST_DLL)를 생성해 줄 수 있다. 이로인하여, DLL 클럭카운터 리셋신호(RST_DLL)의 활성화 시점과 DLL클럭 카운팅부(450)의 카운팅 시점과의 충분한 마진을 확보하는 것이 가능하다. 이것은 이후에 정상적인 출력인에이블 신호(OE)를 생성할 수 있는 기반이 될 수 있으며, 나아가 반도체 장치의 동작에 있어서 신뢰성을 높여줄 수 있다.
한편, 반도체 장치는 제품화되기 이전에 다양한 테스트 모드를 거치게 되며, 이러한 테스트 모드를 수행하기 위해서는 고가의 테스트 장비가 요구되어 진다. 때문에, 동작 주파수가 나날이 높아지는 제품들에 맞게 테스트를 하기 위해서 그때 마다 테스트 장비를 구매하기에는 부담이 될 수 밖에 없다. 결국, 테스트 모드에서는 기존에 사용하던 테스트 장비를 이용하여 반도체 장치에서 지원되는 동작 주파수보다 낮은 테스트 클럭신호를 반도체 장치에 인가하여 테스트를 수행하게 된다.
이때, 본 발명에 따라 확보되는 1 tCK 마진은 낮은 테스트 클럭신호를 사용하는 경우 너무 충분한 마진으로 인하여 오동작을 유발하게 된다. 본 발명에 따른 출력인에이블 신호 생성회로는 이러한 오동작을 막아주기 위하여 테스트 모드에서 출력인에이블 리셋신호(RST_OE)를 제1 DLL 클럭신호(RCLK_DLL)에 동기화시켜 DLL 클럭카운터 리셋신호(RST_DLL)의 활성화 시점과 카운팅 시점을 ½ tCK 마진으로 설정하는 것이 가능하다.
테스트 모드시 ½ 마진을 확보하는 동작은 비교적 낮은 동작 주파수를 가지는 반도체 장치의 노말 모드 동작과 유사함으로 자세한 설명은 생략하기로 한다. 다만, 비교적 낮은 동작 주파수를 가지는 반도체 장치의 노말 모드시에는 카스 레이턴시(CL5, CL6, CL7)에 따라 제1 DLL 클럭신호(RCLK_DLL)가 선택되었지만, 테스트 모드시에는 테스트 모드신호(TM)에 응답하여 제1 DLL 클럭신호(RCLK_DLL)가 선택될 수 있다.
도 6 은 본 발명의 다른 실시 예를 설명하기 위한 출력 인에이블 신호 생성회로의 일부 도면으로서, 선택신호 생성부(610)와, 경로선택부(620)와, 제1 및 제2 동기화부(630, 640)와, 출력부(650), 및 DLL클럭 카운팅부(660)가 도시되어 있다.
선택신호 생성부(610)는 동작 모드 및 동작 주파수에 따라 경로선택부(620)의 출력경로를 선택하기 위한 선택신호(SEL)를 생성할 수 있다. 선택신호 생성부(610)는 도 4 의 선택신호 생성부(412)와 동일한 동작을 수행하며, 이에 대한 설명은 생략하기로 한다.
경로선택부(620)는 선택신호(SEL)에 응답하여 DLL 클럭신호(CLK_DLL)를 제1 동기화부(630) 또는 제2 동기화부(640)에 전달할 수 있다. 경로선택부(620)는 예컨대, 선택신호(SEL)가 논리'하이'인 경우 DLL 클럭신호(CLK_DLL)를 제1 동기화부(630)로 전달하고, 선택신호(SEL)가 논리'로우'인 경우 DLL 클럭신호(CLK_DLL)를 제2 동기화부(640)로 전달한다. 결국, 본 발명은 동작 모드나 동작 주파수에 따라 DLL 클럭신호(CLK_DLL)를 제1 동기화부(630) 또는 제2 동기화부(640)로 전달될 수 있다.
제1 동기화부(630)는 DLL 클럭신호(CLK_DLL)의 폴링 에지에 응답하여 출력인에이블 리셋신호(RST_OE)를 동기화시킬 수 있으며, 제2 동기화부(640)는 DLL 클럭신호의 라이징 에지에 응답하여 출력인에이블 리셋신호(RST_OE)를 동기화시킬 수 있다. 즉, 테스트 모드를 비롯한 낮은 동작 주파수를 사용하는 반도체 장치는 출력인에이블 리셋신호(RST_OE)가 DLL 클럭신호(CLK_DLL)의 폴링 에지에 동기화되고, 높은 동작 주파수를 사용하는 반도체 장치는 출력인에이블 리셋신호(RST_OE)가 DLL 클럭신호(CLK_DLL)의 라이징 에지에 동기화된다.
출력부(650)는 제1 및 제2 동기화부(630, 640)의 출력신호를 입력받아 DLL 클럭카운터 리셋신호(RST_DLL)를 출력할 수 있다.
DLL클럭 카운팅부(660)는 DLL 클럭카운터 리셋신호(RST_DLL)에 응답하여 리셋되고, 초기화부(도 1 참조)의 출력신호(S<0:2>)에 대응하는 초기 카운팅 값에서부터 DLL 클럭신호(CLK_DLL)를 카운팅할 수 있다. 즉, DLL클럭 카운팅부(660)는 카스 레이턴시(CL)에 따라 설정된 초기 카운팅 값에서부터 DLL 클럭신호(CLK_DLL)를 카운팅한 DLL클럭 카운팅 값(CNT_DLL<0:2>)을 생성할 수 있다.
이하, 도 6 의 간단한 동작을 살펴보기로 한다. 이에 대하여 추가로 도면을 개시하지는 않았지만, 도 5 의 제1 DLL 클럭신호(RCLK_DLL)를 위주로 살펴보면 보다 쉽게 이해할 수 있을 것이다.
우선, DLL 클럭신호(CLK_DLL)가 제1 동기화부(630)에서 동기화되는 경우로써, 테스트 모드를 비롯한 비교적 낮은 주파수를 사용하는 반도체 장치의 경우이다.
출력인에이블 리셋신호(RST_OE)는 DLL 클럭신호(CLK_DLL)의 폴링 에지에 동기화되어 DLL 클럭카운터 리셋신호(RST_DLL)로서 출력된다. 그리고, DLL클럭 카운팅부(660)는 DLL 클럭카운터 리셋신호(RST_DLL)에 응답하여 리셋되고, DLL 클럭신호(CLK_DLL)의 라이징 에지에 응답하여 카운팅 동작을 수행한다. 즉, DLL 클럭카운터 리셋신호(RST_DLL)의 천이 시점과 카운팅되는데 사용되는 DLL 클럭신호(CLK_DLL) 사이에는 ½ tCK 의 마진이 확보될 수 있다.
다음으로, DLL 클럭신호(CLK_DLL)가 제2 동기화부(640)에서 동기화되는 경우로써, 비교적 높은 주파수를 사용하는 반도체 장치의 경우이다.
출력인에이블 리셋신호(RST_OE)는 DLL 클럭신호(CLK_DLL)의 라이징 에지에 동기화되어 DLL 클럭카운터 리셋신호(RST_DLL)로서 출력된다. 때문에, DLL 클럭카운터 리셋신호(RST_DLL)의 천이 시점과 카운팅되는데 사용되는 DLL 클럭신호(CLK_DLL) 사이에는 1 tCK 의 마진이 확보될 수 있다.
결국, 본 발명에 따른 출력 인에이블 신호 생성회로는 노말 모드에서 동작 주파수가 높아지더라도 DLL 클럭카운터 리셋신호(RST_DLL)의 활성화 시점과 카운팅 시점의 충분한 마진을 확보할 수 있음으로써, 안정적인 출력인에이블 신호(OE, 도 1 참조)를 생성하는 것이 가능하다. 또한, 테스트 모드에서 안정적인 마진을 확보할 수 있음으로써, 원하는 테스트 동작을 수행하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
뿐만 아니라, 전술한 실시 예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
도 1은 기존 반도체 장치의 출력 인에이블 신호 생성회로를 설명하기 위한 블록도.
도 2 는 도 1 의 카운터 리셋신호 생성부(110)를 설명하기 위한 도면.
도 3 은 도 1 의 카운터 리셋신호 생성부(110)와 DLL클럭 카운팅부(130)의 동작을 설명하기 위한 타이밍도.
도 4 는 본 발명에 따른 출력 인에이블 신호 생성회로의 일부 구성을 설명하기 위한 도면.
도 5 는 도 4 의 클럭신호 선택부(410)와 리셋신호 생성부(430) 및 DLL클럭 카운팅부(450)의 동작을 설명하기 위한 타이밍도.
도 6 은 본 발명의 다른 실시 예를 설명하기 위한 출력 인에이블 신호 생성회로의 일부 도면.
* 도면의 주요 부분에 대한 부호의 설명
410 : 클럭신호 선택부
430 : 카운터 리셋신호 생성부
450 : DLL클럭 카운팅부

Claims (18)

  1. 동작 주파수에 따라 서로 반대 위상을 가지는 제1 또는 제2 DLL 클럭신호를 선택하여 출력하기 위한 클럭신호 선택수단;
    상기 클럭신호 선택수단의 출력신호에 출력인에이블 리셋신호를 동기화시켜 클럭카운터 리셋신호를 생성하기 위한 리셋신호 생성수단; 및
    상기 클럭카운터 리셋신호에 응답하여 활성화되고, 상기 제1 DLL 클럭신호와 외부 클럭신호를 카운팅하여 읽기명령과 상기 동작 주파수에 대응하는 출력인에이블 신호를 생성하기 위한 출력인에이블신호 생성수단
    을 구비하는 출력 인에이블 신호 생성회로.
  2. 제1항에 있어서,
    상기 출력인에이블신호 생성수단은,
    상기 클럭카운터 리셋신호에 응답하여 활성화되고, 상기 제1 DLL 클럭신호를 초기 카운팅 값에서 부터 카운팅하기 위한 클럭카운팅수단;
    상기 클럭카운터 리셋신호를 모델링된 시간만큼 지연시켜 외부 클럭카운터 리셋신호를 출력하기 위한 지연 모델수단;
    상기 외부 클럭카운터 리셋신호에 응답하여 활성화되고 상기 외부 클럭신호를 카운팅하기 위한 외부클럭 카운팅수단;
    상기 읽기명령에 응답하여 상시 외부클럭 카운팅수단의 출력 값을 래칭하기 위한 래칭수단; 및
    상기 클럭카운팅수단의 출력 값과 상기 래칭수단의 출력 값을 비교하여 상기 출력인에이블 신호를 출력하기 위한 비교부를 구비하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  3. 제1항에 있어서,
    상기 동작 주파수는 카스 레이턴시 정보에 대응하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  4. 제3항에 있어서,
    상기 클럭신호 선택수단은,
    상기 카스레이턴시 정보에 대응하는 선택신호를 생성하기 위한 선택신호 생성부와,
    상기 선택신호에 응답하여 상기 제1 및 제2 DLL 클럭신호 중 어느 하나를 출력하기 위한 클럭선택부를 구비하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  5. 제1항에 있어서,
    상기 리셋신호 생성수단은,
    상기 클럭신호 선택수단의 출력신호에 출력인에이블 리셋신호를 동기화시키기 위한 동기화부와,
    상기 동기화부의 출력신호를 상기 클럭카운터 리셋신호로서 출력하기 위한 출력부를 구비하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  6. 테스트 모드에서 제1 DLL 클럭신호를 출력하고, 노말 모드에서 상기 제1 DLL 클럭신호와 서로 반대 위상을 가지는 제2 DLL 클럭신호를 출력하기 위한 클럭신호 선택수단;
    상기 클럭신호 선택수단의 출력신호에 출력인에이블 리셋신호를 동기화시켜 클럭카운터 리셋신호를 생성하기 위한 리셋신호 생성수단; 및
    상기 클럭카운터 리셋신호에 응답하여 활성화되고, 상기 제1 DLL 클럭신호와 외부 클럭신호를 카운팅하여 읽기명령과 동작 주파수에 대응하는 출력인에이블 신호를 생성하기 위한 출력인에이블신호 생성수단
    을 구비하는 출력 인에이블 신호 생성회로.
  7. 제6항에 있어서,
    상기 출력인에이블신호 생성수단은,
    상기 클럭카운터 리셋신호에 응답하여 활성화되고, 상기 제1 DLL 클럭신호를 초기 카운팅 값에서 부터 카운팅하기 위한 클럭카운팅수단;
    상기 클럭카운터 리셋신호를 모델링된 시간만큼 지연시켜 외부 클럭카운터 리셋신호를 출력하기 위한 지연 모델수단;
    상기 외부 클럭카운터 리셋신호에 응답하여 활성화되고 상기 외부 클럭신호를 카운팅하기 위한 외부클럭 카운팅수단;
    상기 읽기명령에 응답하여 상시 외부클럭 카운팅수단의 출력 값을 래칭하기 위한 래칭수단; 및
    상기 클럭카운팅수단의 출력 값과 상기 래칭수단의 출력 값을 비교하여 상기 출력인에이블 신호를 출력하기 위한 비교부를 구비하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  8. 제6항에 있어서,
    상기 클럭신호 선택수단은,
    상기 테스트 모드와 상기 노말 모드에 대응하는 선택신호를 생성하기 위한 선택신호 생성부와,
    상기 선택신호에 응답하여 상기 제1 및 제2 DLL 클럭신호 중 어느 하나를 출 력하기 위한 클럭선택부를 구비하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  9. 제6항에 있어서,
    상기 클럭신호 선택수단은 상기 노말 모드에서 동작 주파수에 따라 제1 또는 제2 DLL 클럭신호를 선택하여 출력하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  10. 제9항에 있어서,
    상기 동작 주파수는 카스 레이턴시 정보에 대응하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  11. 제6항에 있어서,
    상기 리셋신호 생성수단은,
    상기 클럭신호 선택수단의 출력신호에 출력인에이블 리셋신호를 동기화시키기 위한 동기화부와,
    상기 동기화부의 출력신호를 상기 클럭카운터 리셋신호로서 출력하기 위한 출력부를 구비하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  12. 동작 주파수에 따라 DLL 클럭신호의 제1 에지에 응답하여 출력인에이블 리셋신호를 동기화시키기 위한 제1 동기화수단;
    상기 동작 주파수에 따라 상기 DLL 클럭신호의 제2 에지에 응답하여 상기 출력인에이블 리셋신호를 동기화시키기 위한 제2 동기화수단; 및
    상기 제1 또는 제2 동기화부의 출력신호인 클럭카운터 리셋신호에 응답하여 활성화되고, 상기 DLL 클럭신호와 외부 클럭신호를 카운팅하여 읽기명령과 상기 동작 주파수에 대응하는 출력인에이블 신호를 생성하기 위한 출력인에이블신호 생성수단
    을 구비하는 출력 인에이블 신호 생성회로.
  13. 제12항에 있어서,
    상기 출력인에이블신호 생성수단은,
    상기 클럭카운터 리셋신호에 응답하여 활성화되고, 상기 DLL 클럭신호를 초기 카운팅 값에서 부터 카운팅하기 위한 클럭카운팅수단;
    상기 클럭카운터 리셋신호를 모델링된 시간만큼 지연시켜 외부 클럭카운터 리셋신호를 출력하기 위한 지연 모델수단;
    상기 외부 클럭카운터 리셋신호에 응답하여 활성화되고 상기 외부 클럭신호 를 카운팅하기 위한 외부클럭 카운팅수단;
    상기 읽기명령에 응답하여 상시 외부클럭 카운팅수단의 출력 값을 래칭하기 위한 래칭수단; 및
    상기 클럭카운팅수단의 출력 값과 상기 래칭수단의 출력 값을 비교하여 상기 출력인에이블 신호를 출력하기 위한 비교부를 구비하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  14. 제12항에 있어서,
    상기 동작 주파수에 따라 상기 DLL 클럭신호를 상기 제1 또는 제2 동기화수단에 전달하기 위한 경로선택수단을 더 구비하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  15. 제12항에 있어서,
    상기 동작 주파수는 카스 레이턴시 정보에 대응하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  16. 제14항에 있어서,
    테스트 모드 또는 노말 모드에서 상기 경로선택수단의 출력 경로를 선택하기 위한 선택신호를 생성하는 선택신호 생성수단을 더 구비하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  17. 제16항에 있어서,
    상기 선택신호 생성수단은 상기 동작 주파수에 대응하여 상기 선택신호를 생성하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
  18. 제13항에 있어서,
    상기 제1 및 제2 동기화수단의 출력신호를 입력받아 상기 클럭카운팅수단을 리셋하기 위한 클럭카운터 리셋신호를 출력하는 출력수단을 더 구비하는 것을 특징으로 하는 출력 인에이블 신호 생성회로.
KR1020080111169A 2008-11-10 2008-11-10 출력 인에이블 신호 생성회로 Expired - Fee Related KR100967112B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080111169A KR100967112B1 (ko) 2008-11-10 2008-11-10 출력 인에이블 신호 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111169A KR100967112B1 (ko) 2008-11-10 2008-11-10 출력 인에이블 신호 생성회로

Publications (2)

Publication Number Publication Date
KR20100052240A KR20100052240A (ko) 2010-05-19
KR100967112B1 true KR100967112B1 (ko) 2010-07-05

Family

ID=42277634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111169A Expired - Fee Related KR100967112B1 (ko) 2008-11-10 2008-11-10 출력 인에이블 신호 생성회로

Country Status (1)

Country Link
KR (1) KR100967112B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101198136B1 (ko) 2010-07-05 2012-11-12 에스케이하이닉스 주식회사 반도체 장치의 데이터 전달 회로
US12315552B2 (en) * 2022-04-18 2025-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Word line delay interlock circuit for write operation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066203A (ko) * 2004-12-13 2006-06-16 삼성전자주식회사 반도체 메모리 장치의 컬럼 선택선 신호 생성 장치
KR100761401B1 (ko) 2006-09-28 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066203A (ko) * 2004-12-13 2006-06-16 삼성전자주식회사 반도체 메모리 장치의 컬럼 선택선 신호 생성 장치
KR100761401B1 (ko) 2006-09-28 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20100052240A (ko) 2010-05-19

Similar Documents

Publication Publication Date Title
KR100988809B1 (ko) 반도체 메모리 장치 및 출력인에이블 신호 생성 방법
US7404018B2 (en) Read latency control circuit
KR101004665B1 (ko) 반도체 메모리 장치 및 출력 인에이블 신호 생성 방법
US20100052739A1 (en) Device and control method of device
JP2005276396A (ja) メモリインターフェイス制御回路
KR20140080382A (ko) 파라미터를 제어할 수 있는 테스트를 수행하는 반도체메모리장치 및 반도체시스템
JP2009158084A (ja) 半導体メモリ素子及びその動作方法
US8108709B2 (en) Output enable signal generation circuit for semiconductor memory device
CN110349606B (zh) 半导体存储器件及其操作方法
US8446785B2 (en) Latency control circuit, latency control method thereof, and semiconductor memory device including the same
KR100967112B1 (ko) 출력 인에이블 신호 생성회로
KR101092995B1 (ko) 반도체 메모리 장치와 그의 구동 방법
JP5005928B2 (ja) インタフェース回路及びそのインタフェース回路を備えた記憶制御装置
KR101004686B1 (ko) 반도체 메모리 장치와 그의 구동 방법
US9001612B2 (en) Semiconductor memory device and operation method thereof
CN116230061A (zh) 用于延迟测量初始化的设备及方法
KR101018689B1 (ko) 반도체 메모리 장치와 시스템 구동 방법
KR101096222B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR100921828B1 (ko) 반도체 소자와 그의 구동 방법
KR102119078B1 (ko) 출력 인에이블 신호 생성 회로
CN1983446A (zh) 内存控制器及其控制方法
KR20080063877A (ko) 반도체 메모리 소자
JP5477013B2 (ja) 集積回路
TW202429452A (zh) 控制電路以及半導體記憶裝置
TW201503123A (zh) 半導體裝置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130624

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130624

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000