KR100972780B1 - Solar cell and manufacturing method - Google Patents
Solar cell and manufacturing method Download PDFInfo
- Publication number
- KR100972780B1 KR100972780B1 KR1020080018573A KR20080018573A KR100972780B1 KR 100972780 B1 KR100972780 B1 KR 100972780B1 KR 1020080018573 A KR1020080018573 A KR 1020080018573A KR 20080018573 A KR20080018573 A KR 20080018573A KR 100972780 B1 KR100972780 B1 KR 100972780B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon layer
- layer
- solar cell
- forming
- crystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
박막형 실리콘 태양전지의 제조방법이 개시된다. 본 발명에 따른 태양전지 제조방법은 (a) 기판(100) 상에 제1 전극층(120)을 형성하는 단계; (b) 제1 전극층 상(120)에 제1 비정질 실리콘층(130)을 형성하는 단계; (c) 제1 비정질 실리콘층(130) 상에 제2 비정질 실리콘층(140)을 형성하는 단계; (d) 제2 비정질 실리콘층(140) 상에 제3 비정질 실리콘층(150)을 형성하는 단계; (e) 제1 내지 제3 비정질 실리콘층(130, 140, 150)을 결정화시켜 제1 내지 제3 결정질 실리콘층(135, 145, 155)을 형성하는 단계; (f) 제1 내지 제3 결정질 실리콘층(135, 145, 155)을 식각하여 복수개의 단위셀을 형성하는 단계; (g) 제1 내지 제3 결정질 실리콘층(135, 145, 156)을 식각하여 제1 전극층(122)을 노출시키는 제1 컨택홀(160)을 형성하는 단계; (h) 마스크층(170)을 형성하는 단계; (i) 마스크층(170)을 식각하여 제3 결정질 실리콘층(155)을 노출시키는 제2 컨택홀(180)을 형성하는 단계; 및 (j) 제2 전극층(190)을 형성하는 단계를 포함한다.Disclosed is a method of manufacturing a thin film silicon solar cell. The solar cell manufacturing method according to the present invention comprises the steps of (a) forming a first electrode layer 120 on the substrate 100; (b) forming a first amorphous silicon layer 130 on the first electrode layer 120; (c) forming a second amorphous silicon layer 140 on the first amorphous silicon layer 130; (d) forming a third amorphous silicon layer 150 on the second amorphous silicon layer 140; (e) crystallizing the first to third amorphous silicon layers 130, 140 and 150 to form the first to third crystalline silicon layers 135, 145 and 155; (f) etching the first to third crystalline silicon layers 135, 145 and 155 to form a plurality of unit cells; (g) etching the first to third crystalline silicon layers 135, 145 and 156 to form a first contact hole 160 exposing the first electrode layer 122; (h) forming a mask layer 170; (i) etching the mask layer 170 to form a second contact hole 180 exposing the third crystalline silicon layer 155; And (j) forming the second electrode layer 190.
태양전지, 실리콘, 결정질 실리콘, 직렬 연결, 금속, 금속 실리사이드 Solar cell, silicon, crystalline silicon, series connection, metal, metal silicide
Description
본 발명은 박막형 실리콘 태양전지 및 그 제조방법에 관한 것이다. 보다 상세하게는 태양전지를 구성하는 복수개의 단위셀간의 직렬 연결시 n형 실리콘층에 연결되는 전극층으로 투명 전도층 대신에 금속 실리사이드층이 적용되는 태양전지 및 그 제조방법에 관한 것이다. The present invention relates to a thin film silicon solar cell and a method of manufacturing the same. More specifically, the present invention relates to a solar cell and a method of manufacturing the same, wherein a metal silicide layer is applied as an electrode layer connected to an n-type silicon layer when the plurality of unit cells constituting the solar cell are connected in series.
태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심 소자로 현재 우주에서부터 가정에 이르기까지 그 응용 범위가 매우 넓다. Solar cells are a key component of solar power, which converts sunlight directly into electricity, and its application ranges from space to home.
태양전지는 기본적으로 pn 접합으로 구성된 다이오드로서 그 동작원리는 다음과 같다. 태양전지의 pn 접합에 반도체의 에너지 밴드 갭보다 큰 에너지를 가진 태양광이 입사되면 전자-정공 쌍이 생성되고, 이들 전자-정공이 pn 접합부에 형성된 전기장에 의해 전자는 n층으로 정공은 p층으로 이동함에 따라 pn간에 광기전력이 발생하게 되는데, 이때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산하게 된다.A solar cell is basically a diode composed of a pn junction and its operation principle is as follows. When solar light having energy greater than the energy band gap of a semiconductor is incident on a pn junction of a solar cell, electron-hole pairs are generated, and electrons are n-layers and holes are p-layers by an electric field formed at the pn junction. As it moves, photovoltaic power is generated between pn. At this time, if a load or a system is connected to both ends of the solar cell, current flows to produce power.
태양전지는 광 흡수층으로 사용되는 물질에 따라 다양하게 구분되는데, 광 흡수층으로 실리콘을 이용하는 실리콘계 태양전지가 대표적이다. 실리콘계 태양전지는 기판형[단결정(single crystal), 다결정(poly crystal)] 태양전지와 박막형[비정질(amorphous), 다결정(poly crystal)] 태양전지로 구분된다. 이외에도 태양전지의 종류에는 CdTe나 CIS(CuInSe2)의 화합물 박막 태양전지, III-V족 태양전지, 염료감응 태양전지, 유기 태양전지 등을 들 수 있다.Solar cells are variously classified according to materials used as light absorbing layers, and silicon-based solar cells using silicon as light absorbing layers are typical. Silicon-based solar cells are classified into substrate type (single crystal, poly crystal) solar cells and thin film type (amorphous, poly crystal) solar cells. Other types of solar cells include CdTe and CIS (CuInSe 2 ) compound thin film solar cells, III-V solar cells, dye-sensitized solar cells, organic solar cells, and the like.
단결정 실리콘 기판형 태양전지는 다른 종류의 태양전지에 비해서 변환 효율이 월등히 높다는 장점이 있지만 단결정 실리콘 웨이퍼를 사용함에 따라 제조 단가가 높다는 치명적인 단점이 있다. 다결정 실리콘 기판형 태양전지 역시 단결정 실리콘 기판형 태양전지보다는 제조 단가가 저렴할 수 있지만, 벌크 상태의 원재료로부터 태양전지를 만드는 점은 단결정 실리콘 기판형 태양전지와 다를 바 없기 때문에, 원재료비가 비싸고 공정 자체가 복잡하여 제조 단가 절감에 한계가 있을 수 밖에 없다. The single crystal silicon substrate type solar cell has an advantage of significantly higher conversion efficiency than other types of solar cells, but has a fatal disadvantage of high manufacturing cost by using a single crystal silicon wafer. The polycrystalline silicon substrate type solar cell may also be cheaper to manufacture than the monocrystalline silicon type substrate solar cell. However, since the solar cell is made from bulk raw materials, the cost of raw materials is high and the process itself is expensive. Due to the complexity, there is a limit in manufacturing cost reduction.
이와 같은 기판형 태양전지의 문제점을 해결하기 위한 방안으로 유리와 같은 기판 위에 광흡수층인 실리콘을 박막 형태로 증착하여 사용함으로써 제조 단가를 획기적으로 낮출 수 있는 박막형 실리콘 태양전지가 주목을 받고 있다. 박막형 실리콘 태양전지는 기판형 실리콘 태양전지의 약 1/100에 해당되는 두께만으로도 태양전지의 제조가 가능하다.In order to solve the problems of the substrate-type solar cell, a thin-film silicon solar cell that can significantly lower the manufacturing cost by using a thin film of silicon as the light absorption layer on a substrate such as glass is attracting attention. Thin-film silicon solar cells can be manufactured with a solar cell having a thickness of about 1/100 of the substrate-type silicon solar cell.
박막형 실리콘 태양전지 중 가장 처음 개발되고 현재 주택용 등에 보급되기 시작한 것이 비정질 실리콘 박막형 태양전지이다. 비정질 실리콘 태양전지는 비정 질 실리콘을 화학 기상 증착(chemical vapor deposition)법에 의해 형성할 수 있어서 대량 생산에 적합하고 제조 단가가 저렴한 대신에 비정질 실리콘 내에 다량으로 존재하는 실리콘 원자의 댕글링 본드(dangling bond) 때문에 변환 효율이 기판형 실리콘 태양전지에 비해 너무 낮다는 문제점이 있다. 또한, 비정질 실리콘 태양전지는 수명이 비교적 짧고 사용함에 따라 효율이 감소하는 열화 현상이 나타나는 문제점이 있다.Amorphous silicon thin film solar cells are the first among thin film silicon solar cells that have been developed and are now being used for home use. Amorphous silicon solar cells can form amorphous silicon by chemical vapor deposition, which is suitable for mass production and inexpensive to manufacture, dangling bonds of silicon atoms present in large quantities in amorphous silicon. bond), the conversion efficiency is too low compared to the substrate-type silicon solar cell. In addition, the amorphous silicon solar cell has a problem in that a deterioration phenomenon of decreasing efficiency with use of a relatively short lifespan appears.
상기와 같은 문제를 가지고 있는 비정질 실리콘 박막형 태양전지의 단점을 보완하기 위하여 개발된 것이 결정질(crystalline) 실리콘 박막형 태양전지이다. 결정질 실리콘 박막형 태양전지는 광흡수층으로 결정질 실리콘을 사용하기 때문에 광흡수층으로 비정질 실리콘을 사용하는 비정질 실리콘 박막형 태양전지보다 태양전지의 특성이 우수하다. The crystalline silicon thin film solar cell was developed to supplement the disadvantage of the amorphous silicon thin film solar cell having the above problems. Since the crystalline silicon thin film solar cell uses crystalline silicon as the light absorbing layer, the characteristics of the solar cell are superior to those of the amorphous silicon thin film solar cell using amorphous silicon as the light absorbing layer.
그러나, 결정질 실리콘 박막형 태양전지는 모듈화하기가 용이하지 않다는 문제점이 있었다. 결정질 실리콘 박막형 태양전지의 최종 완성 제품은 글래스 기판 상에 n형 실리콘층, i형 실리콘층, p형 실리콘층이 순차적으로 적층되어 있는 복수개의 단위셀로 이루어지고, 단위셀간에 전극층을 통하여 n형(p형) 실리콘층과 p형(n형) 실리콘층이 전기적으로 서로 직렬 연결되어 있는 구조를 취하고 있다. 이때, n형 실리콘층에 전압을 인가하기 위하여 n형 실리콘층의 하부에 형성되는 전극층은 태양전지의 작동 원리상 ITO(Indium Tin Oxide)와 같은 투명 전도성 물질로 구성되어야 한다. 그러나, 통상적으로 투명 전도성 물질은 온도가 높아지면 열화되기 때문에 결정질 실리콘 박막형 태양전지에는 사용할 수 없는 문제점이 있었다. 즉, 결정질 실리콘 박막형 태양전지를 제조하기 위해서는 비정질 실리콘을 형성한 후 이를 600℃ 이상의 온도에서 결정화시키는 공정을 거쳐야 하는데 상기 온도에서 투명 전도성 물질은 특성이 저하되어 그 결과 태양전지의 제반 특성을 저하시키는 문제점이 있었다.However, there is a problem that the crystalline silicon thin film solar cell is not easy to modularize. The final finished product of the crystalline silicon thin film solar cell is composed of a plurality of unit cells in which an n-type silicon layer, an i-type silicon layer, and a p-type silicon layer are sequentially stacked on a glass substrate, and the n-type is formed through an electrode layer between unit cells. The (p-type) silicon layer and the p-type (n-type) silicon layer have a structure in which they are electrically connected in series with each other. In this case, in order to apply a voltage to the n-type silicon layer, the electrode layer formed under the n-type silicon layer should be made of a transparent conductive material such as ITO (Indium Tin Oxide). However, there is a problem in that the transparent conductive material generally deteriorates when the temperature is increased, so that it cannot be used in the crystalline silicon thin film solar cell. That is, in order to manufacture a crystalline silicon thin film solar cell, it is required to form amorphous silicon and then crystallize it at a temperature of 600 ° C. or higher. There was a problem.
이에 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 복수개의 단위셀간의 직렬 연결시 n형 실리콘층에 연결되는 전극층으로 투명 전도층 대신에 금속 실리사이드층을 사용하는 결정질 실리콘 박막형 태양전지 및 그 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, a crystalline silicon thin film type solar cell using a metal silicide layer instead of a transparent conductive layer as an electrode layer connected to the n-type silicon layer in series connection between a plurality of unit cells Its purpose is to provide a battery and a method of manufacturing the same.
또한, 본 발명은 n형 실리콘층에 연결되는 전극층으로 투명 전도층 대신에 금속 실리사이드층을 사용함으로써 제조 과정에서 제반 특성이 저하되지 않는 결정질 실리콘 박막형 태양전지 및 그 제조방법을 제공함에 그 목적이 있다.In addition, an object of the present invention is to provide a crystalline silicon thin-film solar cell and a method of manufacturing the same by using a metal silicide layer instead of a transparent conductive layer as an electrode layer connected to the n-type silicon layer in the manufacturing process. .
상술한 목적을 달성하기 위하여, 본 발명에 따른 태양전지 제조방법은 (a) 기판 상에 제1 전극층을 형성하는 단계; (b) 상기 제1 전극층 상에 제1 비정질 실리콘층을 형성하는 단계; (c) 상기 제1 비정질 실리콘층 상에 제2 비정질 실리콘층을 형성하는 단계; (d) 상기 제2 비정질 실리콘층 상에 제3 비정질 실리콘층을 형성하는 단계; (e) 상기 제1 내지 제3 비정질 실리콘층을 결정화시켜 제1 내지 제3 결정질 실리콘층을 형성하는 단계; (f) 상기 제1 내지 제3 결정질 실리콘층을 식각하여 복수개의 단위셀을 형성하는 단계; (g) 상기 제1 내지 제3 결정질 실리콘층을 식각하여 상기 제1 전극층을 노출시키는 제1 컨택홀을 형성하는 단계; (h) 마스크층을 형성하는 단계; (i) 상기 마스크층을 식각하여 상기 제3 결정질 실리콘층을 노출시키는 제2 컨택홀을 형성하는 단계; 및 (j) 제2 전극층을 형성하는 단계를 포 함하는 것을 특징으로 한다.In order to achieve the above object, a solar cell manufacturing method according to the present invention comprises the steps of (a) forming a first electrode layer on a substrate; (b) forming a first amorphous silicon layer on the first electrode layer; (c) forming a second amorphous silicon layer on the first amorphous silicon layer; (d) forming a third amorphous silicon layer on the second amorphous silicon layer; (e) crystallizing the first to third amorphous silicon layers to form first to third crystalline silicon layers; (f) etching the first to third crystalline silicon layers to form a plurality of unit cells; (g) etching the first to third crystalline silicon layers to form a first contact hole exposing the first electrode layer; (h) forming a mask layer; (i) etching the mask layer to form a second contact hole exposing the third crystalline silicon layer; And (j) forming a second electrode layer.
상기 제1 및 제2 전극층은 Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu 중 어느 하나 또는 둘 이상의 금속을 포함할 수 있다.The first and second electrode layers may include any one or two or more metals of Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu.
상기 비정질 실리콘층의 형성 방법에는 화학 기상 증착법을 포함할 수 있다.The method of forming the amorphous silicon layer may include a chemical vapor deposition method.
상기 비정질 실리콘층의 결정화 방법에는 고상 결정화법 및 금속유도 결정화법을 포함할 수 있다.Crystallization of the amorphous silicon layer may include a solid phase crystallization method and a metal induced crystallization method.
상기 (f) 단계에서 상기 결정질 실리콘층의 식각 방법에는 레이저 식각법을 포함할 수 있다. In the step (f), the etching method of the crystalline silicon layer may include a laser etching method.
상기 (e) 단계에서 상기 제1 전극층과 상기 제1 비정질 실리콘층의 경계 영역에는 금속 실리사이드층이 형성될 수 있다.In the step (e), a metal silicide layer may be formed in the boundary region between the first electrode layer and the first amorphous silicon layer.
상기 (j) 단계를 통하여 상기 (f) 단계에서 형성된 복수개의 단위셀 중 임의의 단위셀의 제1 결정질 실리콘층과 그 인접셀의 제3 결정질 실리콘층이 연결되고, 상기 임의의 단위셀의 제3 결정질 실리콘층과 그 인접셀의 제1 결정질 실리콘층이 연결될 수 있다.The first crystalline silicon layer of any unit cell of the plurality of unit cells formed in the step (f) is connected to the third crystalline silicon layer of the adjacent cell through the step (j), and the first unit cell of the arbitrary unit cell is connected. The tricrystalline silicon layer and the first crystalline silicon layer of the adjacent cell may be connected.
상기 기판의 표면을 텍스쳐링 처리하는 단계를 더 포함할 수 있다.The method may further include texturing the surface of the substrate.
상기 기판 상에 반사 방지층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming an anti-reflection layer on the substrate.
그리고 상술한 목적을 달성하기 위하여, 본 발명에 다른 태양전지는 기판 상에 제1 실리콘층, 제2 실리콘층 및 제3 실리콘층이 순차적으로 적층되어 있는 복수개의 단위셀로 이루어지며, 상기 제1 실리콘층은 그 하부에 형성되어 있는 도전체 패턴과 전기적으로 연결되는 것을 특징으로 한다.In order to achieve the above object, a solar cell according to the present invention is composed of a plurality of unit cells in which a first silicon layer, a second silicon layer and a third silicon layer are sequentially stacked on a substrate, the first cell The silicon layer is characterized in that it is electrically connected to the conductor pattern formed below.
상기 기판은 유리 및 플라스틱을 포함할 수 있다.The substrate may comprise glass and plastic.
상기 제1 실리콘층은 n형 실리콘층이고 상기 제3 실리콘층은 p형 실리콘층일 수 있다.The first silicon layer may be an n-type silicon layer and the third silicon layer may be a p-type silicon layer.
상기 제1 내지 제3 실리콘층은 결정질 실리콘층일 수 있다.The first to third silicon layers may be crystalline silicon layers.
상기 도전체 패턴은 금속 또는 금속 실리사이드를 포함할 수 있다.The conductor pattern may include metal or metal silicide.
상기 복수개의 단위셀 중 임의의 단위셀의 제1 실리콘층과 그 인접셀의 제3 실리콘층이 연결되고, 상기 임의의 단위셀의 제3 실리콘층과 그 인접셀의 제1 실리콘층이 연결될 수 있다.The first silicon layer of any unit cell of the plurality of unit cells and the third silicon layer of the adjacent cell may be connected, and the third silicon layer of the arbitrary unit cell and the first silicon layer of the adjacent cell may be connected. have.
본 발명에 따르면, n형 실리콘층에 연결되는 전극층으로 투명 전도층 대신에 금속 실리사이드층을 사용함으로써 결정질 실리콘 박막형 태양전지의 제조 과정에서 태양 전지의 제반 특성이 저하되지 않는 효과가 있다.According to the present invention, by using a metal silicide layer instead of a transparent conductive layer as an electrode layer connected to the n-type silicon layer, there is an effect that various characteristics of the solar cell are not deteriorated in the manufacturing process of the crystalline silicon thin film type solar cell.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현 될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나 지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일 또는 유사한 기능을 지칭한다. DETAILED DESCRIPTION The following detailed description of the invention refers to the accompanying drawings that show, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different but need not be mutually exclusive. For example, certain shapes, structures, and characteristics described herein may be embodied in other embodiments without departing from the spirit and scope of the invention with respect to one embodiment. In addition, it is to be understood that the location or arrangement of individual components within each disclosed embodiment may be changed without departing from the spirit and scope of the invention. The following detailed description, therefore, is not to be taken in a limiting sense, and the scope of the present invention is defined only by the appended claims, along with the full range of equivalents to which such claims are entitled. Like reference numerals in the drawings refer to the same or similar functions throughout the several aspects.
이하 첨부된 도면을 참조하여 본 발명의 구성을 상세하게 설명하도록 한다.Hereinafter, the configuration of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1k는 본 발명의 일 실시예에 따른 태양전지 제조방법의 구성을 나타내는 도면이다. 참고로 상기 각 도면에서 하부 도면은 각 단계별 단면도이고 상부 도면은 평면도로서 편의상 태양전지의 전체 면적 중에서 일부만을 나타낸 것이다.1A to 1K are views illustrating a configuration of a solar cell manufacturing method according to an embodiment of the present invention. For reference, in the above drawings, the bottom view is a cross-sectional view of each step, and the top view is a plan view showing only a part of the total area of the solar cell for convenience.
먼저, 도 1a를 참조하면, 태양전지의 제조 과정의 첫 단계로써 기판(100) 상에 반사 방지층(110)을 형성한다.First, referring to FIG. 1A, an
태양전지에 있어서 기판(100)은 태양광의 흡수를 위하여 투명 재질로 이루어지는 것이 바람직하며 예를 들어, 유리 및 투명 플라스틱을 포함할 수 있다. 이때, 기판(100)의 표면은 요철(roughness; 미도시)이 형성되도록 텍스쳐링(texturing) 처리하는 것이 바람직하다. 이는 태양전지의 기판 표면에서 반사되는 빛을 줄이고 빛이 태양전지 내부로 입사할 때 빛을 산란시킴으로써 빛이 태양전지 내부를 통과하는 유효 길이가 증가됨에 따라 빛 흡수율이 향상되어 출력 전류를 증가시키기 위함이다. In the solar cell, the
반사 방지층(110)은 기판(100)을 통하여 입사된 빛이 실리콘층에 흡수되지 못하고 바로 외부로 반사됨으로써 태양전지의 효율을 저하시키는 현상을 방지하는 역할을 한다. 반사 방지층(110)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 반사 방지층(110)의 형성 방법으로는 저압 화학기상 증착법(Low Pressure Chemical Vapor Deposition; LPCVD) 및 플라즈마 화학기상 증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD) 등을 포함할 수 있다.The
다음으로, 도 1b를 참조하면, 반사 방지층(110) 상에 제1 금속층(120)을 소정 형상의 패턴 형태로 형성한다. 하술 하겠지만 제1 금속층(120)은 n형 실리콘층(130)에 연결되는 전극층의 역할을 하며, 이를 위하여 제1 금속층(120)은 제1 컨택홀(160)이 형성되는 위치에 형성된다.Next, referring to FIG. 1B, the
제1 금속층(120)은 Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu 중 어느 하나 또는 둘 이상의 금속을 포함하는 것이 바람직하다. 제1 금속층(120)의 형성 방법으로는 잉크젯 인쇄법(ink jet printing), 스크린 인쇄법(screen printing), 증발법(evaporation) 또는 스퍼터링법(sputtering)과 같은 물리 기상 증착법(Physical Vapor Deposition; PVD) 등을 사용할 수 있다. 제1 전극층(120)의 패터닝 방법으로는 습식 식각법, 레이저 스크라이빙법(laser scribing)을 포함하는 건식 식각법 등을 사용할 수 있다.The
다음으로, 도 1c 내지 도 1e를 참조하면, 제1 금속층(120) 상에 n형 비정질 실리콘층(130), i형(intrinsic) 비정질 실리콘층(140), p형 비정질 실리콘층(150)을 순차적으로 형성한다. 1C to 1E, the n-type
상기 비정질 실리콘층(130, 140, 150)의 형성 방법으로는 LPCVD법, PECVD법, 열선 화학기상 증착(Hot Wire Chemical Vapor Deposition; HWCVD)법 등과 같은 화학 기상 증착법 등을 포함할 수 있다. 상기 비정질 실리콘층(130, 140, 150)의 각 층의 두께는 박막형 실리콘 태양전지에서 통상적으로 채택하고 있는 두께를 적용할 수 있다. The amorphous silicon layers 130, 140, and 150 may be formed by chemical vapor deposition such as LPCVD, PECVD, hot wire chemical vapor deposition (HWCVD), or the like. The thickness of each layer of the amorphous silicon layers 130, 140, and 150 may be a thickness generally adopted in a thin film silicon solar cell.
n형 비정질 실리콘층(130)은 비정질 실리콘층을 형성하는 과정 중에 n형 도펀트를 인시츄(in-situ) 도핑하여 형성하는 것이 바람직하다. n형 도펀트로는 인(P)을 사용하는 것이 바람직하다. 도핑 농도는 박막형 실리콘 태양전지에서 통상적으로 채택하고 있는 도핑 농도를 적용할 수 있다. The n-type
p형 비정질 실리콘층(150) 역시 비정질 실리콘층을 형성하는 과정 중에 p형 도펀트를 인시츄(in-situ) 도핑하여 형성하는 것이 바람직하다. p형 도펀트로는 붕소(B)을 사용하는 것이 바람직하다. 도핑 농도는 상술한 n형 비정질 실리콘층(130) 형성시와 동일하다.The p-type
다음으로, 도 1f를 참조하면, n형, i형, p형 비정질 실리콘층(130, 140, 150)을 결정화 열처리하여 n형, i형, p형 결정질 실리콘층(135, 145, 155)을 형성한다. 이로써 n형 결정질 실리콘층(135), i형 결정질 실리콘층(145), p형 결정질 실리콘층(155)이 순차적으로 적층되어 있는 박막형 결정질 실리콘 태양전지용 n-i-p 구조가 완성된다.Next, referring to FIG. 1F, the n-type, i-type, and p-type amorphous silicon layers 130, 140, and 150 are crystallized and heat treated to form n-type, i-type, and p-type crystalline silicon layers 135, 145, and 155. Form. This completes the n-i-p structure for the thin film crystalline silicon solar cell in which the n-type
비정질 실리콘층의 결정화 방법은 고상 결정화법(Solid Phase Crystallization, SPC)을 사용하는 것이 좋다. 이 경우 결정화 온도는 600~700℃ 범위 내인 것이 바람직하다. 결정화 온도를 SPC법을 사용하는 경우보다 더 낮추기 위해서는 금속 촉매를 이용하여 비정질 실리콘을 결정화시키는 방식인 금속유도 결정화법(Metal Induced Crystallization; MIC)을 사용할 수도 있다.It is preferable to use solid phase crystallization (SPC) as the method for crystallizing the amorphous silicon layer. In this case, the crystallization temperature is preferably in the range of 600 ~ 700 ℃. In order to lower the crystallization temperature than using the SPC method, metal induced crystallization (MIC), which is a method of crystallizing amorphous silicon using a metal catalyst, may be used.
한편, 비정질 실리콘층의 결정화 열처리 단계에서 n형 비정질 실리콘층(130)과 p형 비정질 실리콘층(150)에 도핑되어 있던 n형 도펀트와 p형 도펀트의 활성화(activation)도 동시에 진행된다. 이 과정에서 n형 도펀트가 확산하여 제i형 결정질 실리콘층이 실제로는 no 결정질 실리콘층이 될 수 있다. 태양전지에서 빛 흡수층으로 또는 no(또는 po) 실리콘층보다 절연성이 우수한 i형(진성, intrinsic) 실리콘층을 사용하는 것이 성능 면에서 더 우수하기 때문에 상기 확산 현상으로 인하여 태양전지의 성능을 저하시킬 수 있다. 이를 방지하기 위해서는 도 1d의 단계에서 i형 비정질 실리콘층(140) 형성시 전혀 도핑을 하지 않는 것이 아니라 실제로는 낮은 농도의 p형 도펀트가 도핑된 po 비정질 실리콘층을 형성하는 것이 더 바람직할 수 있다.Meanwhile, activation of the n-type dopant and the p-type dopant, which are doped in the n-type
또한, 비정질 실리콘층의 결정화 열처리 단계에서 제1 금속층(120)과 n형 비정질 실리콘층(130)이 반응하여 제1 금속층(120)은 금속 실리사이드층(122)으로 상 변화(phase change)된다. 따라서, 본 발명에서 최종적으로 n형 결정질 실리콘층(135)과 직접 접촉하여 연결되는 전극층은 금속 실리사이드층(122)이 된다.In addition, in the crystallization heat treatment step of the amorphous silicon layer, the
다음으로, 도 1g를 참조하면, n형, i형, p형 결정질 실리콘층(135, 145, 155)을 식각하여 태양전지를 구성하는 복수개의 단위셀을 형성한다. 이 단계에서 복수개의 단위셀은 서로 전기적으로 격리된다. 복수개의 단위셀 형성을 위한 상기 결정질 실리콘층(135, 145, 155)의 식각 방법으로는 건식 식각법의 일종인 레이저 스크라이빙법(laser scribing)을 사용하는 것이 바람직하다.Next, referring to FIG. 1G, n-type, i-type, and p-type crystalline silicon layers 135, 145, and 155 are etched to form a plurality of unit cells constituting a solar cell. In this step, the plurality of unit cells are electrically isolated from each other. As an etching method of the crystalline silicon layers 135, 145, and 155 for forming a plurality of unit cells, laser scribing, which is a kind of dry etching, may be used.
다음으로, 도 1h 내지 도 1k를 참조하면, 분리된 복수개의 단위셀간을 전기적으로 연결하기 위한 공정이 진행된다.Next, referring to FIGS. 1H-1K, a process for electrically connecting a plurality of separated unit cells is performed.
도 1h를 참조하면, n형, i형, p형 결정질 실리콘층(135, 145, 155)을 식각하여 제1 컨택홀(160)을 형성한다. 제1 컨택홀(160)은 복수개의 단위셀간의 n형 실리콘층과 그 인접셀의 p형 실리콘층을 연결하기 위하여 n형 실리콘층을 노출시키는 역할을 한다. 물론, 본 발명에서는 제1 컨택홀(160) 형성을 통하여 n형 결정질 실리콘층(135)과 접촉하면서 연결되어 있는 금속 실리사이드층(122)도 동시에 노출된다. 제1 컨택홀(160) 형성을 위한 상기 결정질 실리콘층(135, 145, 155)의 식각 방법으로는 습식 식각법, 레이저 스크라이빙법을 포함하는 건식 식각법 등을 사용할 수 있다. 이때, n형 결정질 실리콘층(135)의 식각 과정에서 금속 실리사이드층(122)이 식각 정지층(etching stop layer)의 역할을 할 수 있다. Referring to FIG. 1H, the
다음으로, 도 1i를 참조하면, 도 1h의 단계가 완료된 상태에서 마스크층(170)을 전면적으로 형성한다. 마스크층(170)은 제2 컨택홀(180)을 형성하기 위하여 제2 컨택홀(180)이 형성될 영역 이외의 부분을 패시베이션(passivation) 하는 역할을 한다. 마스크층(170)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 레진(regin)을 포함할 수 있다. 마스크층(110)의 형성 방법으로는 LPCVD법, PECVD법, SOD(Spin On Dielectrics) 코팅법 등을 사용할 수 있다.Next, referring to FIG. 1I, the
다음으로, 도 1j를 참조하면, 마스크층(170)을 식각하여 제2 컨택홀(180)을 형성한다. 제2 컨택홀(180)은 복수개의 단위셀간의 n형 실리콘층과 그 인접셀의 p형 실리콘층을 연결하기 위하여 p형 실리콘층을 노출시키는 역할을 한다. 제2 컨택홀(180) 형성을 위한 마스크층(170)의 식각 방법으로는 습식 식각법, 레이저 스크라이빙법을 포함하는 건식 식각법 등을 사용할 수 있다. Next, referring to FIG. 1J, the
다음으로, 도 1k를 참조하면, 도 1j의 단계가 완료된 상태에서 제2 전극층(190)을 전면적으로 형성한 후 패터닝한다. 제2 전극층(190)의 재료는 일반적인 배선용 재료로 사용할 수 있는 것이면 특별히 제한되지 않으나 금속을 사용하는 것이 바람직하다. 제2 전극층(190)의 형성과 패터닝 방법은 상술한 제1 전극층(120)의 경우와 동일하다. Next, referring to FIG. 1K, the
도 1k 단계가 완료되면 본 발명의 일 실시예에 따른 박막형 결정질 실리콘 태양전지(10)가 완성되며 도 2는 태양전지(10)의 구성을 나타내는 평면도이다.When the step 1k is completed, the thin film crystalline silicon
도시한 바와 같이, 태양전지(10)는 기판(100) 상에 n형 결정질 실리콘층(135), i형 결정질 실리콘층(145), p형 결정질 실리콘층(155)이 순차적으로 적층되어 있고, 제1 전극층인 금속 실리사이드층(122) 및 제2 전극층(190)을 통하여 복수개의 단위셀 중 임의의 단위셀의 n형 결정질 실리콘층(135)과 그 인접셀의 p형 결정질 실리콘층(155)이 연결되고, 임의의 단위셀의 p형 결정질 실리콘층(155)과 그 인접셀의 n형 결정질 실리콘층(135)이 연결됨으로써, 복수개의 단위셀은 모두 전기적으로 연결되어 하나의 태양전지(10)로 작동할 수 있게 된다. 특히, 본 발명에서 태양전지(10)는 금속 실리사이드층(122)을 통하여 n형 결정질 실리콘층(135)에 전압이 인가되는 구성을 취함으로써 다음과 같은 장점이 있다.As illustrated, the
(1) n형 실리콘층에 연결되는 전극층으로 투명 전도층을 사용할 필요가 없기 때문에 결정질 실리콘 박막형 태양전지 제조시 비정질 실리콘의 결정화 과정에서 투명 전도층이 열화되어 태양전지의 제반 특성이 저하되는 현상을 방지할 수 있다.(1) Since the transparent conductive layer does not need to be used as an electrode layer connected to the n-type silicon layer, the transparent conductive layer is degraded during the crystallization process of amorphous silicon in the production of crystalline silicon thin film solar cells, thereby deteriorating various characteristics of the solar cell. It can prevent.
(2) 금속 실리사이드층의 저항이 순수 금속의 저항보다도 낮기 때문에 n형 실리콘층과 전극층간의 접촉 저항(contact resistance)이 낮아져서 태양전지의 전력 소모를 줄일 수 있다.(2) Since the resistance of the metal silicide layer is lower than that of pure metal, the contact resistance between the n-type silicon layer and the electrode layer is lowered, thereby reducing the power consumption of the solar cell.
(3) 빛 흡수층으로 비정질 실리콘층보다 전자-정공의 이동도 특성이 훨씬 우수하고 결함 밀도가 낮은 결정질 실리콘 층을 사용하기 때문에 태양전지의 전반적인 특성이 우수하다. 또한, 결정질 실리콘층은 빛 조사에 따른 열화 특성이 없기 때문에 수명 시간 동안 제품의 신뢰성이 높아진다.(3) As the light absorbing layer, the electron-hole mobility characteristics are much better than those of the amorphous silicon layer and the crystalline silicon layer having a low defect density is used, so the overall characteristics of the solar cell are excellent. In addition, since the crystalline silicon layer does not have deterioration characteristics due to light irradiation, the reliability of the product is increased during the life time.
(4) 빛 흡수층으로 낮은 농도로 도핑되어 있는 po 또는 no 실리콘층보다 절연성이 우수한 i형(진성, intrinsic) 실리콘층을 사용하기 때문에 표동(drift) 메카니즘에 의한 전자-전공 수집 특성이 우수하여 태양전지의 성능이 향상된다. (4) Excellent electron-electron collection characteristics due to the drift mechanism because the i-type (intrinsic) silicon layer is used as the light absorbing layer, which has better insulation than the p o or n o silicon layer doped at a low concentration. The performance of the solar cell is improved.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken in conjunction with the present invention. Variations and changes are possible. Such modifications and variations are intended to fall within the scope of the invention and the appended claims.
도 1a 내지 도 1k는 본 발명의 일 실시예에 따른 태양전지 제조방법의 구성을 나타내는 도면.1a to 1k is a view showing the configuration of a solar cell manufacturing method according to an embodiment of the present invention.
도 2는 도 1의 방법에 따라 제조된 태양전지의 구성을 나타내는 평면도.2 is a plan view showing the configuration of a solar cell manufactured according to the method of FIG.
<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>
100: 기판100: substrate
110: 반사 방지층110: antireflection layer
120: 제1 금속층120: first metal layer
122: 금속 실리사이드층122: metal silicide layer
130: n형 비정질 실리콘층130: n-type amorphous silicon layer
135: n형 결정질 실리콘층135: n-type crystalline silicon layer
140: i형 비정질 실리콘층140: i-type amorphous silicon layer
145: i형 결정질 실리콘층145: i-type crystalline silicon layer
150: p형 비정질 실리콘층150: p-type amorphous silicon layer
155: p형 결정질 실리콘층155: p-type crystalline silicon layer
160: 제1 컨택홀160: first contact hole
170: 마스크층170: mask layer
180: 제2 컨택홀180: second contact hole
190: 제2 금속층 190: second metal layer
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018573A KR100972780B1 (en) | 2008-02-28 | 2008-02-28 | Solar cell and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018573A KR100972780B1 (en) | 2008-02-28 | 2008-02-28 | Solar cell and manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090093191A KR20090093191A (en) | 2009-09-02 |
| KR100972780B1 true KR100972780B1 (en) | 2010-07-29 |
Family
ID=41301697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080018573A Expired - Fee Related KR100972780B1 (en) | 2008-02-28 | 2008-02-28 | Solar cell and manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100972780B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101449181B1 (en) * | 2012-12-21 | 2014-10-10 | 주식회사 포스코 | Method for manufacturing amorphous silicon solar cell using laser |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10008713B2 (en) | 2011-05-11 | 2018-06-26 | Gridtential Energy, Inc. | Current collector for lead acid battery |
| US10090515B2 (en) | 2011-05-11 | 2018-10-02 | Gridtential Energy, Inc. | Bipolar hybrid energy storage device |
| US8828582B2 (en) | 2011-05-11 | 2014-09-09 | Gridtential Energy, Inc. | Battery and assembly method |
| KR101505188B1 (en) * | 2014-05-12 | 2015-03-23 | 주식회사 티지오테크 | Solar cell and method for fabricating the same |
| CN118946178A (en) * | 2024-08-22 | 2024-11-12 | 滁州捷泰新能源科技有限公司 | A perovskite/crystalline silicon stacked battery and a preparation method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133358A (en) * | 1990-09-25 | 1992-05-07 | Semiconductor Energy Lab Co Ltd | Electrode for semiconductor device |
| KR20020057607A (en) * | 2001-01-02 | 2002-07-12 | 김순택 | Fabrication method of back side electrode part of solar cell |
| KR20070101917A (en) * | 2006-04-12 | 2007-10-18 | 엘지전자 주식회사 | Thin-film solar cell and its manufacturing method |
| KR20080003625A (en) * | 2006-07-03 | 2008-01-08 | 엘지전자 주식회사 | Thin film type solar cell and manufacturing method thereof |
-
2008
- 2008-02-28 KR KR1020080018573A patent/KR100972780B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04133358A (en) * | 1990-09-25 | 1992-05-07 | Semiconductor Energy Lab Co Ltd | Electrode for semiconductor device |
| KR20020057607A (en) * | 2001-01-02 | 2002-07-12 | 김순택 | Fabrication method of back side electrode part of solar cell |
| KR20070101917A (en) * | 2006-04-12 | 2007-10-18 | 엘지전자 주식회사 | Thin-film solar cell and its manufacturing method |
| KR20080003625A (en) * | 2006-07-03 | 2008-01-08 | 엘지전자 주식회사 | Thin film type solar cell and manufacturing method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101449181B1 (en) * | 2012-12-21 | 2014-10-10 | 주식회사 포스코 | Method for manufacturing amorphous silicon solar cell using laser |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090093191A (en) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE47484E1 (en) | Solar cell | |
| US20100240165A1 (en) | Method for manufacturing solar cell | |
| CN102119448A (en) | Solar cell and method for manufacturing same | |
| KR102586115B1 (en) | Bifacial silicon solar cell | |
| KR100972780B1 (en) | Solar cell and manufacturing method | |
| KR100927428B1 (en) | Solar cell and manufacturing method | |
| KR101651485B1 (en) | Sollar Cell And Fabrication Method Thereof | |
| KR20100070753A (en) | Manufacturing method of photovoltaic devices | |
| KR100960626B1 (en) | Solar cell and manufacturing method | |
| KR100968879B1 (en) | Solar cell and manufacturing method | |
| US8697986B2 (en) | Photovoltaic device with double-junction | |
| KR20110068216A (en) | Solar cell and manufacturing method | |
| KR101047170B1 (en) | Solar cell and manufacturing method | |
| KR20180127597A (en) | Back contact silicon solar cell and method for manufacturing the same | |
| KR101065749B1 (en) | Solar cell and manufacturing method | |
| KR100946683B1 (en) | Solar cell and manufacturing method | |
| KR20090043360A (en) | Solar cell manufacturing method | |
| KR101003677B1 (en) | CIS-based solar cell manufacturing method | |
| US20120048358A1 (en) | Solar cell and method for manufacturing the same | |
| KR100971739B1 (en) | Solar cell manufacturing method | |
| JP4173692B2 (en) | Solar cell element and manufacturing method thereof | |
| KR20120014835A (en) | Thin film solar cell module and manufacturing method thereof | |
| KR101640815B1 (en) | Thin film solar cell and method for fabricaitng the same | |
| KR101037124B1 (en) | Solar cell and manufacturing method | |
| KR101084652B1 (en) | Laminated solar cell crystallized using microcrystalline semiconductor layer and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20130709 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20140714 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20150702 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20160723 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20160723 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |