KR101004792B1 - 스펙트럼분석기의 인밴드 스프리어스 회피장치 - Google Patents

스펙트럼분석기의 인밴드 스프리어스 회피장치 Download PDF

Info

Publication number
KR101004792B1
KR101004792B1 KR1020080133587A KR20080133587A KR101004792B1 KR 101004792 B1 KR101004792 B1 KR 101004792B1 KR 1020080133587 A KR1020080133587 A KR 1020080133587A KR 20080133587 A KR20080133587 A KR 20080133587A KR 101004792 B1 KR101004792 B1 KR 101004792B1
Authority
KR
South Korea
Prior art keywords
direct digital
digital synthesizer
spurious
locked loop
phase locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080133587A
Other languages
English (en)
Other versions
KR20100075004A (ko
Inventor
유우성
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020080133587A priority Critical patent/KR101004792B1/ko
Publication of KR20100075004A publication Critical patent/KR20100075004A/ko
Application granted granted Critical
Publication of KR101004792B1 publication Critical patent/KR101004792B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/165—Spectrum analysis; Fourier analysis using filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G01R23/20—Measurement of non-linear distortion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 스펙트럼분석기의 인밴드 스프리어스 회피장치에 관한 것이다. 보다 상세하게는 직접디지털합성기와 위상고정루프 소자 사이에 크리스탈 필터를 구비하여 직접디지털합성기의 스프리어스를 제거하는 하드웨어적 구성과, 스프리어스를 회피하는 알고리즘을 통하여 제로 락 및 스윕 기능이 가능하도록 하되, 구체적으로 직접디지털합성기에 크리스탈 필터를 위치시키고 위상고정루프 회로의 최종 출력주파수를 입력시 R/N 비의 계산, 직접디지털합성기 내부의 멀티플라이어 계수 계산, 직접디지털합성기의 출력주파수 계산을 이용하여 제로 락을 형성시키고, 위상고정루프 소자 내부의 R/N 비를 고정한 상태에서 스위퍼 기능이 가능하도록 직접디지털합성기의 출력주파수를 변동하여 광대역의 스윕이 가능하도록 한 스펙트럼분석기의 인밴드 스프리어스 회피장치에 관한 것이다.
이를 위해 본 발명은 락을 잡고자 하는 기준주파수를 발생하는 직접디지털합성기; 상기 직접디지털합성기의 비교 스프리어스(reference)를 제거하는 크리스탈 필터; 상기 크리스탈 필터와 전기적으로 연결되는 위상고정루프 소자; 상기 위상고정루프 소자와 전기적으로 연결되는 루프필터; 상기 직접디지털합성기와 상기 위상고정루프 소자에 제어명령을 출력하는 컨트롤러; 및 상기 컨트롤러에 기설정된 스프리어스 발생회피 알고리즘으로 스프리어스의 위치를 연산하여 상기 기준주파수를 변경하여 스프리어스를 회피하는 중앙처리장치를 포함하는 것을 특징으로 하는 스펙트럼분석기의 인밴드 스프리어스 회피장치를 제공한다.
Figure R1020080133587
인밴드, 스프리어스, 제로 락, 스위퍼, 위상고정루프, 직접디지털합성기

Description

스펙트럼분석기의 인밴드 스프리어스 회피장치{APPARATUS FOR EVASION IN BAND SPURIOUS OF SPECTRUM ANALYZER}
본 발명은 스펙트럼분석기의 인밴드 스프리어스 회피장치에 관한 것이다. 보다 상세하게는 직접디지털합성기와 위상고정루프 소자 사이에 크리스탈 필터를 구비하여 직접디지털합성기의 스프리어스를 제거하는 하드웨어적 구성과, 스프리어스를 회피하는 알고리즘을 통하여 제로 락 및 스윕 기능이 가능하도록 하되, 구체적으로 직접디지털합성기에 크리스탈 필터를 위치시키고 위상고정루프 회로의 최종 출력주파수를 입력시 R/N 비의 계산, 직접디지털합성기 내부의 멀티플라이어 계수 계산, 직접디지털합성기의 출력주파수 계산을 이용하여 제로 락을 형성시키고, 위상고정루프 소자 내부의 R/N 비를 고정한 상태에서 스위퍼 기능이 가능하도록 직접디지털합성기의 출력주파수를 변동하여 광대역의 스윕이 가능하도록 한 스펙트럼분석기의 인밴드 스프리어스 회피장치에 관한 것이다.
인밴드(in-band)는 사용자가 보고자 하는 주파수 영역(SPAN)을 말하며, 스프리어스(spurious)는 불요파를 의미한다.
사용자가 보고자 하는 주파수 영역이 넓거나, 분해능대역폭(Resolution Band Width, RBW)이 클 경우에는 스프리어스가 노이즈 레벨에 겹쳐져 보이지 않는다. 그러나, 우수한 위상 노이즈 구간, 즉 사용하는 주파수 영역이 좁거나, 분해능대역폭이 작은 경우에는 반송주파수에 일정한 값을 두고 스프리어스가 이동하게 된다.
인밴드 스프리어스란 사용자가 사용하는 주파수 영역 내에 입력주파수 외에 나타나는 불요파 성분으로, 스펙트럼 분석기와 같은 계측 장비에는 치명적인 결함으로 작용한다.
모든 위상고정루프에는 비교 스프리어스가 존재하며, 특히 다중 위상고정루프에서는 분주 및 체배에 따른 고조파(harmonic) 성분이 생기게 된다. 또한, 집적화된 위상고정루프의 경우 외부에서 정현파를 입력하더라도 내부에서 구형파를 생성하여 비교하기 때문에 고조파 성분의 발생을 피할 수 없게 된다.
주파수 합성기는 주파수 분해능(Frequency Resolution)과 위상 노이즈(Phase Noise), 락 타임(Lock Time) 및 스윕 속도(Sweep Speed)에 의해 성능이 평가된다. 특히, 스프리어스와 같은 불요파를 효과적으로 제거할 수 있는지의 여부가 문제된다.
주파수 분해능은 고성능의 직접디지털합성기(DDS)를 이용하여 미세 튜닝이 가능하지만, 직접디지털합성기를 위상고정루프에 사용할 경우 직접디지털합성기 자체에서 발생하는 비교 스프리어스가 발생하게 된다. 비교 스프리어스(Reference Spurious)는 직접디지털합성기의 기준주파수 성분의 1/2, 1/3 체배 성분으로, 위상고정루프의 최종 출력에 직접디지털합성기의 비교 스프리어스가 실려나오게 되어 불요파로 작용하게 된다.
이를 제거하기 위해 직접디지털합성기의 출력 측에 루프 필터를 이용하게 되는데, 스프리어스가 발생하는 알고리즘을 이용하여 직접디지털합성기 내부의 기준주파수를 변경함으로써 스프리어스를 회피시킨다. 그러나, 이 경우 위상고정루프 소자와 직접디지털합성기 소자의 데이터 변경, 루프 필터의 컷오프(cutoff) 주파수 등에 의해 락 타임이 길어져 스위퍼(sweeper) 장치로 사용하기에는 부적합하다는 문제점이 있다. 또한, 직접디지털합성기 소자의 내부 기준주파수를 바꾸는 순간 스윕이 빠지게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 특히 직접디지털합성기에 크리스탈 필터를 위치시키고 위상고정루프 회로의 최종 출력주파수를 입력시 R/N 비의 계산, 직접디지털합성기 내부의 멀티플라이어 계수 계산, 직접디지털합성기의 출력주파수 계산을 이용하여 제로 락을 형성시키고, 위상고정루프 소자 내부의 R/N 비를 고정한 상태에서 스위퍼 기능이 가능하도록 직접디지털합성기의 출력주파수를 변동하여 광대역의 스윕이 가능하도록 한 스펙트럼분석기의 인밴드 스프리어스 회피장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위해 안출된 본 발명에 따른 스펙트럼분석기의 인밴드 스프리어스 회피장치는 락을 잡고자 하는 기준주파수를 발생하는 직접디지털합성기; 상기 직접디지털합성기의 비교 스프리어스(reference)를 제거하는 크리스탈 필터; 상기 크리스탈 필터와 전기적으로 연결되는 위상고정루프 소자; 상기 위상고정루프 소자와 전기적으로 연결되는 루프필터; 상기 직접디지털합성기와 상기 위상고정루프 소자에 제어명령을 출력하는 컨트롤러; 및 상기 컨트롤러에 기설정된 스프리어스 발생회피 알고리즘으로 스프리어스의 위치를 연산하여 상기 기준주파수를 변경하여 스프리어스를 회피하는 중앙처리장치를 포함하는 것을 특징으로 한다.
또한, 상기 직접디지털합성기의 입력단에는 두 입력 주파수 신호 중 어느 하나를 선택하도록 하는 제1 스위치가 구비될 수 있다.
또한, 상기 직접디지털합성기의 출력단에는 저역통과필터가 더 구비되며, 상기 상기 직접디지털합성기가 상기 크리스탈 필터와 상기 저역통과필터 중 어느 하나와 전기적으로 연결되도록 하는 제2 스위치가 구비될 수 있다.
또한, 상기 장치는 상기 위상고정루프소자가 상기 크리스탈 필터와 상기 저역통과필터 중 어느 하나와 전기적으로 연결되도록 하는 제3 스위치를 구비할 수 있다.
또한, 상기 장치는 상기 루프필터와 전기적으로 연결되어 스윕(sweep)을 수행하는 오실레이터(oscillator)를 더 구비할 수 있다.
또한, 상기 장치는 상기 직접디지털합성기에서 출력된 스프리어스가 상기 크리스탈 필터의 대역폭(band width) 내에 존재하면 상기 직접디지털합성기 내부의 멀티플라이어(multiplier)를 변경하여 상기 스프리어스가 상기 크리스탈 필터의 대역폭 밖으로 나가도록 할 수 있다.
본 발명에 의하면 직접디지털합성기와 위상고정루프 소자 사이에 크리스탈 필터를 구비하여 직접디지털합성기의 스프리어스를 제거하는 하드웨어적 구성과, 스프리어스를 회피하는 알고리즘을 통하여 제로 락 및 스윕 기능이 가능하도록 한 효과가 있다.
또한, 본 발명에 의하면 직접디지털합성기에 크리스탈 필터를 위치시키고 위상고정루프 회로의 최종 출력주파수를 입력시 R/N 비의 계산, 직접디지털합성기 내부의 멀티플라이어 계수 계산, 직접디지털합성기의 출력주파수 계산을 이용하여 제 로 락을 형성시키고, 위상고정루프 소자 내부의 R/N 비를 고정한 상태에서 스위퍼 기능이 가능하도록 직접디지털합성기의 출력주파수를 변동하여 광대역의 스윕이 가능하도록 한 효과가 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
도 1은 본 발명의 바람직한 실시예에 따른 스펙트럼분석기의 인밴드 스프리어스 회피장치의 블록도이다.
본 발명의 바람직한 실시예에 따른 스펙트럼분석기의 인밴드 스프리어스 회피장치(이하, "인밴드 스프리어스 회피장치")는, 도 1을 참조하면, 제1 스위치(5), 직접디지털합성기(10), 제2 스위치(15), 크리스탈 필터(20), 저역통과필터(30), 제3 스위치(35), 위상고정루프 소자(40), 제4 스위치(45), 루프필터(50), 제5 스위치(55), 오실레이터(60), 및 컨트롤러(70)를 포함하여 이루어진다. 상기 제1 스위치(5) 내지 제5 스위치(55)는 각각 인밴드 스프리어스 회피장치가 제로 락(zero lock) 또는 스위퍼(sweeper)의 기능 중 어느 하나를 수행하도록 조절한다.
제1 스위치(5)는 직접디지털합성기(10)의 입력단에 구비되어 두 입력 주파수 신호 중 어느 하나를 선택하도록 한다. 예컨대, 스위치 하이(High)를 선택하는 경우 10 MHz 가 직접디지털합성기(10)에 입력되도록 한다. 반면, 스위치 로우(Low)를 선택하는 경우 200 MHz가 직접디지털합성기(10)에 입력되도록 한다.
직접디지털합성기(10)는 락을 잡고자 하는 기준주파수를 발생시킨다. 직접디지털합성기(10)는 내부에 멀티플라이어(multiplier)가 구비되어, 제로 락의 경우 주파수를 생성한다. 반면, 스위퍼의 경우 직접디지털합성기(10)는 기준주파수를 입력받고 내부의 멀티플라이어를 사용하지 않는다. 스프리어스가 발생하는 조건에서는 직접디지털합성기(10) 내부의 멀티플라이어를 변경시킨다.
제2 스위치(15)는 직접디지털합성기(10)와, 크리스탈 필터(20) 및 저역통과필터(30) 사이에 위치하여, 직접디지털합성기(10)의 출력신호가 크리스탈 필터(20) 또는 저역통과필터(30)에 선택적으로 입력될 수 있도록 한다. 예컨대, 스위치 하이의 경우 직접디지털합성기(10)와 크리스탈 필터(20)가 전기적으로 연결되어, 직접디지털합성기(10)의 출력신호는 크리스탈 필터(20)에 입력된다. 반면, 스위치 로우의 경우 직접디지털합성기(10)와 저역통과필터(30)가 전기적으로 연결되어, 직접디지털합성기(10)의 출력신호는 저역통과필터(30)에 입력된다.
크리스탈 필터(20)는 직접디지털합성기(10)의 출력단에 전기적으로 연결되어 직접디지털합성기의 비교 스프리어스(reference)를 제거한다. 크리스탈 필터(20)는 수정 필터라고도 하며, 수정 진동자를 사용한다. 수정 진동자는 양호도가 매우 높 은 직렬 공진 회로와 유사한 특성을 가지므로, 보통의 회로 소자에서는 실현할 수 없는 좁은 통과 대역을 갖게 한다. 또한, 크리스탈 필터(20)는 주파수 특성 및 온도 특성이 뛰어난 특성을 가지고 있다. 크리스탈 필터(20)의 중심주파수(center frequency) 및 대역폭(band width)에 따라 직접디지털합성기(10)의 주파수와 위상고정루프 소자(40)의 R/N 비(ratio)가 달라지게 된다.
구체적으로, 직접디지털합성기(10)에서 출력된 스프리어스가 크리스탈 필터(20)의 대역폭 내에 존재하면 직접디지털합성기(10) 내부의 멀티플라이어를 변경하여 스프리어스가 크리스탈 필터(20)의 대역폭 밖으로 나가도록 한다. 이는 후술할 스프리어스 발생 회피 알고리즘에 의해 수행될 수 있다.
저역통과필터(30)는 직접디지털합성기(10)의 출력단에 전기적으로 연결되어 로우패스(low pass) 기능을 수행한다. 저역통과필터(30)는 제로 락에서는 사용하지 않으며, 스위퍼에 사용된다.
제3 스위치(35)는 크리스탈 필터(20) 및 저역통과필터(30)와, 위상고정루프 소자(40) 사이에 위치하여 크리스탈 필터(20)와 위상고정루프 소자(40)를 전기적으로 연결(스위치 하이)하거나, 저역통과필터(30)와 위상고정루프 소자(40)를 전기적으로 연결(스위치 로우)한다.
위상고정루프 소자(40)는 기준주파수를 입력받아 중간주파수로 변환하고, 변환된 중간주파수를 비교주파수와 비교하여 중간주파수로 가변하여 분주한다. 제로 락의 경우 위상고정루프 소자(40)의 R/N 비는 매 주파수마다 바뀌게 되나, 스위퍼의 경우 R/N 비가 하나의 값으로 고정된다.
제4 스위치(45)는 위상고정루프 소자(40)와 루프필터(50) 사이에 위치한다.
루프필터(50)는 위상고정루프 소자(40)와 전기적으로 연결되어 전하를 축적/방출함으로써 전압을 가변하고, 고조파를 비롯한 잡음을 걸러내는 역할을 수행한다. 루프필터(50)는 2차 혹은 3차 필터로 구성될 수 있다. 루프필터(50) 역시 제로 락 용과 스윕용으로 별도로 구비될 수 있으며, 각 루프필터는 제4 스위치(40) 및 제5 스위치(55)의 High/Low 단자와 전기적으로 연결된다.
오실레이터(oscillator)(60)는 루프필터(50)와 전기적으로 연결되어 스윕을 수행한다. 오실레이터(60)의 스윕은 직접디지털합성기(10)의 램프(ramp) 기능을 이용하여 수행될 수 있다.
컨트롤러(70)는 하드웨어, 즉 직접디지털합성기(10)와 위상고정루프 소자(40)에 제어명령을 출력하며, 중앙처리장치(CPU)(72), 디지털신호처리기(DSP)(74) 및 FPGA(Field Programmable Gate Array)(76)를 포함할 수 있다. 도시되지 않았으나, 여기서 중앙처리장치(72)는 컨트롤러(70)와 독립적으로 구비될 수도 있음은 물론이다. 중앙처리장치(70)는 컨트롤러(70)에 기설정된 스프리어스 발생회피 알고리즘으로 스프리어스의 위치를 연산하여 기준주파수를 변경하여 스프리어스를 회피하는 역할을 수행하게 된다.
도 1의 블록도를 요약하면, 제로 락의 경우 직접디지털합성기(10)는 10 MHz를 입력받아 내부의 멀티플라이어를 이용하여 주파수를 생성하며, 위상고정루프 소자(40)의 R/N 비와 직접디지털합성기(10)의 출력주파수는 매 주파수마다 바뀌게 된다. 만약, 스프리어스가 발생하는 조건에서는 직접디지털합성기(10) 내부의 멀티플 라이어를 변경시킨다.
스위퍼의 경우 직접디지털합성기(10)는 200 MHz의 고정된 기준주파수를 입력받고 내부의 멀티플라이어는 사용하지 않는다. 또한, 위상고정루프 소자(40)의 R/N 비는 하나의 값으로 고정시키고 직접디지털합성기(10) 내부의 램프(Ramp) 기능을 이용하여 오실레이터(60)를 스윕시키게 된다.
도 2는 본 발명의 바람직한 실시예에 따른 스프리어스 회피 알고리즘의 순서도이다.
중앙처리장치(72)는 일례로 도 2의 알고리즘을 이용하여 인밴드 스프리어스를 이용시킴으로써 스프리어스를 회피할 수 있도록 한다.
단계 S10은 측정하고자 하는 범위에 기준이 되는 중심주파수를 임의로 설정하여 입력하는 단계이다.
단계 20은 단계 S10을 통해 임의로 설정된 중심주파수를 기준으로 하여, 사용자가 보고자 하는 주파수범위(SPAN)를 입력하는 단계이다.
단계 S30은 단계 S20을 통해 입력된 주파수 범위 내에 스프리어스가 존재하는지 여부를 판단하는 단계이다. 만일, 주파수 범위 내에 스프리어스가 존재하는 것으로 판단되면, 단계 S40으로 가서 중앙처리장치(72)가 알고리즘을 계산하여 직접디지털합성기(10)의 멀티플라이어 값 등을 계산한다.
먼저, 하기 수학식 1을 통하여 직접디지털합성기의 대역폭 DDS BW를 계산한다.
Figure 112008088913304-pat00001
여기서, DDS center frequency는 직접디지털합성기의 중심주파수, Min output frequency는 직접디지털합성기의 최소 출력주파수, R은 비교기의 R Counter의 값을 나타낸다.
수학식 1을 통해 DDS BW를 계산한 후, 수학식 2를 통하여 위상고정루프 소자의 비교주파수를 계산한다.
Figure 112008088913304-pat00002
여기서, Fcomp max는 위상고정루프 소자의 최대 비교주파수를 나타낸다.
Figure 112008088913304-pat00003
여기서, Fcomp min은 위상고정루프 소자의 최소 비교주파수를 나타낸다.
수학식 2를 통해 계산된 Fcomp max를 이용하여 하기 수학식 4에 의해 위상고정루프 소자의 N Divider 를 계산한다.
Figure 112008088913304-pat00004
여기서, N min은 N Divider의 최소값이며, 분모의 max Comparison frequency는 수학식 2의 Fcomp max와 동일한 의미이다.
하기 수학식 5를 통해 위상고정루프 소자의 N Divider 내부의 A와 B값을 계산한다.
D = Fout×R / N
N = P×B + A
B = N / P
A = N - (B×P)
여기서, D는 직접디지털합성기의 주파수, Fout은 위상고정루프 소자의 출력주파수, N은 비교기 내부의 N Counter이며, A와 B는 N Counter내부의 분주기를 나타내며, P는 N Counter내부의 Prescaler를 나타낸다.
하기 수학식 6을 통해 직접디지털합성기의 튜닝워드(tuning word)를 계산한다.
Figure 112008088913304-pat00005
여기서, Fdds는 직접디지털합성기의 주파수, Dalta phase는 직접디지털합성기의 튜닝워드 값, CLK in은 직접디지털합성기의 기준주파수를 나타낸다.
하기 수학식 7을 통해 직접디지털합성기의 기준 스프리어스 주파수(Reference spurious frequency)를 계산한다.
Fdds_frac = FCLK / d
여기서, FCLK는 직접디지털합성기의 출력주파수이며, d는 2 또는 3의 값을 갖는다.
하기 수학식 8을 통해 고조파의 주파수를 계산한다.
Harmonic = Fdds_frac×(Fout + (FCLK_frac))/Fdds_frac
여기서, Fout은 직접디지털합성기의 출력주파수, FCLK_frac는 직접디지털합성기의 출력주파수를 d(2 또는 3)로 나눈 값을 나타낸다.
계산 결과, Harmonic과 DDS의 출력주파수가 크리스탈 필터의 대역 내에 존재하면, DDS 내부의 멀티플라이어를 변경하여 Harmonic 주파수가 크리스탈 필터의 대역 밖으로 나가도록 한다.
상기 수학식을 토대로 중앙처리장치(72)에 스프리어스 발생 회피 알고리즘을 구현한다. 중앙처리장치(72)의 스프리어스 발생 회피 알고리즘에 의하여 입력된 주파수범위 내에 인밴드 스프리어스가 중심주파수를 기준하여 주파수범위 내에 존재하지 않으면 단계 S50을 수행한다. 반면, 중앙처리장치(72)에서 중심주파수를 기준 하여 주파수범위 내에 인밴드 스프리어스가 존재한다고 판단하게 되면, 중앙처리장치(72)에서는 설정된 스프리어스 발생 회피 알고리즘으로 계산하고(S40), 계산된 값을 컨트롤러(70)를 통해서 위상고정루프 소자(40)의 기준주파수를 변경하는 제어명령을 내리게 된다(S50).
컨트롤러(70)에서는 중앙처리장치(72)의 스프리어스 발생 회피 알고리즘에 변경된 기준주파수로 시작주파수를 이동하여, 직접디지털합성기(10)의 시작점을 인밴드 스프리어스가 존재하지 않는 구간으로 이동하여 인밴드 스프리어스를 회피할 수 있게 된다(S60).
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명은 인밴드 스프리어스 회피 장치에 관한 것으로, 특히 스펙트럼 분석기 분야에 광범위하게 적용될 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 스펙트럼분석기의 인밴드 스프리어스 회피장치의 블록도,
도 2는 본 발명의 바람직한 실시예에 따른 스프리어스 회피 알고리즘의 순서도이다.

Claims (6)

  1. 락을 잡고자 하는 기준주파수를 발생하는 직접디지털합성기;
    상기 직접디지털합성기의 비교 스프리어스(reference)를 제거하는 크리스탈 필터;
    상기 크리스탈 필터와 전기적으로 연결되는 위상고정루프 소자;
    상기 위상고정루프 소자와 전기적으로 연결되는 루프필터;
    상기 직접디지털합성기와 상기 위상고정루프 소자에 제어명령을 출력하는 컨트롤러; 및
    상기 컨트롤러에 기설정된 스프리어스 발생회피 알고리즘으로 스프리어스의 위치를 연산하여 상기 기준주파수를 변경하여 스프리어스를 회피하는 중앙처리장치
    를 포함하는 것을 특징으로 하는 스펙트럼분석기의 인밴드 스프리어스 회피장치.
  2. 제1항에 있어서,
    상기 직접디지털합성기의 입력단에는 두 입력 주파수 신호 중 어느 하나를 선택하도록 하는 제1 스위치가 구비되는 것을 특징으로 하는 스펙트럼분석기의 인밴드 스프리어스 회피장치.
  3. 제1항에 있어서,
    상기 직접디지털합성기의 출력단에는 저역통과필터가 더 구비되며, 상기 상기 직접디지털합성기가 상기 크리스탈 필터와 상기 저역통과필터 중 어느 하나와 전기적으로 연결되도록 하는 제2 스위치가 구비되는 것을 특징으로 하는 스펙트럼분석기의 인밴드 스프리어스 회피장치.
  4. 제3항에 있어서,
    상기 위상고정루프소자가 상기 크리스탈 필터와 상기 저역통과필터 중 어느 하나와 전기적으로 연결되도록 하는 제3 스위치를 구비하는 것을 특징으로 하는 스펙트럼분석기의 인밴드 스프리어스 회피장치.
  5. 제1항에 있어서,
    상기 루프필터와 전기적으로 연결되어 스윕(sweep)을 수행하는 오실레이터(oscillator)를 더 구비하는 것을 특징으로 하는 스펙트럼분석기의 인밴드 스프리어스 회피장치.
  6. 제1항에 있어서,
    상기 직접디지털합성기에서 출력된 스프리어스가 상기 크리스탈 필터의 대역폭(band width) 내에 존재하면 상기 직접디지털합성기 내부의 멀티플라이어(multiplier)를 변경하여 상기 스프리어스가 상기 크리스탈 필터의 대역폭 밖으로 나가도록 하는 것을 특징으로 하는 스펙트럼분석기의 인밴드 스프리어스 회피장 치.
KR1020080133587A 2008-12-24 2008-12-24 스펙트럼분석기의 인밴드 스프리어스 회피장치 Active KR101004792B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133587A KR101004792B1 (ko) 2008-12-24 2008-12-24 스펙트럼분석기의 인밴드 스프리어스 회피장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133587A KR101004792B1 (ko) 2008-12-24 2008-12-24 스펙트럼분석기의 인밴드 스프리어스 회피장치

Publications (2)

Publication Number Publication Date
KR20100075004A KR20100075004A (ko) 2010-07-02
KR101004792B1 true KR101004792B1 (ko) 2011-01-04

Family

ID=42637469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133587A Active KR101004792B1 (ko) 2008-12-24 2008-12-24 스펙트럼분석기의 인밴드 스프리어스 회피장치

Country Status (1)

Country Link
KR (1) KR101004792B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105300506A (zh) * 2015-10-20 2016-02-03 威海北洋光电信息技术股份公司 一种声光调制器驱动装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170570A (ja) 1996-11-07 1998-06-26 Marconi Instr Ltd スペクトル分析器
KR20050060463A (ko) * 2003-12-16 2005-06-22 한국전자통신연구원 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기위한직접 디지털 주파수 합성 장치 및 그 방법
JP2006105974A (ja) 2004-09-20 2006-04-20 Guzik Technical Enterp Inc 位相ノイズ補償を有するスペクトラムアナライザ
KR100845883B1 (ko) 2007-02-02 2008-07-14 엘아이지넥스원 주식회사 스펙트럼분석기의 인밴드 스프리어스 회피 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170570A (ja) 1996-11-07 1998-06-26 Marconi Instr Ltd スペクトル分析器
KR20050060463A (ko) * 2003-12-16 2005-06-22 한국전자통신연구원 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기위한직접 디지털 주파수 합성 장치 및 그 방법
JP2006105974A (ja) 2004-09-20 2006-04-20 Guzik Technical Enterp Inc 位相ノイズ補償を有するスペクトラムアナライザ
KR100845883B1 (ko) 2007-02-02 2008-07-14 엘아이지넥스원 주식회사 스펙트럼분석기의 인밴드 스프리어스 회피 장치 및 방법

Also Published As

Publication number Publication date
KR20100075004A (ko) 2010-07-02

Similar Documents

Publication Publication Date Title
US7890070B2 (en) Filter circuit arrangement
US8305115B2 (en) Elimination of fractional N boundary spurs in a signal synthesizer
US7701299B2 (en) Low phase noise PLL synthesizer
CA2879231C (en) Ultra low phase noise signal source
EP3203260A1 (en) Signal-generating circuit
US8816777B2 (en) Microwave synthesizer
KR101874104B1 (ko) 소형 하이브리드 주파수 합성기
KR101874105B1 (ko) 다대역 하이브리드 주파수 합성기
JP4881997B2 (ja) スペクトラムアナライザおよびスペクトラム分析方法
KR101341138B1 (ko) 에일리어싱된 주파수에 대한 위상 고정
US7345549B2 (en) Phase locking on aliased frequencies
KR101004792B1 (ko) 스펙트럼분석기의 인밴드 스프리어스 회피장치
CN110798210A (zh) 一种频率合成装置
RU172814U1 (ru) Гибридный синтезатор частот с улучшенными спектральными характеристиками
JP6428498B2 (ja) 信号発生器
JP5624571B2 (ja) 移動体通信機器試験用信号発生装置およびその周波数制御方法
KR100845883B1 (ko) 스펙트럼분석기의 인밴드 스프리어스 회피 장치 및 방법
JP2005057754A (ja) オフセット・ループ合成器のための直接周波数合成器
RU2774401C1 (ru) Гибридный многокольцевой синтезатор частот
US7005925B2 (en) Low noise synthesizer and method employing first tunable source and first and second reference sources
KR101377008B1 (ko) 밀리미터파 탐색기용 초고속 주파수 합성기
Sotiriadis et al. Two-PLL forward Diophantine Frequency Synthesizer
Chenakin A broadband, low phase noise, fast switching PLL frequency synthesizer
KR100738334B1 (ko) 가변 밴드폭을 출력시키기 위한 루프 필터 및 그를 이용한위상 동기 루프 주파수 합성기
KR100918977B1 (ko) 스위프 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20170904

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000