KR101044103B1 - 다층 인쇄회로기판 및 그 제조방법 - Google Patents

다층 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101044103B1
KR101044103B1 KR1020080031246A KR20080031246A KR101044103B1 KR 101044103 B1 KR101044103 B1 KR 101044103B1 KR 1020080031246 A KR1020080031246 A KR 1020080031246A KR 20080031246 A KR20080031246 A KR 20080031246A KR 101044103 B1 KR101044103 B1 KR 101044103B1
Authority
KR
South Korea
Prior art keywords
layer
insulating resin
resin layer
support
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080031246A
Other languages
English (en)
Other versions
KR20090105661A (ko
Inventor
목지수
유제광
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080031246A priority Critical patent/KR101044103B1/ko
Priority to JP2008158130A priority patent/JP2009253262A/ja
Priority to US12/216,435 priority patent/US20090250259A1/en
Publication of KR20090105661A publication Critical patent/KR20090105661A/ko
Priority to JP2010251951A priority patent/JP5185352B2/ja
Application granted granted Critical
Publication of KR101044103B1 publication Critical patent/KR101044103B1/ko
Priority to JP2012235945A priority patent/JP5536852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • H01R12/51Fixed connections for rigid printed circuits or like structures
    • H01R12/52Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/523Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/016Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 다수의 회로층과 다수의 절연층을 포함하는 빌드업층, 범프가 인쇄된 상기 빌드업층 일면의 최외층 회로층에 형성되는 절연수지층, 및 상기 빌드업층 타면의 최외층에 형성된 솔더 레지스트층을 포함하는 것을 특징으로 하며, 이는 일면에 범프가 인쇄된 절연수지층의 타면에 빌드업층, 및 솔더 레지스트층을 차례로 적층함으로써 제조된다. 본 발명은 다층 인쇄회로기판의 두께를 줄이는 동시에 생산공정이 단축되고 생산효율을 증대되는 효과를 갖는다.
절연수지층, 지지체, 범프, 절연지지층, 빌드업층, 솔더볼 패드, 솔더 레지스트층, 열접착제

Description

다층 인쇄회로기판 및 그 제조방법{Multilayer printed circuit board and a fabricating method of the same}
본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 다층 인쇄회로기판의 두께를 줄이는 동시에 생산공정이 단축되고 생산효율을 증대시킬 수 있는 다층 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판이 요구되고 있다.
특히, 통상의 빌드업(build-up) 배선 기판은 빌드업층을 코어 기판상에 형성하고, 이 코어기판이 형성되어 있는 상태로 제품으로 사용되기 때문에, 배선 기판 전체의 두께가 커져 버린다는 문제가 있었다. 배선기판의 두께가 큰 경우, 배선의 길이가 길어져 신호처리시간이 많이 소요되고, 결국 고밀도 배선화의 요구에 역행 하게 되는 문제가 있었다.
이러한 문제점을 해결하기 위하여, 코어 기판을 갖지 않는 코어리스 기판이 제안되고 있으며, 도 1에는 이러한 종래의 코어리스 기판의 제조공정이 도시되어 있다. 이하, 도 1을 참고로 종래의 코어리스 기판의 제조공정을 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 제조공정 중 코어리스 기판을 지지하기 위한 메탈 캐리어(10)를 준비한다.
다음, 도 1b에 도시된 바와 같이, 메탈 캐리어(10)의 일면에 메탈 베리어(metal barrier)(11)를 형성하고, 그 위로 회로패턴(12)을 형성한다.
다음, 도 1c에 도시된 바와 같이, 회로패턴(12) 상에 다수의 절연층과 다수의 회로층을 포함하는 빌드업층(13)을 적층한다. 여기서, 빌드업층(13)은 통상의 빌드업 공법을 이용해 적층된다.
다음, 도 1d에 도시된 바와 같이, 메탈 캐리어(10) 및 메탈 베리어(11)을 제거한다.
다음, 도 1e에 도시한 바와 같이, 빌드업층(13)의 상/하 최외층에 솔더 레지스트층(14)을 적층하여 코어리스 기판(15)을 제조한다.
이러한 종래의 코어리스 기판(15)은 제조공정 중에 지지체 기능을 수행하는 메탈 캐리어(10)를 통해 빌드업층(13)을 적층하고, 이후 메탈 캐리어(10)를 제거함으로써 제조되었다.
그러나, 종래의 코어리스 기판(15)의 제조방법에서는 메탈 캐리어(10)가 제 조공정 중의 지지체 기능을 수행할 뿐이어서, 이를 제거하기 위한 별도의 공정이 요구될 뿐만 아니라 메탈 캐리어(10)가 제거된 부분의 회로층을 보호하기 위해 추가적인 솔더 레지스트층(14)을 형성해야 하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 제조공정 중에 지지 기능을 수행하는 지지부가 최외층 회로층을 보호하는 기능을 동시에 수행함으로써 별도의 PSR 공정이 수반될 필요가 없는 다층 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은, 한 쌍의 지지부를 부착하고 양면으로 빌드업층을 형성함으로써 생산성이 높은 다층 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판은, 다수의 회로층과 다수의 절연층을 포함하는 빌드업층, 범프가 인쇄된 상기 빌드업층 일면의 최외층 회로층에 형성되는 절연수지층 및 상기 빌드업층 타면의 최외층에 형성된 솔더 레지스트층을 포함하는 것을 특징으로 하는 다층 인쇄회로기판.
여기서, 상기 범프는 상기 절연수지층을 관통하여 돌출된 것을 특징으로 한다.
또한, 상기 범프는 Ag 페이스트 범프인 것을 특징으로 한다.
또한, 상기 범프는 원추형 형상인 것을 특징으로 한다.
또한, 상기 빌드업층의 최외층에는 솔더볼 패드가 상기 솔더 레지스트층의 오픈부를 통해서 노출되어 있는 것을 특징으로 한다.
또한, 상기 솔더볼 패드에 부착되는 솔더볼을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 일실시예에 따른 다층 인쇄회로기판의 제조방법은, (A) 범프가 인쇄된 지지체의 일면에 절연수지층을 형성하는 단계, (B) 상기 지지체를 제거하여 절연지지층을 제조하는 단계, (C) 상기 지지체가 제거된 상기 절연지지층에 다수의 회로층과 다수의 절연층을 포함하는 빌드업층을 형성하는 단계 및 (D) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계에서, 상기 지지체에 형성된 상기 절연수지층의 두께는 상기 범프의 높이보다 큰 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, 상기 범프의 일부가 노출되도록 상기 절연수지층의 일부를 두께 방향으로 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 절연수지층의 제거는 LDA(Laser direct ablation)에 의해 수행되는 것을 특징으로 한다.
또한, 상기 절연수지층은 잉크젯 프린팅 방식에 의해 코팅됨으로써 상기 지지체의 일면에 형성되는 것을 특징으로 한다.
본 발명의 바람직한 다른 실시예에 따른 다층 인쇄회로기판의 제조방법은, (A) 범프가 인쇄된 지지체의 일면에 절연수지층을 형성하는 단계, (B) 상기 지지체를 제거하여 절연지지층을 제조하는 단계, (C) 상기 지지체가 제거되지 않은 상기 절연지지층의 일면이 서로 대향하도록 한 쌍의 상기 절연지지층을 정렬하고, 접착수단을 이용하여 한 쌍의 상기 절연지지층을 부착하는 단계, (D) 상기 지지체가 제거된 절연지지층에 다수의 회로층 및 다수의 절연층을 포함하는 빌드업층을 형성하는 단계, (E) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계, 및 (F) 상기 한 쌍의 빌드업층 및 상기 솔더 레지스트층이 형성된 상기 절연지지층을 각각 분리하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계에서, 상기 지지체에 형성된 상기 절연수지층의 두께는 상기 범프의 높이보다 큰 것을 특징으로 한다.
또한, 상기 (F) 단계 이후에, 상기 범프의 일부가 노출되도록 상기 절연수지층의 일부를 두께 방향으로 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 절연수지층의 제거는 LDA(Laser direct ablation)에 의해 수행되는 것을 특징으로 한다.
또한, 상기 절연수지층은 잉크젯 프린팅 방식에 의해 코팅됨으로써 상기 지지체의 일면에 형성되는 것을 특징으로 한다.
또한, 상기 접착수단은 열처리시 비접착성을 나타내는 열접착제인 것을 특징으로 한다.
본 발명의 바람직한 또 다른 실시예에 따른 다층 인쇄회로기판의 제조방법은, (A) 범프가 인쇄된 동박층의 일면에 절연수지층을 형성하는 단계, (B) 상기 동 박층을 패터닝하여 회로층을 형성하는 단계, (C) 상기 회로층에 다수의 절연층과 다수의 회로층을 포함하는 빌드업층을 형성하는 단계, 및 (D) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계에서, 상기 동박층에 형성된 상기 절연수지층의 두께는 상기 범프의 높이보다 큰 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, 상기 범프의 일부가 노출되도록 상기 절연수지층의 일부를 두께 방향으로 제거하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 또 다른 실시예에 따른 다층 인쇄회로기판의 제조방법은, (A) 범프가 인쇄된 동박층의 일면에 절연수지층을 형성하는 단계, (B) 상기 동박층이 없는 상기 절연수지층의 일면이 서로 대향하도록 상기 동박층에 형성된 한 쌍의 상기 절연수지층을 정렬하고, 접착수단을 이용하여 상기 동박층에 형성된 한 쌍의 상기 절연수지층을 부착하는 단계, (C) 상기 동박층을 패터닝하여 회로층을 형성하는 단계, (D) 상기 회로층에 다수의 절연층과 다수의 빌드업 회로층을 포함하는 빌드업층을 형성하는 단계, (E) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계, 및 (F) 열처리를 통해서 상기 접촉수단으로부터 상기 한 쌍의 빌드업층 및 상기 솔더 레지스트층이 형성된 상기 절연수지층을 각각 분리하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계에서, 상기 동박층에 형성된 상기 절연수지층의 두께는 상기 범프의 높이보다 큰 것을 특징으로 한다.
또한, 상기 (F) 단계 이후에, 상기 범프의 일부가 노출되도록 상기 절연수지 층의 일부를 두께 방향으로 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 접착수단은 열처리시 비접착성을 나타내는 열접착제인 것을 특징으로 한다.
본 발명에 따른 다층 인쇄회로기판 및 그 제조방법에 의하면, 절연지지층이 제조공정에는 지지기능을 수행하여 기판의 두께를 줄일 수 있을 뿐만 아니라, 회로층의 전기적 절연을 수행하는 솔더 레지스트층의 기능을 수행하는바, PSR 공정이 필요 없게 된다.
또한, 한 쌍의 절연지지층을 부착하고 양면으로 빌드업층을 형성함으로써 생산성이 증대된다.
또한, 절연지지층에 형성된 범프는 절연지지층의 강도를 증대시켜 제조공정 중에 절연지지층의 지지기능을 돕고, 이후 전자부품 등과 다층 인쇄회로기판을 연결하는 연결부로서의 이중적 기능을 수행한다.
또한, 범프가 원추형 형상을 가짐으로써 외부 전자부품과 미세 접촉을 가능하게 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판 및 그 제조방법을 상세히 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판을 나타내는 도 면이고, 도 3a 내지 3f는 본 발명의 바람직한 제1 실시예에 따른 다층 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도이며, 도 4a 내지 4h는 본 발명의 바람직한 제2 실시예에 따른 다층 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도이다.
이하, 도 2를 참조하여, 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판을 설명한다.
본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판(100)은 빌드업층(108), 절연수지층(101), 및 솔더 레지스트층(112)을 포함하여 구성된다.
빌드업층(108)은 다수의 절연층(111)과 다수의 회로층(109)을 포함하여 구성된다.
여기서, 빌드업층(108)의 일면 최외층에는 회로패턴(106) 및 랜드(107)를 포함하는 회로층(105)이 형성되고, 타면 최외층에는 돌출된 솔더볼 패드(110)가 형성된다. 이 솔더볼 패드(110)에는 마더보드 또는 전자부품 등과 연결하기 위한 솔더볼이 부착될 수 있다.
절연수지층(101)은 제조공정 중 빌드업층을 지지하는 기능을 수행하고, 최외층에 형성된 회로층의 산화방지 및 전기적 절연을 제공하기 위한 것으로서, 그 일면에 최외층 회로층(105)이 형성되고, 범프(103)가 형성되어 있다.
여기서, 절연수지층(101)은 일반적으로 사용되는 에폭시(epoxy) 수지, 유리 에폭시(glass epoxy) 수지, 알루미나(alumina)를 함유한 에폭시 수지 등으로 이루 어질 수 있으며, 이에 한정되는 것은 아니다.
범프(103)는 외부 전자부품과 다층 인쇄회로기판(100)을 연결하기 위한 것으로서, 랜드(107)에 인쇄되며, 바람직하게는 절연수지층(101)을 관통하여 돌출되게 형성된다.
여기서, 범프(103)는 도전성 페이스트, 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 페이스트로 형성될 수 있다. 또한, 범프(103)는 원추형 형상을 갖는 것이 바람직하며, 이러한 형상을 가짐으로써 외부 전자부품과 미세 접촉이 가능하게 된다.
솔더 레지스트층(112)은 빌드업층(108)의 최외층에 형성된 회로층의 산화를 방지하고 전기적 절연을 제공하기 위한 것으로서, 빌드업층(108)의 최외층에 형성되며, 빌드업층(108)의 최외층에 형성된 솔더볼 패드(110)를 노출시키기 위한 오픈부(113)가 형성된다.
이하, 도 3a 내지 3f를 참조하여, 본 발명의 바람직한 제1 실시예에 따른 다층 인쇄회로기판의 제조방법을 설명한다.
먼저, 도 3a에 도시한 바와 같이, 범프(103)가 인쇄된 지지체(102)의 일면에 절연수지층(101)을 형성한다. 이때, 인쇄된 범프(103)의 높이보다 큰 두께를 갖는 절연수지층(101)을 형성하는 것이 바람직하다.
여기서, 지지체(102)는 범프(103) 인쇄가 가능하도록 일정강도 이상을 갖는 것이 바람직하며, 예를 들어, 금속 또는 중합체, 특히 박리성 중합체로 이루어진 재료 모두 사용가능하며, 일례로 동박을 들 수 있다.
범프(103)는 스크린 프린트(screen print) 방식에 의해 인쇄될 수 있다. 스크린 프린트는 개구부가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사 과정을 거쳐 범프를 인쇄하는 방식이다. 즉, 마스크의 개구부의 위치를 정렬하고, 도전성 페이스트를 마스크의 상부면에 도포한다. 그리고, 스퀴지(squeegee) 등을 이용하여 도전성 페이스트를 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 지지체(102) 상에 전사되며, 원하는 모양과 높이로 인쇄하는 것이 가능하다. 물론, 다른 공지의 방법으로 범프(103)를 인쇄하는 것 또한 본 발명의 범주 내에 포함된다 할 것이다.
절연수지층(101)은 지지체(102) 상에 범프(103)의 높이보다 큰 두께를 갖도록 형성되며, 이는 접촉 또는 무접촉 방식에 의해 형성될 수 있다.
여기서, 접촉 방식은 범프(103)가 인쇄된 지지체(102)에 절연수지층(101)을 적층하는 것이다. 여기서, 범프(103)는 절연수지층(101)을 관통하도록 절연수지층(101) 보다 강도가 큰 것이 바람직하며, 절연수지층(101)은 열경화성 수지로 형성된 반경화 상태의 프리프레그가 바람직하다. 절연수지층(101)은 범프(103)의 높이보다 큰 두께를 가지므로, 범프(103)는 그 높이만큼 절연수지층(101)을 일부 관통하게 된다.
한편, 비접촉 방식은 잉크젯 프린팅 방식에 의해 절연수지 분말을 코팅하는 것이다. 이 비접촉 방식은, 접촉방식에서 범프(103)가 절연수지층(101)을 관통함에 따라 힘을 받음으로써 발생할 수 있는 범프(103)의 형상 변화 또는 범프(103)와 절연수지층(101) 사이의 미세한 간극의 발생과 같은 문제가 최소화되는 점에서 유용 하다.
다음, 도 3b에 도시한 바와 같이, 지지체(102)를 제거하여 절연수지층(101)에 범프(103)가 형성된 절연지지층(104)을 제조한다. 이 절연지지층(104)은 후술하는 바와 같이, 제조공정 중에 그 위로 형성되는 빌드업층(108)을 지지하는 기능을 수행하게 된다.
다음, 도 3c에 도시한 바와 같이, 지지체(102)가 제거된 절연수지층(101)의 일면에 통상의 세미-어디티브(semi-additive) 등의 방법을 이용하여 회로층(105)을 형성한다.
여기서, 회로층(105)은 회로패턴(106) 및 랜드(107)를 포함하며, 랜드(107)는 범프(103)와 연결되는 위치에 형성된다.
다음, 도 3d에 도시한 바와 같이, 회로층(105)에 통상의 빌드업-방식을 이용하여 다수의 절연층(111)과 다수의 회로층(109)을 포함하는 빌드업층(108)을 형성하고, 빌드업층(108)의 최외층에 솔더 레지스트층(112)을 형성한다.
이때, 빌드업층(108)은 통상의 빌드업(build-up) 공법을 이용하여 적층가능하다. 이 빌드업층(108)의 최외층에는 돌출된 솔더볼 패드(110)가 형성된다.
한편, 솔더 레지스트층(112)은 다른 전자제품 또는 마더보드 등과의 연결을 위해 빌드업층(108)의 최외층에 형성된 솔더볼 패드(110)가 노출될 수 있도록 오픈부(113)가 형성된다. 이 오픈부(113)는 LDA 또는 기계적 드릴링 등에 의해 형성될 수 있다.
또한, 절연층(111)은 일반적으로 사용되는 에폭시(epoxy) 수지, 유리 에폭 시(glass epoxy) 수지, 알루미나(alumina)를 함유한 에폭시 수지 등으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 또한, 절연층(111)의 두께는 필요에 따라 다양하게 변경할 수 있으며, 상술한 바와 같이 절연지지층(104)에 의해 지지되므로 얇은 두께로 제조가 가능하다.
이와 같은 제조공정에 의해, 다층 인쇄회로기판(100)이 제조된다.
또한, 도 3e에 도시한 바와 같이, 절연수지층(101)에 형성된 범프(103)가 이후 전자부품 등과 연결되기 위해 노출되도록 절연수지층(101)의 일부를 두께방향으로 제거하는 것이 바람직하다.
이때, 범프(103)가 형성된 부분을 제외하고, LDA에 의해 절연수지층(101)의 일부를 제거하게 된다.
한편, 이 절연수지층(101)은 최외층 회로층을 보호하는 솔더 레지스트층의 기능을 수행하게 되므로, 하부에 별도의 PSR공정이 필요없게 된다.
이와 같이 제조된 다층 인쇄회로기판(100)의 솔더볼 패드(110)에는, 도 3f에 도시한 바와 같이, 마더보드 또는 전자부품 등과 연결하기 위한 솔더볼(114)이 부착될 수 있다.
한편, 본 실시예에 따른 제조공정에서 지지체(102)로 동박층을 사용함으로써 단축된 제조공정으로 도 2에 도시된 다층 인쇄회로기판(100)을 제조할 수 있다.
즉, 동박층의 일면에 범프(103)를 인쇄하고, 이 인쇄된 범프(103)의 높이보다 큰 두께를 갖는 절연수지층(101)을 형성한다. 다음, 이 동박층을 패터닝하여 회 로층(105)을 형성한 후, 도 3d 내지 도 3f에 도시된 공정을 수행함으로써 도 2에 도시된 다층 인쇄회로기판을 제조할 수 있다.
이러한 방법은, 지지체(102)로 사용된 동박층이 회로층(105)을 형성하는데 사용되기 때문에 동박층을 제거하는 공정이 필요없게 되고, 회로층(105)을 형성하기 위해 별도의 동박층을 사용할 필요가 없어 재료가 절감되는 장점을 갖는다.
이하, 도 4a 내지 4h를 참조하여, 본 발명의 바람직한 제2 실시예에 따른 다층 인쇄회로기판의 제조방법을 설명한다.
본 제2 실시예는 범프가 형성된 절연지지층을 양면으로 부착하여 양면으로 다층 인쇄회로기판을 제조한 후 분리함으로써 2개의 다층 인쇄회로기판을 한 번에 제조한다는 점을 제외하고는 상술한 제1 실시예와 실질적으로 동일한 방법으로 수행되는바, 중복되는 설명은 생략하고 간략하게 설명하면 다음과 같다.
먼저, 도 4a에 도시한 바와 같이, 범프(203)가 인쇄된 지지체(202)의 일면에절연수지층(201)을 형성한다. 이때, 인쇄된 범프(203)의 높이보다 큰 두께를 갖는 절연수지층(201)을 형성하는 것이 바람직하다.
다음, 도 4b에 도시한 바와 같이, 지지체(202)를 제거하여 절연수지층(201)에 범프(203)가 형성된 절연지지층(204)을 제조한다.
다음, 도 4c에 도시한 바와 같이, 지지체(202)가 제거되지 않은 절연지지층(204)의 일면이 서로 대향하도록 한 쌍의 절연지지층(204)을 정렬하고, 열접착제(215)를 이용하여 한 쌍의 절연지지층(204)을 부착한다.
이때, 한 쌍의 절연지지층(204)은 지지체(202)가 제거되지 않은 일면이 서로 대향하도록 정렬되는 것이 바람직하다. 예를 들어, 절연지지층(204)에 형성된 범프(203)가 원추형 형상일 경우, 뽀족한 부분은 이후 전자제품과 연결되는 부분으로 노출되어야 하므로, 이 뽀족한 부분이 이후에 설명하게 될 절연수지층(201)의 제거에 의해 노출될 수 있도록 하기 위한 정렬 방식이다.
열접착제(215)는 열처리시 비접착성을 나타내는 물질로서, 상온에서는 접착된 상태 그대로의 접착성을 유지하다가 열처리에 의해 접착성을 잃어 피접착물과의 박리가 가능한 것이라면 특별히 한정되지 않고 당업계에서 공지된 모든 열접착제를 사용할 수 있다. 예를 들어, 약 100~150℃의 온도에서의 열처리시 비접착성을 나타내는 아크릴과 발포제로 이루어진 열접착제 등이 사용가능하나, 특별히 이에 한정되는 것은 아니다. 한편, 이 열접착제(215)는 공정진행 중 부착된 절연지지층(204)이 분리되지 않도록 공정진행 중에 발생하는 온도에서는 접착성을 잃지 않고, 그 이상의 온도를 가함으로 접착성을 잃는 것이 바람직하다.
다음, 도 4d에 도시한 바와 같이, 지지체(202)가 제거된 절연수지층(201)의 일면에 통상의 세미-어디티브 등의 방법을 이용하여 회로층(205)을 형성한다.
다음, 도 4e에 도시한 바와 같이, 회로층(205)에 통상의 빌드업-방식을 이용하여 다수의 절연층(211)과 다수의 빌드업 회로층(209)을 포함하는 빌드업층(208)을 형성하고, 빌드업층(208)의 최외층에 솔더 레지스트층(212)을 형성한다.
이때, 빌드업층(208)의 최외층에는 돌출된 솔더볼 패드(210)가 형성되고, 솔더 레지스트층(212)에는 이 솔더볼 패드(210)가 노출될 수 있도록 오픈부(213)가 형성된다.
다음, 도 4f에 도시한 바와 같이, 한 쌍의 빌드업층(208) 및 솔더 레지스트층(212)이 형성된 절연지지층(204)을 각각 분리한다.
상술한 바와 같이, 열접착제(215)는 열처리에 의해 접착성을 잃어 피접착물과 분리되므로, 열접착제(215)에 일정한 열을 가함으로써 빌드업층(208) 및 솔더 레지스트층(212)이 형성된 각각의 절연지지층(204)으로 분리된다.
이와 같은 제조공정에 의해, 다층 인쇄회로기판이 제조된다.
또한, 도 4g에 도시한 바와 같이, 절연수지층(201)에 형성된 범프(203)가 이후 전자부품 등과 연결되기 위해 일부가 노출될 수 있도록 절연수지층(201)의 일부를 두께방향으로 제거하는 것이 바람직하다.
이와 같이 제조된 다층 인쇄회로기판의 솔더볼 패드(210)에는, 도 4h에 도시한 바와 같이, 마더보드 또는 전자부품 등과 연결하기 위한 솔더볼(214)이 부착될 수 있다.
한편, 본 실시예에 따른 제조공정 또한 상술한 바와 같이 지지체(202)로 동박층을 사용함으로써 다층 인쇄회로기판을 제조할 수 있으며, 별도로 지지체(202)를 제거하는 공정이 필요 없을 뿐만 아니라 이 동박층을 회로층을 형성하는데 사용함으로써 공정 단축 및 재료절감을 효과를 달성할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발 명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 다층 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래 기술에 따른 다층 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도이다.
도 2는 본 발명의 바람직한 실시예에 따른 다층 인쇄회로기판을 나타내는 도면이다.
도 3a 내지 3f는 본 발명의 바람직한 제1 실시예에 따른 다층 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도이다.
도 4a 내지 4h는 본 발명의 바람직한 제2 실시예에 따른 다층 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도이다.
<도면 부호의 설명>
101, 201 : 절연수지층 102, 202 : 지지체
103, 203 : 범프 104, 204 : 절연지지층
108, 208 : 빌드업층 110, 210 : 솔더볼 패드
112, 212 : 솔더 레지스트층 114, 214 : 솔더볼
215 : 열접착제

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. (A) 범프가 인쇄된 지지체의 일면에 절연수지층을 형성하는 단계;
    (B) 상기 지지체를 제거하여 절연지지층을 제조하는 단계;
    (C) 상기 지지체가 제거된 상기 절연수지층의 일면에 다수의 회로층과 다수의 절연층을 포함하는 빌드업층을 형성하는 단계; 및
    (D) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 (A) 단계에서, 상기 지지체에 형성된 상기 절연수지층의 두께는 상기 범프의 높이보다 큰 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 (D) 단계 이후에,
    상기 범프의 일부가 노출되도록 상기 절연수지층의 일부를 두께 방향으로 제 거하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 절연수지층의 제거는 LDA(Laser direct ablation)에 의해 수행되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 절연수지층은 잉크젯 프린팅 방식에 의해 코팅됨으로써 상기 지지체의 일면에 형성되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  12. (A) 범프가 인쇄된 지지체의 일면에 절연수지층을 형성하는 단계;
    (B) 상기 지지체를 제거하여 절연지지층을 제조하는 단계;
    (C) 상기 지지체가 제거된 상기 절연수지층의 일면의 반대면이 서로 대향하도록 한 쌍의 상기 절연지지층을 정렬하고, 접착수단을 이용하여 한 쌍의 상기 절연지지층을 부착하는 단계;
    (D) 상기 지지체가 제거된 상기 절연수지층의 일면에 다수의 회로층 및 다수의 절연층을 포함하는 빌드업층을 형성하는 단계;
    (E) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계; 및
    (F) 상기 한 쌍의 빌드업층 및 상기 솔더 레지스트층이 형성된 상기 절연지지층을 각각 분리하는 단계
    를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  13. 청구항 12에 있어서,
    상기 (A) 단계에서, 상기 지지체에 형성된 상기 절연수지층의 두께는 상기 범프의 높이보다 큰 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  14. 청구항 13에 있어서,
    상기 (F) 단계 이후에,
    상기 범프의 일부가 노출되도록 상기 절연수지층의 일부를 두께 방향으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  15. 청구항 14에 있어서,
    상기 절연수지층의 제거는 LDA(Laser direct ablation)에 의해 수행되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  16. 청구항 12에 있어서,
    상기 절연수지층은 잉크젯 프린팅 방식에 의해 코팅됨으로써 상기 지지체의 일면에 형성되는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  17. 청구항 12에 있어서,
    상기 접착수단은 열처리시 비접착성을 나타내는 열접착제인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  18. (A) 도전성 페이스트를 이용하여 스크린 프린트 방식으로 범프가 인쇄된 동박층의 일면에 절연수지층을 형성하는 단계;
    (B) 상기 동박층을 패터닝하여 회로층을 형성하는 단계;
    (C) 상기 절연수지층으로 지지하여 상기 회로층에 다수의 절연층과 다수의 회로층을 포함하는 빌드업층을 형성하는 단계; 및
    (D) 상기 빌드업층의 최외층에만 솔더 레지스트층을 형성하는 단계
    를 포함하고,
    상기 범프는 전자부품과 연결되고, 상기 절연수지층은 솔더 레지스트층의 기능을 수행하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  19. 청구항 18에 있어서,
    상기 (A) 단계에서, 상기 동박층에 형성된 상기 절연수지층의 두께는 상기 범프의 높이보다 큰 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  20. 청구항 19에 있어서,
    상기 (D) 단계 이후에,
    상기 범프의 일부가 노출되도록 상기 절연수지층의 일부를 두께 방향으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  21. (A) 범프가 인쇄된 동박층의 일면에 절연수지층을 형성하는 단계;
    (B) 상기 동박층이 없는 상기 절연수지층의 일면이 서로 대향하도록 상기 동박층에 형성된 한 쌍의 상기 절연수지층을 정렬하고, 접착수단을 이용하여 상기 동박층에 형성된 한 쌍의 상기 절연수지층을 부착하는 단계;
    (C) 상기 동박층을 패터닝하여 회로층을 형성하는 단계;
    (D) 상기 회로층에 다수의 절연층과 다수의 빌드업 회로층을 포함하는 빌드업층을 형성하는 단계;
    (E) 상기 빌드업층의 최외층에 솔더 레지스트층을 형성하는 단계; 및
    (F) 열처리를 통해서 상기 접착수단으로부터 상기 한 쌍의 빌드업층 및 상기 솔더 레지스트층이 형성된 상기 절연수지층을 각각 분리하는 단계
    를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  22. 청구항 21에 있어서,
    상기 (A) 단계에서, 상기 동박층에 형성된 상기 절연수지층의 두께는 상기 범프의 높이보다 큰 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  23. 청구항 22에 있어서,
    상기 (F) 단계 이후에,
    상기 범프의 일부가 노출되도록 상기 절연수지층의 일부를 두께 방향으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  24. 청구항 21에 있어서,
    상기 접착수단은 열처리시 비접착성을 나타내는 열접착제인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR1020080031246A 2008-04-03 2008-04-03 다층 인쇄회로기판 및 그 제조방법 Expired - Fee Related KR101044103B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080031246A KR101044103B1 (ko) 2008-04-03 2008-04-03 다층 인쇄회로기판 및 그 제조방법
JP2008158130A JP2009253262A (ja) 2008-04-03 2008-06-17 多層プリント回路基板およびその製造方法
US12/216,435 US20090250259A1 (en) 2008-04-03 2008-07-03 Multilayered printed circuit board and method of manufacturing the same
JP2010251951A JP5185352B2 (ja) 2008-04-03 2010-11-10 多層プリント回路基板の製造方法
JP2012235945A JP5536852B2 (ja) 2008-04-03 2012-10-25 多層プリント回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080031246A KR101044103B1 (ko) 2008-04-03 2008-04-03 다층 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090105661A KR20090105661A (ko) 2009-10-07
KR101044103B1 true KR101044103B1 (ko) 2011-06-28

Family

ID=41132219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031246A Expired - Fee Related KR101044103B1 (ko) 2008-04-03 2008-04-03 다층 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20090250259A1 (ko)
JP (3) JP2009253262A (ko)
KR (1) KR101044103B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757910B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 매립패턴기판 및 그 제조방법
KR101095253B1 (ko) * 2009-12-14 2011-12-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
KR101877307B1 (ko) * 2012-07-09 2018-07-11 삼성전자주식회사 반도체 패키지 기판 및 이를 이용한 반도체 패키지 제조 방법
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
JP2015159223A (ja) * 2014-02-25 2015-09-03 凸版印刷株式会社 ポスト電極、ポスト電極の製造方法および回路基板
CN104883824A (zh) * 2015-05-15 2015-09-02 胜宏科技(惠州)股份有限公司 一种线路板阻焊上pad的处理方法
CN106378533A (zh) * 2016-09-20 2017-02-08 武汉吉事达科技股份有限公司 一种银浆激光蚀刻图形拼接方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203540B1 (ko) * 1993-04-16 1999-06-15 니시무로 타이죠 회로부품 및 회로부품의 제조방법
JP2002374068A (ja) * 2001-06-14 2002-12-26 Kyocera Chemical Corp 多層プリント配線板の製造方法
KR100722604B1 (ko) * 2005-09-02 2007-05-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR100744993B1 (ko) * 2006-01-25 2007-08-02 삼성전기주식회사 다층 인쇄회로기판 및 그 제작방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167840B2 (ja) * 1993-04-16 2001-05-21 株式会社東芝 印刷配線板および印刷配線板の製造方法
JPH11289165A (ja) * 1998-04-03 1999-10-19 Toshiba Corp 多層配線基板およびその製造方法
KR20070086863A (ko) * 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
JP2001057472A (ja) * 1999-08-18 2001-02-27 Hitachi Chem Co Ltd 多層印刷配線板の製造方法
US6770547B1 (en) * 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
JP4592890B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
JP2005045191A (ja) * 2003-07-04 2005-02-17 North:Kk 配線回路基板の製造方法、及び多層配線基板の製造方法
JP2007173622A (ja) * 2005-12-22 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2007173727A (ja) * 2005-12-26 2007-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203540B1 (ko) * 1993-04-16 1999-06-15 니시무로 타이죠 회로부품 및 회로부품의 제조방법
JP2002374068A (ja) * 2001-06-14 2002-12-26 Kyocera Chemical Corp 多層プリント配線板の製造方法
KR100722604B1 (ko) * 2005-09-02 2007-05-28 삼성전기주식회사 인쇄회로기판의 제조방법
KR100744993B1 (ko) * 2006-01-25 2007-08-02 삼성전기주식회사 다층 인쇄회로기판 및 그 제작방법

Also Published As

Publication number Publication date
JP5536852B2 (ja) 2014-07-02
JP5185352B2 (ja) 2013-04-17
JP2013030807A (ja) 2013-02-07
US20090250259A1 (en) 2009-10-08
KR20090105661A (ko) 2009-10-07
JP2009253262A (ja) 2009-10-29
JP2011071533A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
KR101044103B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
TWI507096B (zh) 多層電路板及其製作方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
JP4073945B1 (ja) 多層配線基板の製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
TWI448223B (zh) 多層電路板及其製作方法
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
KR101055473B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP4075673B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
CN103681559B (zh) 芯片封装基板和结构及其制作方法
KR20080044174A (ko) 반도체 패키지 및 그 제조방법
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
KR20120007699A (ko) 인쇄회로기판 및 그 제조방법
KR20120130640A (ko) 양면 연성 인쇄회로기판 및 그 제조방법
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JPH1154926A (ja) 片面回路基板およびその製造方法
JP2019067864A (ja) プリント配線板の製造方法
KR100674320B1 (ko) 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법
KR101140882B1 (ko) 범프를 구비한 인쇄회로기판 및 그 제조방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101044133B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
JP2000183528A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20190618

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20190618