KR101413367B1 - 반도체 발광 소자 패키지 및 그의 제조 방법 - Google Patents

반도체 발광 소자 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR101413367B1
KR101413367B1 KR1020070124339A KR20070124339A KR101413367B1 KR 101413367 B1 KR101413367 B1 KR 101413367B1 KR 1020070124339 A KR1020070124339 A KR 1020070124339A KR 20070124339 A KR20070124339 A KR 20070124339A KR 101413367 B1 KR101413367 B1 KR 101413367B1
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
emitting device
semiconductor light
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070124339A
Other languages
English (en)
Other versions
KR20090057662A (ko
Inventor
박칠근
송기창
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070124339A priority Critical patent/KR101413367B1/ko
Publication of KR20090057662A publication Critical patent/KR20090057662A/ko
Application granted granted Critical
Publication of KR101413367B1 publication Critical patent/KR101413367B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 반도체 발광 소자 패키지 및 그의 제조 방법에 관한 것으로, 패키지 제조시의 전극 패턴 형성공정에서 기판의 상부로부터 전극 패턴의 말단을 돌출시킴으로써, 별도의 추가 공정없이 에어 갭(Air gap)용 구조물을 형성할 수 있는 장점이 있다.
또한, 본 발명은 반도체 발광 소자에서 방출된 광을 전반사시킬 수 있는 공기층을 구비함으로써, 렌즈 효율을 향상시키고 발광 효율을 높일 수 있는 것이다.
에어층, 패키지, 전극패턴, 돌출, 렌즈

Description

반도체 발광 소자 패키지 및 그의 제조 방법 { Semiconductor light emitting device package and method for manufacturing the same }
본 발명은 공기층을 구비하여 발광 효율을 향상시킬 수 있는 반도체 발광 소자 패키지에 관한 것이다.
21세기 화합물 반도체가 주도하는 광반도체 시대의 차세대 광원으로 기존광원에 비하여 에너지 절감 효과가 매우 뛰어나고, 반 영구적으로 사용할 수 있는 발광 다이오드가 빛을 발하고 있다.
최근 들어, 발광 다이오드의 한계였던 휘도 문제가 크게 개선되면서 백라이트용, 카메라 플래시용, 자동차용, 전광판용, 교통신호등용, 조명용 등 응용시장이 산업 전반으로 확산되고 있다.
한편, 발광 다이오드는 제조 공정을 거쳐 칩으로 제작되고, 이 칩을 패키징하여 사용되고 있다.
이러한, 발광 다이오드를 패키징하는 기술은 다양하며, 소자의 신뢰성을 향 상시키고, 제조 비용을 절감할 수 있는 패키지 기술이 현재까지 연구 개발되고 있는 실정이다.
본 발명은 반도체 발광 소자에서 방출된 광을 전반사시킬 수 있는 공기층을 추가적인 공정없이 형성하여, 렌즈 효율을 향상시키고 발광 효율을 높일 수 있는 것이다.
본 발명의 바람직한 양태(樣態)는,
반도체 발광 소자가 실장되어 있고, 상기 반도체 발광 소자와 전기적으로 연결되어 있는 제 1과 2 전극 패턴 각각의 말단이 상부면에 돌출된 반도체 발광 소자 패키지 구조물과;
상기 반도체 발광 소자 패키지 구조물 상부면에 돌출된 제 1과 2 전극 패턴에 형성된 렌즈 구조물로 구성된 반도체 발광 소자 패키지가 제공된다.
본 발명의 바람직한 다른 양태(樣態)는,
제 1 홈, 상기 제 1 홈의 양측에 위치된 제 1과 2 관통홀, 상기 제 1 홈의 하부와 연통되는 제 3과 4 관통홀을 기판에 형성하는 단계와;
상기 제 1 관통홀의 내측벽, 기판 하부면과 제 3 관통홀의 내측벽을 포함하여 형성되며, 기판의 상부 일영역에서 상기 제 1 홈까지 연결된 제 1 전극 패턴 및, 상기 제 2 관통홀의 내측벽, 기판 하부면과 제 4 관통홀의 내측벽에 형성되며, 기판의 상부 타영역에서 상기 제 1 홈까지 연결된 제 2 전극 패턴을 형성하는 단계와;
상기 제 1과 2 전극 패턴에 반도체 발광 소자를 전기적으로 연결시키고, 상기 제 1 홈 내부에 반도체 발광 소자를 실장하는 단계와;
상기 제 1 홈에 충진제를 채우는 단계로 구성된 반도체 발광 소자 패키지의 제조 방법이 제공된다.
본 발명은 패키지 제조시의 전극 패턴 형성공정에서 기판의 상부로부터 전극 패턴의 말단을 돌출시킴으로써, 별도의 추가 공정없이 에어 갭(Air gap)용 구조물을 형성할 수 있는 효과가 있다.
또한, 본 발명은 반도체 발광 소자에서 방출된 광을 전반사시킬 수 있는 공기층을 구비함으로써, 렌즈 효율을 향상시키고 발광 효율을 높일 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음 과 같다.
도 1a 내지 1d는 본 발명의 제 1 실시예에 따른 반도체 발광 소자 패키지의 제조 방법을 설명하기 위한 개략적인 단면도로서, 먼저 기판(100)에, 제 1 홈(110), 상기 제 1 홈(110)의 양측에 위치된 제 1과 2 관통홀(121,122), 상기 제 1 홈(110)의 하부와 연통되는 제 3과 4 관통홀(131,132)을 형성한다.(도 1a)
상기 기판(100)은 반도체 기판, 금속 기판, 비전도성 기판 등을 사용한다.
더 세부적으로, 상기 기판(100)은 Si 기판, Al 기판, AlN 기판, AlOX 기판, PSG(Photo Sensitive Glass)기판, Al2O3 기판, BeO 기판과 PCB 기판 중 하나로 사용할 수 있다.
그리고, 상기 제 3과 4 관통홀(131,132)의 폭은 10 ~ 100㎛인 것이 바람직하다.
또한, 상기 기판(100)에, 상기 제 1 홈(110)과 제 1 내지 4 관통홀(121,122,131,132)을 형성하기 위하여, 습식 식각, 건식 식각 및 레이저 드릴링 등의 방법을 사용할 수 있다.
이때, 상기 방법들 중, 2가지 이상의 방법을 함께 사용할 수 있고, 상기 건식 식각 방법의 대표적인 방법으로는 딥 반응성 이온 식각(Deep Reactive Ion Etching)이 있다.
그리고, 본 발명의 도면은 예시적인 것으로, 단결정 실리콘 기판을 KOH용액, TMAH, EDP 등과 같은 이방성 습식 식각 용액을 사용하여, 상기 제 1 홈(110)과 제 1 내지 4 관통홀(121,122,131,132)의 내측벽은 경사면을 갖는다.
여기서, 상기 제 1 홈(110)의 폭과 깊이는 반도체 발광 소자의 크기나 두께에 따라 다를 수 있으며, 반도체 발광 소자의 측면에서 발광되는 광을 최대한 효율적으로 사용할 수 있도록 한다.
그 후, 상기 제 1 관통홀(121)의 내측벽, 기판(100) 하부면과 제 3 관통홀(131)의 내측벽을 포함하여 형성되며, 기판(100)의 상부 일영역에서 상기 제 1 홈(110)까지 연결된 제 1 전극 패턴(150)과, 상기 제 2 관통홀(122)의 내측벽, 기판(100) 하부면과 제 4 관통홀(132)의 내측벽을 포함하여 형성되며, 기판(100)의 상부 타영역에서 상기 제 1 홈(110)까지 연결된 제 2 전극 패턴(160)을 형성한다.(도 1b)
상기 제 1 홈(110)은 반도체 발광 소자를 실장하기 위한 것이고, 상기 제 1 내지 4 관통홀(121,122,131,132)은 전극 패턴을 형성하기 위한 것이다.
이때, 상기 도 1a의 구조물에, 상부에 전극 패턴을 형성한 후, 하부에 전극 패턴을 형성하면서, 상부의 전극 패턴과 하부의 전극 패턴이 연결되도록 하여 제 1과 2 전극 패턴(150,160)을 형성하는 것이다.
그러므로, 상기 제 1 홈(110)의 하부와 연통되는 제 3과 4 관통홀(131,132)은 상기 제 1과 2 전극 패턴(150,160)에 의해 폐색(閉塞)된다.
그리고, 상기 제 1과 2 전극 패턴(150,160)은 상호 이격되어 있어, 쇼트(Short) 상태가 아니다.
또, 상기 제 1과 2 전극 패턴(150,160)은 상기 제 1 홈(110) 내부 바닥면에 노출되어 있다.
그리고, 상기 기판(100)의 상부 일영역에는 제 1 전극 패턴(150)의 말단이 형성되어 있고, 상기 기판(100)의 상부 타영역에는 제 2 전극 패턴(150)의 말단이 형성되어 있으며, 상기 제 1과 2 전극 패턴(100,150)의 말단 각각의 상부면은 기판(100)의 상부면보다 높다.
즉, 상기 기판(100)의 상부 일영역에는 제 1 전극 패턴(150)의 말단이 돌출되어 있고, 상기 기판(100)의 상부 타영역에는 제 2 전극 패턴(160)의 말단이 돌출되어 있다.
더 상세하게, 도 1b와 같이, 상기 제 1 홈(110)을 기준으로 상기 제 1 홈(110)의 좌측에 있는 기판(100) 상부에는 제 1 전극 패턴(150)의 말단이 돌출되어 있고, 상기 제 1 홈(110)의 우측에 있는 기판(100) 상부에는 제 2 전극 패턴(160)의 말단이 돌출되어 있다.
한편, 상기 제 1 홈(110)의 내측벽은 경사져 있으며, 경사 각도는 40 ~ 70도가 바람직하고, 더 바람직하게는 50 ~ 60도이다.
이렇게 제 1 홈(110)의 내측벽이 경사져 있으면, 제 1 홈(110)에 실장된 반도체 발광 소자에서 방출되는 광을 경사진 내측벽에서 반사시켜 광 방출 효율을 증가시킬 수 있게 된다.
그 다음, 상기 제 1과 2 전극 패턴(150,160)에 반도체 발광 소자를 전기적으로 연결시키며, 상기 제 1 홈(110) 내부에 반도체 발광 소자(200)를 실장한다.(도 1c)
이때, 도 1c와 같이, 상기 반도체 발광 소자(200)는 하부에 전극 패드들(미도시)이 형성되어 있고, 상기 제 1과 2 전극 패턴(150,160)에 솔더(191,192)에 의해 플립칩 본딩된다.
또한, 본 발명은 상기 반도체 발광 소자(200)를 수직형 소자를 적용하여 패키지를 제작할 수 있는데, 수직형 발광소자의 하나의 전극 패드는 제 1과 2 전극 패턴(150,160) 중 하나의 전극 패턴에 컨택되고, 수직형 발광소자의 나머지 하나의 전극 패드는 컨택되지 않은 상기 제 1과 2 전극 패턴(150,160) 중 다른 하나의 전극 패드와 와이어 본딩과 같은 접속공정으로 전기적으로 연결하여 패키징하는 것으로, 이러한 패키징 기술도 본 발명의 사상에 포함된다 할 것이다.
이어서, 상기 제 1 홈(110)에 충진제(250)를 채운다(도 1d)
상기 충진제(250)는 형광체(Phosphor)와 실리콘젤(Silicon gel)의 혼합물, 투광성이 우수한 에폭시(Epoxy)과 실리콘 젤 중 하나를 충진한다.
여기서, 상기 충진제(250)는 상기 반도체 발광 소자(200)를 감싸며, 상기 기판(100)의 상부면과 일치되도록 평탄화시킨다.
한편, 전술된 제 1과 2 전극 패턴은 세가지 방법으로 수행할 수 있다.
먼저, 전기 도금(Electroplating)에 의한 방법은 기판에 시드 메탈(Seed metal)을 증착하고, 포토레지스터를 도포하고, 노광 및 현상하여 증착된 시드 메탈을 패터닝하고, 전기 도금 또는 무전해 도금으로 제 1과 2 전극 패턴(150,160)을 형성한다.
즉, 상기 제 1과 2 전극 패턴(150,160)을 형성할 기판 영역에 시드 메탈(Seed metal)을 패터닝하여 도금으로 제 1과 2 전극 패턴(150,160)을 형성하는 것이다.
전기 도금의 실시예로, 기판에 제 1 홈 및 관통홀들을 형성한 후, 절연층이 형성 형성된 3차원 구조물의 기판 상면과 하면의 양면에 시드메탈을 증착하고(이때, 관통홀들에도 시드메탈이 증착될 수도 있다.), 포토레지스트를 도포하고, 노광 및 현상하여, 제 1과 2 전극 패턴을 형성하기 위하여, 시드메탈을 분리시킨다.
그 후, 전기 도금 또는 무전해 도금 방법으로, 시드메탈 상부에 도금층을 형성하여 제 1과 2 전극 패턴을 형성한다.
이때, 상기 도금층은 상기 제 1 홈 상면과 기판 하면에 형성됨과 동시에 관통홀들의 내측벽에도 형성되어, 상기 제 1 홈 상면의 도금층과 기판 하면의 도금층이 연결된다.
상기 기판에 절연층이 있는 경우, 절연층과 접착력을 우수하게 하기 위하여 상기 절연층에 Ti, Cr, Ta 등의 접착층을 형성한다.
그리고, 상기 시드 메탈은 Au, Cu, Al을 사용하여, 접착층이 포함된 시드 메탈은 Cr/Cu, Ti/Au, Ta/Cu, Ta/Ti/Cu 등의 구조가 된다.
그러므로, 전극 패턴은 Cr/Cu/Cu/Ni/Au, Cr/Au/Au, Cr/Au/Cu/Ni/Au 등의 구조가 된다.
그리고, 리프트 오프(Lift-off)에 의한 방법은 상기 제 1과 2 전극 패 턴(150,160)이 형성되지 않는 기판 영역에 포토레지스트를 도포하고, 스퍼터링 방법 또는 이빔 이베퍼레이션(E-beam evaporation) 방법으로 금속을 증착한 후, 상기 포토레지스트를 박리하면, 제 1과 2 전극 패턴(150,160)이 형성된다.
이때, 상기 금속은 전기 도금 또는 무전해 도금으로 형성할 수 있다.
또한, 도금 및 리프트 오프 혼합 방법은 기판의 상부면 및 하부면은 리프트 오프 방법을 사용하여 전극 패턴을 형성하고, 제 1 홈 및 제 1 내지 4 관통홀에 도금 방법으로 전극 패턴을 형성하는 것이다.
상술된 전극 패턴은 전기적 특성이 우수할 뿐만 아니라, 기판에 절연층이 있는 경우 절연층과의 접착력(Adhesion)도 우수해야 한다.
그러므로, 절연층은 실리콘 산화막을 많이 사용함으로, 이 실리콘 산화막과 접착력이 우수한 Ti, Cr, Ta 등을 접착층으로 사용하여, 전극 패턴은 Au, Cu, Al 등의 금속을 사용한다.
상기 전극 패턴을 Au, Cu, Al 등의 금속으로 사용하는 경우, 모듈의 부품을 결합할 때 고온에 노출되는 전극 패턴은 접착층인 Ti나 Cr이 로 확산되어 Au의 전기적 특성이 감소하게 됨으로, 이를 방지하고자 Ti, Cr의 접착층인 Au 사이에 백금(Pt), 니켈(Ni) 등의 확산 방지층(Diffusion layer)을 사용하여, Ti/Pt/Au, Cr/Ni/Au, Cr/Cu/Ni/Au 구조의 전극 패턴을 형성할 수 있다.
그리고, 반도체 발광 소자 패키지에서 방출되는 광량을 증가시키기 위해, 제 1 홈의 경사면 및 바닥면에 반사막을 형성하는 것이 좋다.
이 반사막의 물질로는 반사도가 우수한 Al 또는 Ag를 사용한다.
이 반사막은 제 1과 2 전극 패턴을 연결하지 않게 형성하여, 전기적으로 쇼트가 되는 것을 방지해야 한다.
그리고, 반도체 발광 소자와 제 1과 2 전극 패턴의 접합을 원활하게 하기 위해, 제 1과 2 전극 패턴 상에 솔더(Solder) 또는 Au 범프를 형성하는 것이 바람직하다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 발광 소자 패키지에 렌즈가 접착된 상태를 도시한 개략적인 단면도로서, 전술된 도 1a 내지 1d의 공정에 의해 제조된 반도체 발광 소자 패키지는 기판(100) 상부면(面)으로부터 제 1과 2 전극 패턴(150,160)의 말단이 돌출되어 있다.
그러므로, 렌즈(300)를 기판(100) 상부에 형성하는 경우, 상기 기판(100) 상부면으로 돌출되어 있는 제 1과 2 전극 패턴(150,160)의 말단에 접촉되어 접착되어서, 렌즈(300)와 기판(100) 및 충진제(250) 사이에는 상기 제 1과 2 전극 패터(150,160)의 두께(t)에 의해 공기층이 형성된다.
여기서, 상기 렌즈(300)를 기판(100) 상부에 형성하는 것의 예시는 상기 렌즈(300)를 기판(100) 상부에 접착 또는 체결하는 것이다.
이때, 상기 렌즈(300)를 기판(100) 상부에 접착하는 것은 접착제를 이용하는 것이고, 상기 렌즈(300)를 기판(100) 상부에 체결하는 것은 체결할 수 있는 등가의 체결구를 사용하는 것이다.
결국, 본 발명은 패키지 제조시의 전극 패턴 형성공정에서 기판의 상부로부터 전극 패턴의 말단을 돌출시킴으로써, 별도의 추가 공정없이 에어 갭(Air gap)용 구조물을 형성할 수 있는 것이다.
한편, 본 발명의 반도체 발광 소자 패키지는 반도체 발광 소자가 실장되어 있고, 상기 반도체 발광 소자와 전기적으로 연결되어 있는 제 1과 2 전극 패턴 각각의 말단이 상부면에 돌출된 반도체 발광 소자 패키지 구조물과; 상기 반도체 발광 소자 패키지 구조물 상부면에 돌출된 제 1과 2 전극 패턴에 접착된 렌즈 구조물로 구성된다.
따라서, 상기 반도체 발광 소자 패키지 구조물과 렌즈 구조물 사이에는 상기 제 1과 2 전극 패턴에 의해 공기층이 형성된다.
그리고, 상기 반도체 발광 소자 패키지 구조물은 제 1 홈(110), 상기 제 1 홈(110)의 양측에 위치된 제 1과 2 관통홀(121,122), 상기 제 1 홈(110)의 하부와 연통되는 제 3과 4 관통홀(131,132)이 형성된 기판(100)과; 상기 제 1 관통홀(121)의 내측벽, 기판(100) 하부면과 제 3 관통홀(131)의 내측벽을 포함하여 형성되며, 기판(100)의 상부 일영역에서 상기 제 1 홈(110)까지 연결된 제 1 전극 패턴(150)과; 상기 제 2 관통홀(122)의 내측벽, 기판(100) 하부면과 제 4 관통홀(132)의 내측벽을 포함하여 형성되며, 기판(100)의 상부 타영역에서 상기 제 1 홈(110)까지 연결된 제 2 전극 패턴(160)과; 상기 제 1과 2 전극 패턴(150,160)에 반도체 발광 소자가 전기적으로 연결되어 있고, 상기 제 1 홈(110) 내부에 실장된 반도체 발광 소자(200)와; 상기 반도체 발광 소자(200)를 감싸며, 상기 제 1 홈(110)에 채워진 충진제(250)로 구성된다.
여기서, 상기 기판(100)의 상부 일영역에는 제 1 전극 패턴(150)의 말단이 돌출되어 있고, 상기 기판(100)의 상부 타영역에는 제 2 전극 패턴(160)의 말단이 돌출되어 있다.
도 3a와 3b는 도 1a 상태의 구조물을 형성하는 방법을 설명하기 위한 개략적인 단면도로서, 기판(100) 상부 및 하부에 도 3a와 같이, 마스크 패턴(170)을 형성하고, 이 마스크 패턴(170)으로 기판(100)을 식각하여, 제 1 홈(110), 상기 제 1 홈(110)의 양측에 위치된 제 1과 2 관통홀(121,122), 상기 제 1 홈(110)의 하부와 연통되는 제 3과 4 관통홀(131,132)을 형성한다.
상기 마스크 패턴(170)은 실리콘 질화막이나 실리콘 산화막을 사용한다.
도 4는 본 발명에 따라 기판에 절연막이 형성된 상태를 도시한 개략적인 단면도로서, 도 1a와 같이, 기판(100)에, 제 1 홈(110), 상기 제 1 홈(110)의 양측에 위치된 제 1과 2 관통홀(121,122), 상기 제 1 홈(110)의 하부와 연통되는 제 3과 4 관통홀(131,132)이 형성되어 있는 상태에서, 제 1 홈(110)과 제 1 내지 4 관통홀(121,122,131,134) 및 기판(100) 상부 및 하부의 표면에 절연막(180)을 형성한다.
상기 기판(100)이 실리콘 기판인 경우, 상기 제 1 홈(110)과 제 1 내지 4 관 통홀(121,122,131,134) 및 기판(100) 상부 및 하부의 표면을 산화시켜, 상기 제 1 홈(110)과 제 1 내지 4 관통홀(121,122,131,134) 및 기판(100) 상부 및 하부의 표면에 산화막을 형성하여 절연막으로 사용한다.
즉, 상기 실리콘 기판을 열 산화시켜, 절연 특성이 우수한 실리콘 산화막을 형성하는 것이다.
이 방법 이외, 절연막을 형성하는 방법으로, LPCVD 공정 또는 PECVD 공정으로 상기 제 1 홈(110)과 제 1 내지 4 관통홀(121,122,131,134) 및 기판(100) 상부 및 하부의 표면에 실리콘 질화막을 증착하여 절연막으로 사용한다.
도 5는 본 발명에 따라 반도체 발광 소자 패키지에 다른 렌즈가 접착된 상태를 도시한 개략적인 단면도로서, 반도체 발광 소자에서 방출된 광의 분포를 제어하기 위하여, 렌즈 형상으로 상부에 몰딩된 몰딩부(410)가 형성되어 있는 유리 기판(400)을 준비하고, 이 유리 기판을 상기 기판(100) 상부면으로 돌출되어 있는 제 1과 2 전극 패턴(150,160)의 말단에 형성하는 것이다.
즉, 반도체 발광 소자 패키지에 형성할 렌즈는 상기 유리 기판(400) 상부에 형성된 몰딩부(410)이다.
이때, 상기 유리 기판(400) 하부에는 접착제(420)가 형성되어 있다.
그러므로, 상기 유리 기판(400)과 기판(100) 및 충진제(250) 사이에는 공기층이 형성된다.
도 6a 내지 6d는 본 발명의 제 2 실시예에 따라 웨이퍼 레벨(Wafer level)에서 반도체 발광 소자 패키지의 제조 방법을 설명하기 위한 개략적인 단면도로서, 도 6a에 도시된 바와 같이, 웨이퍼(500)에 제 1 홈(510), 상기 제 1 홈(510)의 양측에 위치된 제 1과 2 관통홀(521,522), 상기 제 1 홈(510)의 하부와 연통되는 제 3과 4 관통홀(531,532)이 형성된 단위 패키지 영역을 복수개 형성한다.
연이어, 상기 단위 패키지 영역들 각각에 있는 웨이퍼(500) 상부 일영역에서 상기 제 1 홈(510)까지 연결되도록, 제 1 관통홀(521)의 내측벽, 기판(500) 하부면과 제 3 관통홀(531)의 내측벽을 포함하여 제 1 전극 패턴(550)을 형성하고, 상기 웨이퍼(500) 상부 타영역에서 상기 제 1 홈(510)까지 연결되도록 상기 제 2 관통홀(522)의 내측벽, 기판(500) 하부면과 제 4 관통홀(532)의 내측벽을 포함하여 제 2 전극 패턴(560)을 형성한다.(도 6b)
이어서, 상기 단위 패키지 영역들 각각에 있는 상기 제 1과 2 전극 패턴(550,560)에 반도체 발광 소자를 전기적으로 연결시키며, 상기 제 1 홈(510) 내부에 반도체 발광 소자(600)를 실장한다.(도 6c)
그러므로, 상기 단위 패키지 영역들 각각에 있는 제 1 홈에는 반도체 발광 소자가 실장된다.
그 후, 상기 단위 패키지 영역들 각각에 있는 제 1 홈(110)에 충진제(250)를 채운다(도 6d)
연이어, 상기 단위 패키지 영역들 각각과 대응되는 위치에 렌즈 형상들이 형성되어 있는 몰딩부(410)가 상부에 형성된 유리 기판(400)을 상기 웨이퍼(500)의 단위 패키지 영역들 각각에 있는 제 1과 2 전극 패턴(550,560)에 형성시킨다.(도 6e)
이때, 상기 유리 기판(400) 하부에 접착제(410)를 형성하고, 이 접착제(410)로 상기 제 1과 2 전극 패턴(550,560)에 접착시키는 것이 바람직하다.
이어서, 상기 단위 패키지 영역들을 분리하여 낱개의 반도체 발광 소자 패키지를 형성한다.(도 6f)
여기서, 도 6e에 도시된 바와 같이, A-A'선, B-B'선, C-C'선으로 절단하면, 낱개의 반도체 발광 소자 패키지가 형성되는 것이다.
도 7a와 7b는 본 발명에 따라 공기층이 없는 반도체 발광 소자 패키지와 공기층이 있는 반도체 발광 소자 패키지의 발광 효율을 비교하기 위한 단면도로서, 먼저, 도 7a와 같이 공기층이 없는 반도체 발광 소자 패키지에서는, 실리콘 렌즈(700)와 기판(800) 사이에 공기층이 없으면, 실리콘 렌즈(700)와 형광체가 함유된 실리콘 레진(830) 사이에 굴절률 차이가 없게 되어, 반도체 발광 소자(810)에서 임계각 보다 큰 각으로 실리콘 레진(830)와 실리콘 렌즈(700) 경계면으로 출사되는 광(a)은 상호 굴절률 차이가 없는 형광체가 함유된 실리콘 레진(830)와 실리콘 렌즈(700)를 통하여 렌즈 형상을 통과하지 않게 되어 렌즈 효율이 저하되어, 발광 효율이 낮아지게 된다.
반면에, 도 7b와 같이 공기층이 있는 반도체 발광 소자 패키지에서는, 실리콘 렌즈(700)와 기판(800) 사이에 공기층이 있으므로, 반도체 발광 소자(810)에서 임계각 보다 큰 각으로 실리콘 레진(830)와 공기층(850) 경계면으로 출사되는 광(b)은 전반사되어 렌즈 형상으로 통과하게 됨으로, 렌즈 효율이 향상되어 발광 효율이 높아지게 된다.
그러므로, 본 발명은 반도체 발광 소자 패키지는 반도체 발광 소자에서 방출된 광을 전반사시킬 수 있는 공기층을 구비함으로써, 렌즈 효율을 향상시키고 발광 효율을 높일 수 있게 된다.
결국, 본 발명은 실리콘 레진(830)이 전극 패턴의 높이보다 낮아 공간이 형성되는 패키지 구조인 것이다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1a 내지 1d는 본 발명의 제 1 실시예에 따른 반도체 발광 소자 패키지의 제조 방법을 설명하기 위한 개략적인 단면도
도 2는 본 발명의 제 1 실시예에 따른 반도체 발광 소자 패키지에 렌즈가 접착된 상태를 도시한 개략적인 단면도
도 3a와 3b는 도 1a 상태의 구조물을 형성하는 방법을 설명하기 위한 개략적인 단면도
도 4는 본 발명에 따라 기판에 절연막이 형성된 상태를 도시한 개략적인 단면도
도 5는 본 발명에 따라 반도체 발광 소자 패키지에 다른 렌즈가 접착된 상태를 도시한 개략적인 단면도
도 6a 내지 6d는 본 발명의 제 2 실시예에 따라 웨이퍼 레벨(Wafer level)에서 반도체 발광 소자 패키지의 제조 방법을 설명하기 위한 개략적인 단면도
도 7a와 7b는 본 발명에 따라 공기층이 없는 반도체 발광 소자 패키지와 공기층이 있는 반도체 발광 소자 패키지의 발광 효율을 비교하기 위한 단면도

Claims (11)

  1. 기판의 홈에 반도체 발광소자가 실장되어 상기 홈이 상기 기판의 상부면까지 충진제로 채워지고, 상기 반도체 발광소자와 전기적으로 연결되어 있는 제1 및 제2전극패턴 각각의 말단이 상기 기판의 상부면에 돌출된 반도체 발광소자 패키지 구조물; 및
    상기 반도체 발광소자 패키지 구조물 상부면에 돌출된 제1 및 제2전극패턴의 상부에 형성된 렌즈 구조물을 포함하고,
    상기 제1 및 제2전극패턴에 의해 상기 반도체 발광소자 패키지 구조물과 상기 렌즈 구조물 사이에 공기층이 형성되며, 상기 반도체 발광소자 패키지 구조물은,
    상기 홈, 상기 홈의 양측에 위치된 제1 및 제2관통홀, 및 상기 홈의 하부와 연통되는 제3 및 제4관통홀이 형성된 기판;
    상기 제1관통홀의 내측벽, 상기 기판 하부면, 및 상기 제3관통홀의 내측벽을 따라 형성되며, 상기 기판의 상부 일영역에서 상기 홈까지 연결된 상기 제1전극패턴;
    상기 제2관통홀의 내측벽, 상기 기판 하부면, 및 상기 제4관통홀의 내측벽을 따라 형성되며, 상기 기판의 상부 타영역에서 상기 홈까지 연결된 상기 제2전극패턴;
    상기 제1 및 제2전극패턴에 전기적으로 연결되어, 상기 홈 내부에 실장된 상기 반도체 발광소자; 및
    상기 반도체 발광소자를 감싸며, 상기 홈에 상기 기판의 상부면까지 채워진 상기 충진제를 포함하는 반도체 발광소자 패키지.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 기판의 상부 일영역에는 상기 제1전극패턴의 말단이 형성되고,
    상기 기판의 상부 타영역에는 상기 제2전극패턴의 말단이 형성되며,
    상기 제1 및 제2전극패턴의 말단 각각의 상부면은 상기 반도체 발광소자 패키지 구조물의 상부면보다 높은 반도체 발광 소자 패키지.
  5. 제1항에 있어서,
    상기 홈의 경사면 및 바닥면에 반사막이 더 형성되는 반도체 발광 소자 패키지.
  6. 제1항에 있어서, 상기 충진제는,
    형광체(Phosphor)와 실리콘젤(Silicon gel)의 혼합물, 에폭시(Epoxy)와 실리콘 젤 중 하나인 반도체 발광 소자 패키지.
  7. 제1항에 있어서, 상기 기판은,
    Si 기판, Al 기판, AlN 기판, AlOX 기판, PSG(Photo Sensitive Glass)기판, Al2O3 기판, BeO 기판과 PCB 기판 중 하나인 반도체 발광 소자 패키지.
  8. 제1항에 있어서, 상기 렌즈 구조물은,
    렌즈 형상으로 상부에 몰딩된 몰딩부가 형성되어 있는 유리 기판인 반도체 발광 소자 패키지.
  9. 홈, 상기 홈의 양측에 형성되는 제1 및 제2관통홀, 상기 홈의 하부와 연통되는 제3 및 제4관통홀을 기판에 형성하는 단계;
    상기 제1관통홀의 내측벽, 상기 기판 하부면, 및 상기 제3관통홀의 내측벽을 따라 형성되며, 상기 기판의 상부 일영역에서 상기 홈까지 연결된 제1전극패턴과, 상기 제2관통홀의 내측벽, 상기 기판 하부면, 및 상기 제4관통홀의 내측벽을 따라 형성되며, 상기 기판의 상부 타영역에서 상기 홈까지 연결된 제2전극패턴을 형성하는 단계;
    상기 제1 및 제2전극패턴에 반도체 발광소자를 전기적으로 연결하고, 상기 홈에 상기 반도체 발광소자를 실장하는 단계; 및
    상기 홈에 상기 상기 기판의 상부면까지 충진제를 채우는 단계를 포함하는 반도체 발광소자 패키지의 제조 방법.
  10. 제9항에 있어서,
    상기 기판의 상부 일영역에는 제1전극 패턴의 말단이 돌출되고,
    상기 기판의 상부 타영역에는 제2전극패턴의 말단이 돌출되며,
    상기 충진제를 채우는 단계 후에,
    렌즈 형상으로 상부에 몰딩된 몰딩부가 형성되어 있는 유리 기판을 준비하는 단계; 및
    상기 유리 기판을 상기 기판 상부면으로 돌출되어 있는 상기 제1 및 제2전극패턴의 상부에 형성하는 단계를 더 포함하는 반도체 발광 소자 패키지의 제조 방법.
  11. 제9항에 있어서, 상기 제1 및 제2전극패턴은,
    전기 도금 공정, 리프트 오프 공정 및 이들의 혼합 공정 중 하나를 수행하여 형성하는 반도체 발광 소자 패키지의 제조 방법.
KR1020070124339A 2007-12-03 2007-12-03 반도체 발광 소자 패키지 및 그의 제조 방법 Expired - Fee Related KR101413367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070124339A KR101413367B1 (ko) 2007-12-03 2007-12-03 반도체 발광 소자 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124339A KR101413367B1 (ko) 2007-12-03 2007-12-03 반도체 발광 소자 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090057662A KR20090057662A (ko) 2009-06-08
KR101413367B1 true KR101413367B1 (ko) 2014-08-06

Family

ID=40988394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124339A Expired - Fee Related KR101413367B1 (ko) 2007-12-03 2007-12-03 반도체 발광 소자 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101413367B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
KR102526252B1 (ko) * 2018-04-19 2023-04-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 모듈
KR102675378B1 (ko) * 2024-01-30 2024-06-14 (주)더서울테크 대비도가 개선된 led전광판용 led모듈 및 이를 이용한 led전광판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264840A (ja) * 1995-03-27 1996-10-11 Sanyo Electric Co Ltd 発光ダイオード表示器
KR20060051573A (ko) * 2004-09-24 2006-05-19 에피스타 코포레이션 반도체 발광 소자 어셈블리
KR100662844B1 (ko) * 2005-06-10 2007-01-02 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
KR20070001512A (ko) * 2005-06-29 2007-01-04 엘지전자 주식회사 발광 소자의 패키지 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264840A (ja) * 1995-03-27 1996-10-11 Sanyo Electric Co Ltd 発光ダイオード表示器
KR20060051573A (ko) * 2004-09-24 2006-05-19 에피스타 코포레이션 반도체 발광 소자 어셈블리
KR100662844B1 (ko) * 2005-06-10 2007-01-02 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
KR20070001512A (ko) * 2005-06-29 2007-01-04 엘지전자 주식회사 발광 소자의 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20090057662A (ko) 2009-06-08

Similar Documents

Publication Publication Date Title
KR100593935B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
US8608349B2 (en) Power surface mount light emitting die package
US8188488B2 (en) Power surface mount light emitting die package
US7264378B2 (en) Power surface mount light emitting die package
US8395170B2 (en) Light emitting device package and light unit having the same
KR101028329B1 (ko) 발광 소자 패키지 및 그 제조방법
CN102194980B (zh) 发光器件封装和包括发光器件封装的照明系统
CN102388469B (zh) 紧密光电构件封装物的制造
TW201436294A (zh) 具有成側向形態或頂向形態裝置定向之疊層無引線載架封裝的光電子裝置（一）
JP2008502160A (ja) 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法
US7442564B2 (en) Dispensed electrical interconnections
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법
KR101413367B1 (ko) 반도체 발광 소자 패키지 및 그의 제조 방법
KR100616680B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR101510474B1 (ko) 발광 소자 패키지 및 그의 제조 방법
US6300674B1 (en) Flat package for semiconductor diodes
KR20090008036A (ko) 발광 소자 패키지와 서브마운트 및 그 제조방법
KR20110052937A (ko) 발광 소자 패키지
KR20090084199A (ko) 발광 다이오드 패키지
KR20110094624A (ko) 발광 소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20170524

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20190524

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200624

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200624

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000